CN112420602A - 后端结构的形成方法 - Google Patents
后端结构的形成方法 Download PDFInfo
- Publication number
- CN112420602A CN112420602A CN202011292924.5A CN202011292924A CN112420602A CN 112420602 A CN112420602 A CN 112420602A CN 202011292924 A CN202011292924 A CN 202011292924A CN 112420602 A CN112420602 A CN 112420602A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- barrier layer
- forming
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 101
- 230000004888 barrier function Effects 0.000 claims abstract description 73
- 230000000903 blocking effect Effects 0.000 claims abstract description 17
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000002310 reflectometry Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005240 physical vapour deposition Methods 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种后端结构的形成方法，包括：在介质层上形成反射阻挡层，介质层形成于第一金属层上，第一金属层形成于衬底上，反射阻挡层的反射率低于第一金属层的反射率；对目标区域进行刻蚀，形成通孔，通孔底端的第一金属层暴露；在反射阻挡层和通孔的表面形成阻挡层；在阻挡层上形成第二金属层，第二金属层填充通孔；通过CMP工艺进行平坦化处理，去除通孔所在区域以外的其它区域的反射阻挡层、阻挡层和第二金属层，通孔内剩余的的阻挡层和第二金属层形成金属连线。本申请通过在介质层上形成反射阻挡层，通过该反射阻挡层阻挡终端探测器穿透介质层照射到前层金属层上的光，降低了前层金属层的反射光对设备控制端的影响。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种后端(back end of line，BEOL)结构的形成方法。
背景技术
半导体制造的后端工序中，通常在下层金属层上的介质层中刻蚀形成金属连线的通孔，填充金属，再对金属进行平坦化，通孔中的金属形成金属连线，再形成上层金属层，实现上下金属层的互连。
参考图1，其示出了相关技术中提供的后端结构的形成方法中，对金属连线的沟槽进行金属填充后的剖面示意图。如图1所示，衬底110上形成有第一金属层120，第一金属层120上形成有介质层130，介质层130中形成有通孔，在介质层130上形成有第二金属层140，第二金属层140填充该通孔，在后续的工序中，需要通过化学机械研磨(chemicalmechanical polishing，CMP)工艺对第二金属层140进行平坦化，去除通孔外的第二金属层140，形成金属连线。在CMP工艺过程中，通常终端探测器(endpoint detection)照射表面，根据表面的反射光对CMP工艺的终止时刻进行监控。
然而，在进行CMP工艺的过程中，由于前层金属层(图1中的第一金属层120)对的反射率较高，从而当通孔外的填充金属层(图1中的第二金属层140)被去除时，由于前层金属层反射的信号导致设备的控制端难以判断是否已去除填充金属层，从而降低了CMP工艺的研磨准确度。
发明内容
本申请提供了一种后端结构的形成方法，可以解决相关技术中提供的后端结构的形成方法由于前层金属层的反射率较高从而导致CMP工艺的研磨准确度较低的问题。
一方面，本申请实施例提供了一种后端结构的形成方法，其特征在于，包括：
在介质层上形成反射阻挡层，所述介质层形成于第一金属层上，所述第一金属层形成于衬底上，所述反射阻挡层的反射率低于所述第一金属层的反射率；
对目标区域进行刻蚀，形成通孔，所述通孔底端的第一金属层暴露；
在所述反射阻挡层和所述通孔的表面形成阻挡(barrier)层；
在所述阻挡层上形成第二金属层，所述第二金属层填充所述通孔；
通过CMP工艺进行平坦化处理，去除所述通孔所在区域以外的其它区域的反射阻挡层、阻挡层和第二金属层，所述通孔内剩余的的阻挡层和第二金属层形成金属连线。
可选的，所述通过CMP工艺去除所述通孔所在区域以外的其它区域的反射阻挡层、阻挡层和第二金属层，包括：
通过CMP工艺进行平坦化处理，去除所述其它区域的第二金属层和阻挡层，直至所述其它区域的反射阻挡层暴露；
通过CMP工艺的缓冲过程进行平坦化处理，去除所述其它区域的反射阻挡层，直至所述其它区域的介质层暴露。
可选的，所述反射阻挡层包括富硅二氧化硅。
可选的，所述第一金属层包括铜(Cu)。
可选的，所述介质层包括二氧化硅(SiO2)。
可选的，所述在介质层上形成反射阻挡层之前，还包括：
通过电镀工艺在所述衬底上镀铜形成所述第一金属层；
通过化学气相沉积(chemical vapor deposition，CVD)工艺在所述第一金属层上沉积二氧化硅形成所述介质层。
可选的，所述第二金属层包括钨(W)。
可选的，所述在所述阻挡层上形成第二金属层，包括：
通过物理气相沉积(physical vapor deposition，PVD)工艺在所述阻挡层上沉积钨形成所述第二金属层。
可选的，所述阻挡层包括钛(Ti)和/或氮化钛(TiN)。
可选的，所述在所述反射阻挡层和所述通孔的表面形成阻挡层，包括：
通过PVD工艺在所述反射阻挡层和所述通孔的表面沉积钛和/或氮化钛形成所述阻挡层。
本申请技术方案，至少包括如下优点：
通过在对后端结构的金属连线的第二金属层进行CMP工艺前，在第一金属层上的介质层上形成反射阻挡层，通过反射阻挡层阻挡终端探测器穿透介质层照射到第一金属层上的光，从而降低了第一金属层的反射光对设备控制端的影响，提高了CMP工艺的研磨准确度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的后端结构的形成方法中，对金属连线的沟槽进行金属填充后的剖面示意图；
图2是本申请一个示例性实施例提供的后端结构的形成方法的流程图；
图3至图8是本申请一个示例性实施例提供的后端结构的形成过程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的后端结构的形成方法的流程图，该方法包括：
步骤201，在介质层上形成反射阻挡层，介质层形成于第一金属层上，第一金属层形成于衬底上，反射阻挡层的反射率低于第一金属层的反射率。
参考图3，其示出了在介质层上形成反射阻挡层的剖面示意图。示例性的，如图3所示，衬底310上形成有第一金属层320，第一金属层320上形成有介质层330，可通过CVD工艺在介质层330上沉积富硅二氧化硅形成反射阻挡层350。
可选的，介质层330的构成材料为低介电常数材料(介电常数k小于4的材料，例如二氧化硅)；可选的，第一金属层320的构成材料包括铜。
可选的，步骤201之前，还包括：通过电镀工艺在衬底310上镀铜形成第一金属层320；通过CVD工艺在第一金属层320上沉积二氧化硅形成介质层330。
步骤202，对目标区域进行刻蚀，形成通孔，通孔底端的第一金属层暴露。
参考图4，其示出了在介质层和反射阻挡层中形成通孔的剖面示意图。示例性的，如图4所示，步骤202包括但不限于：通过光刻工艺在反射阻挡层350上覆盖光阻，使目标区域暴露，该目标区域是通孔301对应的区域；进行刻蚀，直至目标区域的第一金属层320暴露；去除光阻。
步骤203，在反射阻挡层和通孔的表面形成阻挡层。
参考图5，其示出了在反射阻挡层和通孔的表面形成阻挡层的剖面示意图。示例性的，如图5所示，可通过PVD工艺在反射阻挡层350和通孔301的表面沉积钛和/或氮化钛形成阻挡层341。其中，“通过PVD工艺在反射阻挡层350和通孔301的表面沉积钛和/或氮化钛形成阻挡层341”可通过以下步骤a、b、c中的任意一种实现：a.通过PVD工艺在反射阻挡层350和通孔301的表面沉积钛形成阻挡层341；或，通过PVD工艺在反射阻挡层350和通孔301的表面沉积氮化钛形成阻挡层341；或，通过PVD工艺在反射阻挡层350和通孔301的表面依次沉积钛和氮化钛形成阻挡层341。
步骤204，在阻挡层上形成第二金属层，第二金属层填充通孔。
参考图6，其示出了在阻挡层上形成第二金属层的剖面示意图。示例性的，如图6所示，可通过PVD工艺在阻挡层341上沉积钨形成第二金属层342。
步骤205，通过CMP工艺进行平坦化处理，去除通孔所在区域以外的其它区域的反射阻挡层、阻挡层和第二金属层，通孔内剩余的的阻挡层和第二金属层形成金属连线。
可选的，本申请实施例中，CMP工艺的平坦化处理可通过两个阶段。参考图7，其示出了通过第一阶段的CMP工艺进行平坦化处理后的剖面示意图；参考图8，其示出了通过第二阶段的CMP工艺进行平坦化处理后的剖面示意图。
如图7所示，在第一阶段的CMP工艺中，通孔301外的第二金属层342和阻挡层341被去除，通孔301外的反射阻挡层350暴露，由于反射阻挡层350能够阻挡终端探测器穿透介质层330照射到第一金属层320上的光，降低了第一金属层320的反射光对设备控制端的影响，因此能够提高控制端控制CMP工艺进行研磨的准确度。
如图8所示，在第二阶段的CMP工艺中，可利用CMP工艺的缓冲过程去除通孔301外的反射阻挡层350，直至介质层330暴露，通孔301内剩余的阻挡层341和第二金属层342形成金属连线。
综上所述，本申请实施例中，通过在对后端结构的金属连线的第二金属层进行CMP工艺前，在第一金属层上的介质层上形成反射阻挡层，通过反射阻挡层阻挡终端探测器穿透介质层照射到第一金属层上的光，从而降低了第一金属层的反射光对设备控制端的影响，提高了CMP工艺的研磨准确度。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种后端结构的形成方法，其特征在于，包括：
在介质层上形成反射阻挡层，所述介质层形成于第一金属层上，所述第一金属层形成于衬底上，所述反射阻挡层的反射率低于所述第一金属层的反射率；
对目标区域进行刻蚀，形成通孔，所述通孔底端的第一金属层暴露；
在所述反射阻挡层和所述通孔的表面形成阻挡层；
在所述阻挡层上形成第二金属层，所述第二金属层填充所述通孔；
通过CMP工艺进行平坦化处理，去除所述通孔所在区域以外的其它区域的反射阻挡层、阻挡层和第二金属层，所述通孔内剩余的的阻挡层和第二金属层形成金属连线。
2.根据权利要求1所述的方法，其特征在于，所述通过CMP工艺去除所述通孔所在区域以外的其它区域的反射阻挡层、阻挡层和第二金属层，包括：
通过CMP工艺进行平坦化处理，去除所述其它区域的第二金属层和阻挡层，直至所述其它区域的反射阻挡层暴露；
通过CMP工艺的缓冲过程进行平坦化处理，去除所述其它区域的反射阻挡层，直至所述其它区域的介质层暴露。
3.根据权利要求2所述的方法，其特征在于，所述反射阻挡层包括富硅二氧化硅。
4.根据权利要求1至3任一所述的方法，其特征在于，所述第一金属层包括铜。
5.根据权利要求4所述的方法，其特征在于，所述介质层包括二氧化硅。
6.根据权利要求5所述的方法，其特征在于，所述在介质层上形成反射阻挡层之前，还包括：
通过电镀工艺在所述衬底上镀铜形成所述第一金属层；
通过CVD工艺在所述第一金属层上沉积二氧化硅形成所述介质层。
7.根据权利要求6所述的方法，其特征在于，所述第二金属层包括钨。
8.根据权利要求7所述的方法，其特征在于，所述在所述阻挡层上形成第二金属层，包括：
通过PVD工艺在所述阻挡层上沉积钨形成所述第二金属层。
9.根据权利要求8所述的方法，其特征在于，所述阻挡层包括钛和/或氮化钛。
10.根据权利要求9所述的方法，其特征在于，所述在所述反射阻挡层和所述通孔的表面形成阻挡层，包括：
通过PVD工艺在所述反射阻挡层和所述通孔的表面沉积钛和/或氮化钛形成所述阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011292924.5A CN112420602B (zh) | 2020-11-18 | 2020-11-18 | 后端结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011292924.5A CN112420602B (zh) | 2020-11-18 | 2020-11-18 | 后端结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420602A true CN112420602A (zh) | 2021-02-26 |
| CN112420602B CN112420602B (zh) | 2022-09-30 |
Family
ID=74772936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011292924.5A Active CN112420602B (zh) | 2020-11-18 | 2020-11-18 | 后端结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420602B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117712034A (zh) * | 2024-02-05 | 2024-03-15 | 粤芯半导体技术股份有限公司 | 半导体器件的金属线及金属线的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446811A (zh) * | 2010-09-30 | 2012-05-09 | 中国科学院微电子研究所 | 金属互连结构及金属层间通孔和互连金属线的形成方法 |
| CN111696954A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | 金属互连结构及其形成方法 |
-
2020
- 2020-11-18 CN CN202011292924.5A patent/CN112420602B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446811A (zh) * | 2010-09-30 | 2012-05-09 | 中国科学院微电子研究所 | 金属互连结构及金属层间通孔和互连金属线的形成方法 |
| CN111696954A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | 金属互连结构及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117712034A (zh) * | 2024-02-05 | 2024-03-15 | 粤芯半导体技术股份有限公司 | 半导体器件的金属线及金属线的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420602B (zh) | 2022-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4832807B2 (ja) | 半導体装置 | |
| US7514354B2 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| CN101656229B (zh) | 半导体器件及其制造方法 | |
| US8222139B2 (en) | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously | |
| US6989604B1 (en) | Conformal barrier liner in an integrated circuit interconnect | |
| TWI420590B (zh) | 積體電路結構與其形成方法 | |
| JP2006344965A (ja) | 配線構造の形成方法，配線構造およびデュアルダマシン構造 | |
| US7253097B2 (en) | Integrated circuit system using dual damascene process | |
| JP2004312007A (ja) | 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法 | |
| US20080067689A1 (en) | Deep Via Construction for a Semiconductor Device and a Method of Manufacturing Same | |
| US20090096103A1 (en) | Semiconductor device and method for forming barrier metal layer thereof | |
| CN111696954A (zh) | 金属互连结构及其形成方法 | |
| CN112420602B (zh) | 后端结构的形成方法 | |
| US6465867B1 (en) | Amorphous and gradated barrier layer for integrated circuit interconnects | |
| US6674170B1 (en) | Barrier metal oxide interconnect cap in integrated circuits | |
| US9412654B1 (en) | Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step | |
| US7955971B2 (en) | Hybrid metallic wire and methods of fabricating same | |
| US6482755B1 (en) | HDP deposition hillock suppression method in integrated circuits | |
| US6531780B1 (en) | Via formation in integrated circuit interconnects | |
| US6541286B1 (en) | Imaging of integrated circuit interconnects | |
| US6417566B1 (en) | Void eliminating seed layer and conductor core integrated circuit interconnects | |
| US6710447B1 (en) | Integrated circuit chip with high-aspect ratio vias | |
| US7473636B2 (en) | Method to improve time dependent dielectric breakdown | |
| US6498397B1 (en) | Seed layer with annealed region for integrated circuit interconnects | |
| KR100691105B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |