CN102760722A - 包含铜-铝电路连线的集成电路结构及其制备方法 - Google Patents

包含铜-铝电路连线的集成电路结构及其制备方法 Download PDF

Info

Publication number
CN102760722A
CN102760722A CN2011101858228A CN201110185822A CN102760722A CN 102760722 A CN102760722 A CN 102760722A CN 2011101858228 A CN2011101858228 A CN 2011101858228A CN 201110185822 A CN201110185822 A CN 201110185822A CN 102760722 A CN102760722 A CN 102760722A
Authority
CN
China
Prior art keywords
layer
copper
aluminium
integrated circuit
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101858228A
Other languages
English (en)
Inventor
苏国辉
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102760722A publication Critical patent/CN102760722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种包含铜-铝电路连线的集成电路结构及其制备方法，其中该铜-铝电路连线包含一阻障层。根据本发明的一实施例的包含铜-铝电路连线的集成电路结构制备方法，其包含以下步骤：提供一铜层；形成一阻障层连接该铜层，该阻障层包括一具有钽层及氮化钽层的第一层及一具有氮化钛层的第二层，该第一层接触该铜层且设置于该铜层与该第二层之间，该阻障层具有一凹部位于该铜层的上方相对位置；及形成一铝层于该凹部中。本发明提供一种包含铜-铝电路连线的集成电路结构，以提供有效的铜及铝扩散阻障能力。

Description

包含铜-铝电路连线的集成电路结构及其制备方法
技术领域
本发明是关于一种包含铜-铝电路连线的集成电路结构及其制备方法，特别是关于一种包含具有阻障层的铜-铝电路连线的集成电路结构及其制备方法。
背景技术
铝(Al)及其合金已经广泛地应用于制备集成电路结构的电路连线。随着电路元件的尺寸缩小，电路连线的元件数目持续增加，因而需要使用非常细电路连线的先进电路设计。然而，铝及其合金的电致迁移及热致空洞(thermally induce voiding)现象限制了在高密度电路连线的应用。此外，铝合金的另一重要问题为其电阻高于其它导电材料。
为了避免铝及其合金的缺点，其它金属(金、铜、银)已被尝试用以取代铝及其合金。铜由于具有较低的电阻，因而成为主要替代选择。然而，铜在集成电路材料(例如硅及氧化硅)中的扩散相当迅速，因而无法在集成电路中直接以铜线取代铝线。因此，需要特殊的工艺及材料克服铜的扩散及黏附问题，方可实现以铜取代铝作为电路连线。
发明内容
本发明提供一种包含铜-铝电路连线的集成电路结构，以提供有效的铜及铝扩散阻障能力。
在本发明的一实施例中，该包含铜-铝电路连线的集成电路结构包括：一铜层；一阻障层，连接该铜层，该阻障层包括一具有钽层及氮化钽层的第一层及一具有氮化钛层的第二层，该第一层接触该铜层且设置于该铜层与该第二层之间，该阻障层具有一凹部位于该铜层的上方相对位置；及一铝层，设置于该凹部中。
本发明另提供一种包含铜-铝电路连线的集成电路结构的制备方法，以提供有效的铜及铝扩散阻障能力。在本发明的一实施例中，该包含铜-铝电路连线的集成电路结构的制备方法包含以下步骤：提供一铜层；形成一阻障层连接该铜层，该阻障层包括一具有钽层及氮化钽层的第一层及一具有氮化钛层的第二层，该第一层接触该铜层且设置于该铜层与该第二层之间，该阻障层具有一凹部位于该铜层的上方相对位置；及形成一铝层于该凹部中。
本发明另提供一种包含铜-铝电路连线的集成电路结构的制备方法，以提供有效的铜及铝扩散阻障能力。在本发明的一实施例中，该包含铜-铝电路连线的集成电路结构的制备方法包含以下步骤：形成一第二介电层于一第一介电层及位于该第一介电层中的一铜层上，以形成一孔洞，该孔洞显露该铜层；形成一阻障层覆盖该孔洞，该阻障层包括一具有钽层及氮化钽层的第一层及一具有氮化钛层的第二层，该第一层接触该铜层且设置于该铜层与该第二层之间，该阻障层具有一凹部位于该铜层的上方相对位置；及形成一铝层于该凹部中。
上文已相当广泛地概述本发明的技术特征，俾使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。
附图说明
通过参照前述说明及下列图式，本发明的技术特征得以获得完全了解。
图1显示本发明一实施例的铜-铝电路连线的示意图；
图2至图3显示本发明一实施例的集成电路结构制备方法；
图4显示本发明一实施例的包含铜-铝电路连线的集成电路结构的制备方法流程图；
图5至图6显示本发明一实施例的阻障层的制备方法；及
图7显示用于实施本发明的工艺工艺方法的一等离子氧化反应器示意图。
具体实施方式
图1显示本发明一实施例的铜-铝电路连线的示意图。图2-3显示本发明一实施例的集成电路结构制备方法。参考图1，该铜-铝电路连线10包括一铜层16、一阻障层50及一铝层52，该阻障层50连接该铜层16及该铝层52。
配合参考图1-3，在本发明一实施例中，一集成电路结构100包括该铜-铝电路连线10、一第一介电层14及一第二介电层18。该铜层16设置于该第一介电层14中，该第二介电层18设置于该第一介电层14及该铜层16上且形成一孔洞20，该孔洞20显露该铜层16，该阻障层50覆盖该孔洞20的底面及侧壁且连接该铜层16，以形成一凹部501于该铜层16的上方相对位置。
该阻障层50包括一第一层22及一第二层24，其中该第一层22具有钽层221及氮化钽层222，该第二层24具有氮化钛层241。该第一层22接触该铜层16且设置于该铜层16与该第二层24之间，该铝层52设置于该凹部501中。
图4显示本发明一实施例的包含铜-铝电路连线10的集成电路结构100的制备方法400流程图。配合参考图1-4，该制备方法400包含在基板(例如硅晶圆)上制造包含铜-铝电路连线10的集成电路结构100的工艺步骤。在某些实施例中，该些工艺步骤是依图式的顺序实施。在其它实施例中，该些工艺步骤的至少二者可同时实施或以不同的顺序实施。次要步骤或辅助步骤(例如在反应室之间移动基板、处理控制步骤或其相似者)，均为此一技术领域的公知常识，故在此予以省略。该制备方法400的一部分可使用整合处理系统的反应模块。下文即参照图7简要地说明适合的反应器120。
在本发明一实施例中，该第二介电层18形成于一基板12上，该基板12包含设置于该第一介电层14中的该铜层16，接着利用微影及蚀刻工艺于该第二介电层18中形成用以显露该铜层16的孔洞20。在形成该铜层16之前，该基板12可另包含设置于该第一介电层14下方的硅基板、导体及绝缘材料。之后，该阻障层50形成于该孔洞20中且于该第二介电层18上(亦即覆盖该孔洞20的底面及侧壁)，以形成该凹部501。该铝层52再设置于该凹部501中，如图3所示。该铝层52可另包括一上盖层52A，该上盖层52A可作为连接垫。该阻障层50覆盖该孔洞20的底面及侧壁，便防止该铜层16内铜原子与该铝层52内铝原子的交互扩散。
图5至图6显示本发明一实施例的阻障层50A的制备方法，其中图5及图6可视为图3的预定区域54的局部放大图。配合参考图5及图6，在形成该孔洞20于该第二介电层18内部之后，形成一钽层221于该孔洞20内及一氮化钽层222于该钽层221上，以形成一第一层22；且形成一氮化钛层241于该氮化钽层222上，以形成一第二层24。
在本发明的一实施例中，该钽层221是以物理气相沉积技术(例如溅镀技术)制备于该铜层16上，该氮化钽层222是以物理气相沉积技术(例如反应性溅镀技术)制备于该钽层221上，该第二层24为一氮化钛层且是以物理气相沉积技术(例如反应性溅镀技术)制备于该氮化钽层222上。接着，以沉积技术形成一铝层52于该凹部501中。该氮化钛层241对于铝原子具有良好的阻障能力，可有效地阻障该铝层52中的铝原子的扩散。
较佳地，在形成该第一层22之后，另包括一填塞(stuffing)氧气的步骤。并且，一湿润层56(如一钛层)可另设置于该第二层24及该铝层52之间，以强化该第二层24与该铝层52间的连结。
配合参考图5及图6，在包含等离子的环境中进行一例如填塞氧气的处理工艺，其中该等离子是由包含氧气的气体形成。该处理工艺可视为一回火(annealing)工艺。此外，该处理工艺亦形成一氧化钽层223于该氮化钽层222上。
在本发明的一实施例中，该处理工艺的实施步骤包含：将具有该钽层221、该氮化钽层222及该氮化钛层241的基板12置放于一反应室中，输入包含氧气的气体至该反应室，施加射频(RF)能量至该反应室中以进行等离子加强氧化工艺。施加射频能量于包含氧气的气体，氧气即离子化而形成等离子。离子化的氧气具有较佳的氧化能力。若未施加射频能量，氧气必须被加热至270℃以上的高温方可离子化，而如此高温将大幅地提升该铜层16内铜原子的扩散能力。相对地，本发明通过施加射频能量于氧气，该处理工艺可在较低的温度下实施，至少可调降至100℃，甚至可调降至室温。
在实施该处理工艺之前，该氮化钽层222具有柱状晶体结构，而该铜层16内的铜原子即沿着柱状晶体结构的晶界扩散。在实施该处理工艺之后，该氮化钽层222内含氧原子，亦即具有柱状晶体结构的氮化钽层222在该处理工艺中被氧化。换言之，该氮化钽层222的柱状晶体结构的晶界被氧原子填塞，因此该处理工艺提升了该阻障层50对该铜层16内铜原子与该铝层52内铝原子的交互扩散的阻障能力。
除了填塞该氮化钽层222的柱状晶体结构的晶界，该处理工艺亦形成该氧化钽层223于该氮化钽层222上。该氧化钽层223并非柱状晶体结构，因而没有晶界，亦即该氧化钽层223可以有效地防止该铜层16内铜原子与该铝层52内铝原子的交互扩散。
图7显示一等离子氧化反应器120，其可用于实施图1所示的工艺方法400的部分步骤。图7所示的反应器实施例仅是用以显示说明，不应用以限缩解释本发明的范围。具有通常知识者应可了解本发明的方法亦可用其它反应器或处理系统实施。
参考图7，该等离子氧化反应器120包含一反应室140，其是由真空系统142维持在真空状态。该反应室140的内部配置一载台144，用以承载一待处理基板146。该载台144具有一内嵌式电极(未显示于图中)。在该载台144上方设有一莲蓬头148，其具有一气体入口电极(未显示于图中)，气体源150的气体是经由该莲蓬头148分散进入该反应室140内部。亦即，该反应室140协助将该气体转变成该等离子于该载台144上方。该等离子氧化反应器120另包含一射频电力供应器152，其通过气体入口电极耦合于该莲蓬头148，并通过内嵌式电极耦合于该载台144。实施等离子氧化工艺的功率约为1000至2000Watt，且该反应室140的压力约介于5至20mTorr。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中具有通常知识者应了解，在不背离后附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本案的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中具有通常知识者应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者是以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本发明。因此，以下的权利要求是用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (17)

1.一种包含铜-铝电路连线的集成电路结构，其特征在于，该集成电路结构包括：
一铜层(16)；
一阻障层(50)，连接该铜层(16)，该阻障层(50)包括一具有钽层(221)及氮化钽层(222)的第一层(22)及一具有氮化钛层(241)的第二层(24)，该第一层(22)接触该铜层(16)且设置于该铜层(16)与该第二层(24)之间，该阻障层(50)具有一凹部(501)位于该铜层(16)的上方相对位置；及
一铝层(52)，设置于该凹部(501)中。
2.根据权利要求1所述的包含铜-铝电路连线的集成电路结构，其特征在于：该铝层(52)另包括一上盖部(52A)。
3.根据权利要求2所述的包含铜-铝电路连线的集成电路结构，其特征在于：该上盖部(52A)是作为一连接垫。
4.根据权利要求1所述的包含铜-铝电路连线的集成电路结构，其特征在于：该集成电路结构另包括一基板(12)，该基板(12)包括一第一介电层(14)及一第二介电层(18)，该铜层(16)设置于该第一介电层(14)中，该第二介电层(18)设置于该第一介电层(14)及该铜层(16)上且形成一孔洞(20)，该孔洞(20)显露该铜层(16)，该阻障层(50)覆盖该孔洞(20)的底面及侧壁。
5.根据权利要求4所述的包含铜-铝电路连线的集成电路结构，其特征在于：该基板(12)另包括设置于该第一介电层(14)下方的硅基板、导体及绝缘材料。
6.根据权利要求1所述的包含铜-铝电路连线的集成电路结构，其特征在于：该集成电路结构另包括一湿润层(56)设置于该第二层(24)及该铝层(52)之间。
7.根据权利要求6所述的包含铜-铝电路连线的集成电路结构，其特征在于：该湿润层(56)为一钛层。
8.一种包含铜-铝电路连线的集成电路结构的制备方法，其特征在于，该制备方法包含以下步骤：
提供一铜层(16)；
形成一阻障层(50)连接该铜层(16)，该阻障层(50)包括一具有钽层(221)及氮化钽层(222)的第一层(22)及一具有氮化钛层(241)的第二层(24)，该第一层(22)接触该铜层(16)且设置于该铜层(16)与该第二层(24)之间，该阻障层(50)具有一凹部(501)位于该铜层(16)的上方相对位置；及
形成一铝层(52)于该凹部(501)中。
9.根据权利要求8所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：利用溅镀方法形成该阻障层(50)。
10.根据权利要求8所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：在形成该第一层(22)之后，另包括一填塞氧气的步骤。
11.根据权利要求8所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：该铝层(52)另包括一上盖部(52A)。
12.根据权利要求8所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：在形成该铝层(52)之前，另包括形成一湿润层(56)于该第二层(24)及该铝层(52)间的步骤。
13.一种包含铜-铝电路连线的集成电路结构的制备方法，其特征在于，该制备方法包含以下步骤：
形成一第二介电层(18)于一第一介电层(14)及位于该第一介电层(14)中的一铜层(16)上，以形成一孔洞(20)，该孔洞(20)显露该铜层(16)；
形成一阻障层(50)覆盖该孔洞(20)，该阻障层(50)包括一具有钽层(221)及氮化钽层(222)的第一层(22)及一具有氮化钛层(241)的第二层(24)，该第一层(22)接触该铜层(16)且设置于该铜层(16)与该第二层(24)之间，该阻障层(50)具有一凹部(501)位于该铜层(16)的上方相对位置；及
形成一铝层(52)于该凹部(501)中。
14.根据权利要求13所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：利用溅镀方法形成该阻障层(50)。
15.根据权利要求13所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：在形成该第一层(22)之后，另包括一填塞氧气的步骤。
16.根据权利要求13所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：该铝层(52)另包括一上盖部(52A)。
17.根据权利要求13所述的包含铜-铝电路连线的集成电路结构的制备方法，其特征在于：在形成该铝层(52)之前，另包括形成一湿润层(56)于该第二层(24)及该铝层(52)间的步骤。
CN2011101858228A 2011-04-27 2011-07-05 包含铜-铝电路连线的集成电路结构及其制备方法 Pending CN102760722A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/094,944 US20120273948A1 (en) 2011-04-27 2011-04-27 Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
US13/094,944 2011-04-27

Publications (1)

Publication Number Publication Date
CN102760722A true CN102760722A (zh) 2012-10-31

Family

ID=47055116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101858228A Pending CN102760722A (zh) 2011-04-27 2011-07-05 包含铜-铝电路连线的集成电路结构及其制备方法

Country Status (3)

Country Link
US (1) US20120273948A1 (zh)
CN (1) CN102760722A (zh)
TW (1) TW201244044A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681541A (zh) * 2013-11-29 2015-06-03 三菱电机株式会社 半导体装置
CN105448870A (zh) * 2014-06-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 焊盘结构、其制作方法及半导体器件
CN108367994A (zh) * 2015-12-07 2018-08-03 阿鲁比斯斯托尔伯格股份有限公司 铜陶瓷基板、制备铜陶瓷基板的铜半成品及制备铜陶瓷基板的方法
CN111696954A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027930A1 (en) * 2004-08-05 2006-02-09 International Business Machines Corporation Copper alloy via bottom liner
CN101257000A (zh) * 2007-02-27 2008-09-03 国际商业机器公司 包括通孔的结构及其制造方法
CN101431049A (zh) * 2007-05-03 2009-05-13 三星电子株式会社 包括扩散阻挡膜的半导体器件的形成方法
US20110092031A1 (en) * 2008-05-12 2011-04-21 International Business Machines Corporation Efficient interconnect structure for electrical fuse applications

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
JP2001085436A (ja) * 1999-08-27 2001-03-30 Texas Instr Inc <Ti> 拡散バリアの製造方法及び集積回路
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
KR100642750B1 (ko) * 2005-01-31 2006-11-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
US7666787B2 (en) * 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
KR100761467B1 (ko) * 2006-06-28 2007-09-27 삼성전자주식회사 금속배선 및 그 형성 방법
US7488682B2 (en) * 2006-10-03 2009-02-10 International Business Machines Corporation High-density 3-dimensional resistors
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
US7790599B2 (en) * 2007-04-13 2010-09-07 International Business Machines Corporation Metal cap for interconnect structures
WO2009047588A1 (en) * 2007-10-09 2009-04-16 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method
US7834457B2 (en) * 2008-02-28 2010-11-16 International Business Machines Corporation Bilayer metal capping layer for interconnect applications
JP5143769B2 (ja) * 2008-03-12 2013-02-13 東京エレクトロン株式会社 半導体装置およびその製造方法
US7718527B2 (en) * 2008-10-01 2010-05-18 Tokyo Electron Limited Method for forming cobalt tungsten cap layers
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
US8134234B2 (en) * 2009-06-18 2012-03-13 Kabushiki Kaisha Toshiba Application of Mn for damage restoration after etchback
US8546254B2 (en) * 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027930A1 (en) * 2004-08-05 2006-02-09 International Business Machines Corporation Copper alloy via bottom liner
CN101257000A (zh) * 2007-02-27 2008-09-03 国际商业机器公司 包括通孔的结构及其制造方法
CN101431049A (zh) * 2007-05-03 2009-05-13 三星电子株式会社 包括扩散阻挡膜的半导体器件的形成方法
US20110092031A1 (en) * 2008-05-12 2011-04-21 International Business Machines Corporation Efficient interconnect structure for electrical fuse applications

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681541A (zh) * 2013-11-29 2015-06-03 三菱电机株式会社 半导体装置
CN104681541B (zh) * 2013-11-29 2018-06-29 三菱电机株式会社 半导体装置
CN105448870A (zh) * 2014-06-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 焊盘结构、其制作方法及半导体器件
CN108367994A (zh) * 2015-12-07 2018-08-03 阿鲁比斯斯托尔伯格股份有限公司 铜陶瓷基板、制备铜陶瓷基板的铜半成品及制备铜陶瓷基板的方法
US10988418B2 (en) 2015-12-07 2021-04-27 Aurubis Stolberg Gmbh & Co. Kg Copper-ceramic substrate, copper precursor for producing a copper-ceramic substrate and process for producing a copper-ceramic substrate
CN108367994B (zh) * 2015-12-07 2021-05-11 阿鲁比斯斯托尔伯格股份有限公司 铜陶瓷基板、制备铜陶瓷基板的铜半成品及制备铜陶瓷基板的方法
CN111696954A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构及其形成方法

Also Published As

Publication number Publication date
US20120273948A1 (en) 2012-11-01
TW201244044A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
US10879178B2 (en) Electrically conductive laminate structures
CN100429772C (zh) 半导体装置及其制造方法
CN103094231B (zh) 电子器件以及用于制造电子器件的方法
US9034757B2 (en) Method for manufacturing a component having an electrical through-connection
US20080158771A1 (en) Structure and method for self aligned vertical plate capacitor
TW201112377A (en) Semiconductor element having a via and method for making the same and package having a semiconductor element with a via
CN103907181A (zh) 静电吸盘
CN101944504B (zh) 集成电路阻挡层和集成电路结构的制备方法
CN102760722A (zh) 包含铜-铝电路连线的集成电路结构及其制备方法
CN102208363A (zh) 一种形成穿透硅通孔的方法
CN104900585A (zh) 一种垂直互连侧壁绝缘层的制作方法
US5798297A (en) Method for producing a semiconductor component with electrical connection terminals for high integration density
CN103515352B (zh) 具有敷镀通孔的构件及制造方法
US6770972B2 (en) Method for electrical interconnection employing salicide bridge
KR100433870B1 (ko) 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법
KR20120088175A (ko) 반도체 소자 및 그 제조 방법
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
US11211348B2 (en) First wafer, fabricating method thereof and wafer stack
US11610813B2 (en) Interconnection element and method of manufacturing the same
JPH03191518A (ja) 半導体装置およびその製造方法
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置
US20210043508A1 (en) Method of manufacturing vias crossing a substrate
WO2023287538A1 (en) Integrated assemblies having graphene-containing-structures
CN201605162U (zh) 半导体结构
JPWO2020145253A1 (ja) スイッチング素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121031