TW201244044A - Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same - Google Patents

Description

201244044 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種包含銅-鋁電路連線之積體電路結 構及其製備方法’特別係關於一種包含具有阻障層之銅_鋁 電路連線的積體電路結構及其製備方法。 【先前技術】 紹（A1)及其合金已經廣泛地應用於製備積體電路結構 之電路連線。隨著電路元件之尺寸縮小，電路連線之元件 數目持續增加，因而需要使用非常細電路連線之先進電路 設計。然而’銘（A1)及其合金之電致遷移及熱致空洞 (thermally induce voiding)現象限制了在高密度電路連線之 應用。此外，鋁合金之另一重要問題為其電阻高於其它導 電材料。 為了避免铭（A1)及其合金之缺點，其它金屬（金、銅、 銀）已被嚐試用以取代鋁（A1)及其合金。銅由於具有較低之 電阻，因而成為主要替代選擇。然而，銅在積體電路材料（ 例如矽及氧化矽）中之擴散相當迅速，因而無法在積體電路 中直接以銅線取代鋁線。因此，需要特殊的製程及材料克 服銅之擴散及黏附問題，方可實現以銅取代鋁作為電路連 線。 【發明内容】 本發明提供一種包含銅-鋁電路連線之積體電路結構 201244044 ’以提供有效之銅及㈣散阻障能力。在本發明之一實施 例中，該包含銅4電路連線之積體電路結構包括：一銅層 ;-阻障層’連接該銅層’該阻障層包括—具有钽層及氣 化钽層之第-層及一具有氛化鈦層之第二層，㈣一層接 觸該銅層且設置於該銅層與該第二層之間，該_層具有 -凹部位於該銅層之上方相對位置；及一銘層，設置於該 凹部中。 本發明另提供-種包含銅-紹電路連線之積體電路結 構之製備方法，以提供有效之鋼及鋁擴散阻障能力。在本 發明之實施例中，該包含銅-鋁電路連線之積體電路結構 之製備方法包含以下步驟：提供一銅層；形成一阻障層連 接該銅層，該阻障層包括一具有鈕層及氮化钽層之第一層 及具有氮化鈦層之第二層，該第一層接觸該銅層且設置 於該銅層與該第二層之間，該阻障層具有一凹部位於該銅 層之上方相對位置；及形成一铭層於該凹部中。 本發明另提供一種包含銅-鋁電路連線之積體電路結 構之製備方法，以提供有效之銅及鋁擴散阻障能力。在本 發明之一實施例中，該包含銅_鋁電路連線之積體電路結構 之製備方法包含以下步驟：形成一第二介電層於一第一介 電層及位於該第一介電層中之一銅層上，以形成一孔洞， 該孔洞顯露該銅層；形成一阻障層覆蓋該孔洞，該阻障層 包括一具有钽層及氮化組層之第一層及一具有氮化鈦層之 第二層，該第一層接觸該銅層且設置於該銅層與該第二層 201244044 之間，該阻障層具有一凹部位於該銅層之上方相對位置； 及形成一結層於該凹部中。 上文已相當廣泛地概述本發明之技術特徵，俾使下文 之本發明詳細描述得以獲得較佳瞭解。構成本發明之申請 專利範圍標的之其它技術特徵將描述於下文。本發明所屬 技術領域中具有通常知識者應瞭解，可相當容易地利用下 文揭示之概念與特定實施例可作為修改或設計其它結構或 製程而實現與本發明相同之目的。本發明所屬技術領域中 具有通常知識者亦應瞭解，這類等效建構無法脫離後附之 申請專利範圍所界定之本發明的精神和範圍。 【實施方式】 圖1顯示本發明一實施例之銅-鋁電路連線之示意圖。 圖2-3顯示本發明一實施例之積體電路結構製備方法。參考 圖1，該銅鋁電路連線1〇包括一銅層16、一阻障層5〇及一 紹層52 ’該阻障層50連接該銅層16及該鋁層52。 配合參考圖1 -3，在本發明一實施例中，一積體電路結 構100包括該銅-紹電路連線1〇、一第一介電層14及一第二 介電層18。該銅層丨6設置於該第一介電層14中，該第二介 電層18设置於該第一介電層14及該銅層16上且形成一孔洞 20，該孔洞20顯露該銅層16，該阻障層5〇覆蓋該孔洞2〇之 底面及侧壁且連接該銅層16，以形成一凹部5〇1於該銅層16 之上方相對位置。 201244044 該阻障層50包括一第一層22及一第二層24，其中該第 一層22具有鈕層221及氮化钽層222，該第二層24具有氮化 鈦層241之。該第一層22接觸該銅層16且設置於該銅層“ 與該第一層24之間，該紹層52設置於該凹部5〇1中。 圖4顯示本發明一實施例之包含銅_鋁電路連線丨〇之積 體電路結構100之製備方法400流程圖。配合參考圖丨_4，該 製備方法400包含在基板（例如矽晶圓）上製造包含銅_鋁 電路連線10之積體電路結構1〇〇之製程步驟。在某些實施例 中’該些製程步驟係依圖式之順序實施。在其它實施例中 ，該些製程步驟之至少二者可同時實施或以不同的順序實 施。次要步驟或輔助步驟（例如在反應室之間移動基板、 處理控制步驟或其相似者）’均為此一技術領域之公知常 識’故在此予以省略。該製備方法4〇〇之一部分可使用整合 處理系統之反應模組。下文即參照圖7簡要地說明適合之反 應器120。 在本發明一實施例中，該第二介電層18形成於一基板 12上’該基板12包含設置於該第一介電層14中之該銅層16 ，接著利用微影及蝕刻製程於該第二介電層18中形成用以 顯露該銅層16之孔洞20。在形成該銅層16之前，該基板12 可另包含設置於該第一介電層14下方之矽基板、導體及絕 緣材料。之後，該阻障層50形成於該孔洞20中且於該第二 介電層18上（亦即覆蓋該孔洞20之底面及侧壁），以形成 該凹部501。該鋁層52再設置於該凹部501中，如圖3所示。 201244044 該铭層52可另包括一上蓋層52A，該上蓋層52A可作為連接 墊°該阻障層50覆蓋該孔洞20之底面及側壁，俾便防止該 銅層16内銅原子與該鋁層52内鋁原子的交互擴散。 圖5至圖6顯示本發明一實施例之阻障層50A的製備方 法’其中圖5及圖6可視為圖3之預定區域54的局部放大圖。 配合參考圖5及圖6,在形成該孔洞20於該第二介電層is内 部之後’形成一钽層221於該孔洞20内及一氮化鉅層222於 該組層221上，以形成一第一層22;且形成一氮化鈦層241 於該氮化钽層222上，以形成一第二層24。 在本發明之一實施例中，該钽層221係以物理氣相沈積 技術（例如濺鍍技術）製備於該銅層16上，該氮化钽層222 係以物理氣相沈積技術（例如反應性濺鍍技術）製備於該 钽層221上，該第二層24係為一氮化鈦層且係以物理氣相沈 積技術（例如反應性錢鍵技術）製備於該氮化组層222上。 接著，以沈積技術形成一鋁層52於該凹部501中。該氮化鈦 層241對於銘原子具有良好之阻障能力，可有效地阻障該銘 層52中之鋁原子的擴散。 較佳地，在形成該第一層22之後，另包括一填塞 (stuffing)氧氣之步驟。並且，一濕潤層56 (如一鈦層）可 另設置於該第二層24及該鋁層52之間，以強化該第二層24 與該鋁層52間之連結。 配合參考圖5及圖6’在包含電毁之環境中進行一例如 填塞氧氣之處理製程，其中該電漿係由包含氧氣之氣體形 201244044 成該處理製程可視為一回火（annealing)製程。此外，該處 理製程亦形成一氧化钽層2乃於該氮化钽層222上。 在本發明之一實施例中，該處理製程之實施步驟包含 .將具有該鉅層221、該氮化钽層222及該氮化鈦層241之基 板12置放於一反應室中，輸入包含氧氣之氣體至該反應室 ，施加射頻（RF)能量至該反應室中以進行電漿加強氧化 製程。施加射頻能量於包含氧氣之氣體，氧氣即離子化而 形成電漿》離子化之氧氣具有較佳之氧化能力。若未施加 射頻能量，氧氣必須被加熱至270〇c以上之高溫方可離子化 ，而如此尚溫將大幅地提昇該銅層16内銅原子的擴散能力 。相對地，本發明藉由施加射頻能量於氧氣，該處理製程 可在較低之溫度下實施，至少可調降至丨〇〇〇c，甚至可調降 至室溫。 在實施該處理製程之前，該氮化鈕層222具有柱狀晶體 結構，而該銅層16内之銅原子即沿著柱狀晶體結構之晶界 擴散。在實施該處理製程之後，該氮化鈕層222内含氧原子 ’亦即具有柱狀晶體結構之氮化钽層222在該處理製程中被 氧化。換言之，該氮化鈕層222之柱狀晶體結構的晶界被氧 原子填塞，因此該處理製程提昇了該阻障層5〇對該銅層Μ 内銅原子與該鋁層52内鋁原子之交互擴散的阻障能力。 除了填塞該氮化鈕層222之柱狀晶體結構的晶界，該處 理製程亦形成該氧化鈕層223於該氮化鈕層222上。該氧化 鈕層223並非柱狀晶體結構，因而沒有晶界，亦即該氧化钽 201244044 層223可以有效地防止該銅層16内銅原子與該紹層52内紹 原子之交互擴散。 圖7顯不-電|氧化反應器12()，其可用於實施圖1所示 =製程方法400的部分步驟。特而言之，圖7所示之反應器 實施例僅係心顯示說明，*應用以限縮解釋本發明之範 圍。具有通常知識者應可瞭解本發明之方法亦可用其它反 應器或處理系統實施。 參考圖7’該電漿氧化反應器12〇包含一反應室14〇,其 係由真工系流142維持在真空狀態。該反應室刚之内部配 置一載台144,用以承載一待處理基板14“ ::嵌式電極(未顯示於圖…在該載台144上方設^ 蓮逢頭148,其具有一氣體入口電極（未顯示於圖中），氣 體源150之氣體係經由該蓮蓬頭148分散進人該反應室14〇 内部。換言之，該反應室14〇協助將該氣體轉變成該電漿於 該載台144上方。該電聚氧化反應器12G另包含—射頻電力 供應器152,其藉由氣體入口電極耦合於該蓮蓬頭148，並 藉由内嵌式電極耦合於該載台144。實施電漿氧化製程之功 率約為1000至2000Watt，且該反應室14〇之壓力約介於5至 20 mTorr 〇 本發明之技術内容及技術特點已揭示如上，然而本發 明所屬技術領域中具有通常知識者應瞭解，在不背離後附 申請專利範圍所界定之本發明精神和範圍内，本發明之教 示及揭示可作種種之替換及修飾。例如，上文揭示之許多 10 201244044 製程可以不同之方法實施或以其它製程予以取代’或者採 用上述二種方式之組合。 此外，本案之權利範圍並不侷限於上文揭 施例的製程、機台'製造、物質之成份、裝置、方法或步 驟。本發明所屬技術領域中具有通常知識者應暸解，基二 本發明教示及揭示製程、機台、製造、物質之成份、裝置 、方法或步驟，無論現在已存在或日後開發者，其與本案 實施例料者係以實質相㈣方式執行實f相同的功能:、 而達到實質相同的結果’亦可使用於本發明。因此，以下 之申請專利範圍係用以涵蓋用以此類製程、機台、製造、 物質之成份、裝置、方法或步驟。 【圖式簡單說明】 本發明之技術特徵得 藉由參照前述說明及下列圖式 以獲得完全瞭解。 w丰發明一實施例之銅_銘電路連線之示意圖； 圖2-3顯示本發明一實施例之積體電路結構製備方法 圖4顯示本發明一實施例之包含鋼-铭電路連線之㈤ 電路結構之製備方法流程圖； 圖5至圖6顯示本發明一實施例之阻障層的製備方法 及 圖7顯示用於實施本發 應器示意圖。 明之製程方法之 —電漿氧化反 201244044 【主要元件符號說明】 10 銅-鋁電路連線 12 基板 14 第一介電層 16 銅層 18 第二介電層 20 孔洞 22 第一層 24 第二層 50 阻障層 52 鋁層 54 預定區域 56 濕潤層 100 積體電路結構 120 電漿氧化反應器 140 反應室 142 真空系統 144 載台 146 待處理基板 148 蓮蓬頭 150 氣體源 152 射頻電力供應器 221 组層 222 氮化组層 12 201244044 223 氧化钽層 241 氮化鈦層 400 包含銅-鋁電路連線之積體電路結構製備方法 402-408 步驟 501 凹部 52A 上蓋層 13

Claims (1)

1. 201244044 七、申請專利範圍： 1. 一種包含銅-鋁電路連線之積體電路結構，包括： 一銅層； 阻障層’連接該銅層’該阻障層包括一具有組層及 氮化钽層之第一層及一具有氮化鈦層之第二層，該第一層 接觸該銅層且設置於該銅層與該第二層之間，該阻障層具 有一凹部位於該銅層之上方相對位置；及 一鋁層，設置於該凹部中。 2. 如申請專利範圍第1項所述之包含銅_鋁電路連線之積體 電路結構，其中該鋁層另包括一上蓋部。 3. 如申請專利範圍第2項所述之包含銅··鋁電路連線之積體 電路結構’其中該上蓋部係作為一連接墊。 4. 如申請專利範圍第1項所述之包含銅_鋁電路連線之積體 電路結構，另包括一基板’該基板包括一第一介電層及一 第二介電層’該銅層設置於該第一介電層中，該第二介電 層設置於該第一介電層及該銅層上且形成一孔洞，該孔洞 顯露該銅層，該阻障層覆蓋該孔洞之底面及侧壁。 5. 如申請專利範圍第4項所述之包含銅-鋁電路連線之積體 電路結構，其中該基板另包括設置於該第一介電層下方之 矽基板、導體及絕緣材料。 6. 如申請專利範圍第1項所述之包含銅·鋁電路連線之積體 電路結構’另包括一濕潤層設置於該第二層及該鋁層之 間。 7. 如申請專利範圍第6項所述之包含銅-紹鼋路連線之積麟 201244044 8. 電路結構’其中該濕潤層係為一鈦層。 一種包含銅-铭電路連線之積體電路結構 含以下步驟：提供一銅層； 之製備方法 包 形成一阻障層連接該銅層，該阻障層包一 曰 具有组層 及氮化组層之第-層及一具有氮化鈦層之第二層，該第一 層接觸該銅層且設置㈣㈣與㈣H，該阻障層 具有一凹部位於該銅層之上方相對位置；及 形成一鋁層於該凹部中。 9.如申請專利範圍第8項所述之包含銅路連線之積體 電路結構之製備方法，其係利用賤鍵方法形成該阻障層。 1〇·如申請專利範圍第8項所述之包含銅_銘電路連線之積曰體 電路結構之製備方法，其令在形成該第一層之後，另包括 一填塞（stuffing)氧氣之步驟。 11.如申喷|利範圍第8項所述之包含銅-銘電路連線之積體 電路結構之製備方法’其中該鋁層另包括一上蓋部。 1申'青專利範圍第8項所述之包含銅-鋁電路連線之積體 電路結構之製備方法，其中在形成該鋁層之前，另包括形 成一濕潤層於該第二層及該鋁層間之步驟。 13. —種包含銅-鋁電路連線之積體電路結構之製備方法，包 含以下步驟： 形成一第二介電層於一第一介電層及位於該第—介電 層中之一銅層上，以形成一孔洞，該孔洞顯露該銅層； 15 201244044 形成一阻障層覆蓋該孔洞，該阻障層包括一具有鈕層 及氮化钽層之第一層及一具有氮化鈦層之第二層，該第一 層接觸該銅層且設置於該銅層與該第二層之間，該阻障層 具有一凹部位於該銅層之上方相對位置；及 形成一銘層於該凹部中。 14. 如申請專利範圍第13項所述之包含銅_铭電路線之積體 電路結構之製備方法，其係利用濺鍍方法形成該阻障層。 15. 如U利範圍第13項所述之包含銅·銘電路連線之積體 電路結構之製備方法，其中在形成該第一層之後，另包括 一填塞（stuffing)氧氣之步驟。 K如申請專利範圍第13項所述之包含銅々電路連線 電路結構之製備方法，其中該銘層另包括_上蓋立 17.如申請專利第13項所述之包含銅々電 /。 電路結構之製備方法，其中在形成該紹層之前，、，之積體 成一濕潤層於該第二層及該鋁層間之步驟。剐另包括形 16