CN105448870A - 焊盘结构、其制作方法及半导体器件 - Google Patents
焊盘结构、其制作方法及半导体器件 Download PDFInfo
- Publication number
- CN105448870A CN105448870A CN201410283822.5A CN201410283822A CN105448870A CN 105448870 A CN105448870 A CN 105448870A CN 201410283822 A CN201410283822 A CN 201410283822A CN 105448870 A CN105448870 A CN 105448870A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- diffusion impervious
- diffusion
- impervious layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种焊盘结构、其制作方法及半导体器件。该焊盘结构包括金属扩散缓冲层、第一扩散阻挡层及焊垫;其中,金属扩散缓冲层覆于金属互连结构中金属区的表面上;第一扩散阻挡层覆于金属扩散缓冲层的表面上;焊垫覆于第一扩散阻挡层的表面上。应用该焊盘结构,当金属区中的金属元素扩散至该金属扩散缓冲层后,金属元素的扩散活性会大大下降,从而可以对金属区中金属元素的扩散起缓冲作用。在此基础上,通过在金属扩散缓冲层上方设置第一扩散阻挡层,就能够进一步阻止这些低活性的金属元素的扩散。这有利于充分阻止金属区中的金属元素扩散至焊垫中,从而促使半导体器件在后期的引线键合测试中具有较高的通过率。
Description
技术领域
本申请涉及半导体制造领域,具体而言,涉及一种焊盘结构、其制作方法及半导体器件。
背景技术
随着电子设备的广泛应用,半导体的制造工艺得到了飞速地发展。在半导体的制造流程中,随着半导体器件的特征尺寸进一步缩小,互连结构的RC延迟成为了影响电路速度的主要因素,为了改善这一点,通常以Cu/低K介质形成铜金属互连结构。相比于其他金属制作的金属互连结构,这种铜金属互连结构的电阻率较低、导电性更好。然而,铜又是导致半导体器件失效的元凶。这主要是由于铜是一种重金属,在高温和电场的作用下,其可以在半导体器件中快速扩散,引起器件可靠性方面的问题。特别地,由于铜的扩散,经常会对焊盘结构造成损坏,使器件在后期的引线键合测试中的通过率下降。
为解决焊盘结构中铜扩散的问题,业界通常在铜金属区上形成扩散阻挡层,一般以TaN等致密的材料作为扩散阻挡层材料,以防止金属区中的铜原子扩散到上方的铝焊垫中。然而,随着半导体器件集成度越来越高,金属区变得更细、更窄、更薄。相应地,器件的电流密度越来越大。在较高的电流密度作用下,金属区的铜原子依然会穿过阻挡层并向焊垫扩散。另外,制作半导体器件时通常需要一段高温制程,温度约为400℃。在这样的高温下,金属区的铜原子的扩散活性更高,有时甚至会冲破阻挡层,最终造成引线键合测试中的失败率升高。
在此基础上,需要一种更加可靠的方案,以解决现有半导体器件的焊盘结构中,金属区的金属原子向焊垫中扩散的问题。
发明内容
本申请旨在提供一种焊盘结构、其制作方法及半导体器件,以解决现有技术中金属区的金属原子向焊垫中扩散的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种焊盘结构,其包括金属扩散缓冲层、第一扩散阻挡层及焊垫;其中,金属扩散缓冲层覆于金属互连结构中金属区的表面上;第一扩散阻挡层覆于金属扩散缓冲层的表面上;焊垫覆于第一扩散阻挡层的表面上。
进一步地,金属扩散缓冲层是通过在金属区的表面上沉积金属Ti形成的Ti扩散缓冲层。
进一步地,第一扩散阻挡层为TaN阻挡层;第一扩散阻挡层和金属扩散缓冲层的厚度之和为第一扩散阻挡层与金属扩散缓冲层的厚度之比为0.5~1:1。
进一步地,焊盘结构还包括第二扩散阻挡层,第二扩散阻挡层设置在第一扩散阻挡层和焊垫之间。
进一步地,焊盘结构还包括粘合层,粘合层设置在第一扩散阻挡层和第二扩散阻挡层之间。
进一步地,粘合层为Ti粘合层。
进一步地,第二扩散阻挡层为TaN阻挡层或TiN阻挡层,优选为TiN阻挡层。
进一步地,第二扩散缓冲层和粘合层的厚度之和为第二扩散阻挡层与粘合层的厚度之比为1~2:1。
进一步地,金属区的材料为金属铜,焊垫的材料为金属铝。
根据本申请的另一方面,提供了一种焊盘结构的制作方法,其包括以下步骤:提供形成有金属互连结构的衬底;在金属互连结构的金属区的表面上形成金属扩散缓冲层;在金属扩散缓冲层的表面上形成第一扩散阻挡层;在第一扩散阻挡层的表面上形成焊垫,进而形成焊盘结构。
进一步地,在形成焊垫的步骤之前,在第一扩散阻挡层的表面上形成第二扩散阻挡层,然后在第二扩散阻挡层的表面上形成焊垫。
进一步地,在形成第二扩散阻挡层的步骤之前,在第一扩散阻挡层的表面上形成粘合层,然后在粘合层的表面上形成第二扩散阻挡层。
根据本申请的另一方面,提供了一种半导体器件,包括焊盘结构,其为上述的焊盘结构。
应用本申请的焊盘结构、其制作方法及半导体器件,在金属互连结构的金属区上设置了一层金属扩散缓冲层。当金属区中的金属元素扩散至该金属扩散缓冲层后,金属元素的扩散活性会大大下降,从而可以对金属区中金属元素的扩散起缓冲作用。在此基础上,通过在金属扩散缓冲层上方设置第一扩散阻挡层,就能够进一步阻止这些低活性的金属元素的扩散。通过这样“先降活性”,“后防扩散”的方式,有利于更充分地阻止金属区中的金属元素扩散至焊垫中,从而促使半导体器件在后期的引线键合测试中具有较高的通过率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请一种实施方式中的焊盘结构的示意图;
图2示出了根据本申请另一种实施方式中的焊盘结构的示意图;以及
图3示出了根据本申请又一种实施方式中的焊盘结构的示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在......之上”、“在......上方”、“在......上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在......上方”可以包括“在......上方”和“在......下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如技术部分所描述的,现有的半导体器件的焊盘结构中,金属区的铜原子容易向焊垫中扩散。为了解决这一问题,本申请申请人提供了一种焊盘结构10,如图1所示,其包括:金属扩散缓冲层110、第一扩散阻挡层120和焊垫130;其中,金属扩散缓冲层110覆于金属互连结构中金属区20的表面上,金属扩散缓冲层110用于缓冲金属区20中金属元素的扩散;第一扩散阻挡层120覆于金属扩散缓冲层110的表面上,第一扩散阻挡层120用于阻挡金属区20中金属元素的扩散;焊垫130覆于第一扩散阻挡层120的表面上。
在半导体的正常工作中,由于金属互连层处于导电状态,导电生热使得金属互连层的温度较高。而较高的温度下,金属互连层中金属区20的金属元素容易向外扩散。本申请所提供的上述焊垫结构10中,在金属互连结构的金属区20上设置了一层金属扩散缓冲层110。当金属区20中的金属元素扩散至该金属扩散缓冲层110后,金属元素的扩散活性会大大下降,从而可以对金属区20中金属元素的扩散起缓冲作用。在此基础上,通过在金属扩散缓冲层110上方设置第一扩散阻挡层120,就能够进一步阻止这些低活性的金属元素的进一步扩散。通过这样“先降活性”,“后防扩散”的方式,有利于更充分地阻止金属区20中的金属元素扩散至焊垫130中,从而促使半导体器件在后期的引线键合测试中具有较高的通过率。
本申请上述焊盘结构10中,具体的金属扩散缓冲层110只要能够降低下方金属区20中金属元素的扩散活性即可。一种优选的实施方式中,上述金属扩散缓冲层110是通过在金属区20的表面上沉积金属Ti形成的Ti扩散缓冲层。在半导体器件的使用过程中,由于电场的作用使得金属区20中的金属元素具备了一定的扩散活性。采用金属Ti形成的Ti扩散缓冲层,在后期器件的正常使用的过程中,能够大幅降低扩散至Ti扩散缓冲层110中的金属区20中的金属元素的扩散活性。这就有利于使位于上层的第一扩散阻挡层120有效阻止这些低活性金属元素的进一步扩散。其次,在形成焊盘结构之后,往往需要进行温度为400℃左右的Alloy(冶金)制程,以进行引线键合等封装步骤。在这样的高温作用下,金属区20中的金属元素具有较高的扩散活性。当高活性的金属元素扩散至上述Ti扩散缓冲层110后,会与Ti共同组成混和金属层(例如Cu-Ti混和金属层)。此时,扩散进入Ti扩散缓冲层110的这些金属元素的扩散活性会受到抑制,其扩散活性会大幅降低,从而有利于使后续第一扩散阻挡层120对这些低活性金属元素起到更好的阻挡效果。除此之外,Ti扩散缓冲层与金属区20之间具有较好的接触性,能够进一步提高焊盘结构110中各层之间的连接性,并降低焊盘结构的整体应力,提高焊盘结构的可靠性。
本申请上述焊盘结构10中,具体的第一扩散阻挡层120也可以是本领域技术人员所惯用的阻挡层。优选地,第一扩散阻挡层120为TaN阻挡层。此外,正是由于金属扩散缓冲层110的使用,使金属区20中高扩散活性的金属元素在进入该层后得到缓冲。从而有利于使厚度较薄的第一扩散阻挡层120就足以阻挡低活性金属元素的扩散。一种优选的实施方式中,上述第一扩散阻挡层120和金属扩散缓冲层110的厚度之和为第一扩散阻挡层120与金属扩散缓冲层110的厚度之比为0.5~1:1。将各层的厚度控制在上述范围,除了有利于阻止金属区20中金属元素的扩散之外,还能够使金属区20和焊垫130之间的中间层具有较低的应力和较高的导电性,以平衡影响焊盘结构10综合性能的各种因素。
通过设置上述金属扩散缓冲层110和第一扩散阻挡层120,由金属区20向上方焊垫130扩散的金属元素就会大幅减少。一种优选的实施方式中,如图2所示,上述焊盘结构10还包括第二扩散阻挡层140,第二扩散阻挡层140设置在第一扩散阻挡层120和焊垫130之间,第二扩散阻挡层140用于阻挡焊垫130中金属元素的扩散。增设的这层第二扩散阻挡层140,有利于阻止上方焊垫130中的金属元素向下方金属区20中扩散。从而能够进一步减轻扩散元素对金属区20和焊垫130之间连接性能的影响,使器件具有较高的可靠性。
通过上述的两层扩散阻挡层,有利于防止下方金属区20和上方焊垫130中的金属元素的扩散。一种优选的实施方式中,如图3所示,上述焊盘结构10还包括粘合层150,粘合层150设置在第一扩散阻挡层120和第二扩散阻挡层140之间。通过这层粘合层150,能够提高两层扩散阻挡层之间的粘结性,从而进一步提高半导体器件的可靠性。
本申请上述焊盘结构10中,采用的第二扩散阻挡层140可以是本领域技术人员惯用的焊垫阻挡层,只要其能够防止焊垫130中的金属元素向下方扩散即可。一种优选的实施方式中,上述第二扩散阻挡层140为TaN阻挡层或TiN阻挡层,优选为TiN阻挡层。除此之外,两层阻挡层之间的粘合层150只要具有较高的导电性和与各层之间较好的粘结性即可。优选该粘合层150为Ti粘合层。Ti粘合层与各层之间均有较好的接触性,粘结性较高。从而能够进一步提高半导体器件的可靠性。
根据本申请上述的教导,出于防止焊垫130中金属元素的扩散、减少各层的综合应力并减少生产成本的目的,本领域技术人员有能力选择上述第二层扩散阻挡层140和粘结层150的适宜厚度。优选地,第二扩散阻挡层140和粘合层150的厚度之和为第二扩散阻挡层140与粘合层150的厚度之比为1~2:1。虽然各层的厚度越厚,对焊垫130中金属元素扩散的阻挡作用就越强,但与此同时,厚度增加还会引起电导率下降和生产成本的提高。将第二扩散阻挡层140和粘合层150的厚度设置为上述范围,有利于匹配上述三个方面的因素,使焊盘结构10具有较高的电导率的同时,减少焊垫130中金属元素扩散的问题,并降低半导体的生产成本。
金属互连结构中金属区20的金属材料可以任意适用的金属材料,且焊盘结构10中的焊垫130可以采用任意适用的焊垫材料,只要其能够在压焊过程中与引脚连接形成导电通路即可。在一种优选的实施方式中,上述金属区20为铜金属区,焊垫130为铝焊垫。相比于其他金属区20,铜金属区具有更好的导电性和稳定性。而使用铝焊垫能够使半导体兼具较高的性能和较低的制作成本。
根据本申请上述的内容,在金属区20和焊垫130之间由下至上设置Cu-Ti扩散缓冲层、TaN扩散阻挡层、Ti粘合层及TaN扩散阻挡层,能够有效防止金属区和焊垫中金属元素的扩散,还能够降低各层之间的整体应力,使整体应力仅为400Mpa左右。两方面的因素均有利于提高焊盘结构的稳定性和可靠性,从而提高半导体器件在后期引线键合测试中的通过率。
另外,本申请还提供了一种焊盘结构的制作方法,其包括以下步骤:提供形成有金属互连结构的衬底;在金属互连结构的金属区20的表面上形成金属扩散缓冲层110;在金属扩散缓冲层110的表面上形成第一扩散阻挡层120;在第一扩散阻挡层120的表面上形成焊垫130,进而形成焊盘结构10。
本申请上述焊盘结构的制作方法中,在金属区20的表面上预先形成一层金属扩散缓冲层110后,再在金属扩散缓冲层110的表面上形成第一扩散阻挡层120。在金属区20中的金属元素在扩散进入第一扩散阻挡层120之前,先在这层金属扩散缓冲层110中得到缓冲。在缓冲的作用下,这些金属元素的扩散活性能够得到抑制,使得其更容易被第一扩散阻挡层120阻挡下来。这就有利于避免金属区120中的金属元素扩散至上层焊垫130中,进而有利于提高焊点结构10的稳定性和可靠性,提高半导体器件的整体使用性能。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,提供形成有金属互连结构的衬底。衬底可以为单晶硅、绝缘体上硅(SOI)或锗硅(SiGe)等。作为示例,在本实施例中,衬底选用单晶硅材料构成。在本申请中金属互连结构中金属区20为金属互连结构的顶层金属层,在该顶层金属层根据需要还可以设置相应的金属材料区和介质材料区,这些结构的设定采用本领域技术人员的惯常手段即可。其中金属材料可以任意适用的金属材料,其中优选金属材料优选为铜金属,相比于其他金属区,铜金属区具有更好的导电性和稳定性。优选地,形成金属区20的步骤之前,预先在金属区20的侧壁上形成第一隔离层,以将金属区20隔离起来,使其具有较稳定的电性能。第一隔离层的材料采用本领域惯用的材料即可。例如,可以是二氧化硅。
在上述金属区20的表面上形成金属扩散缓冲层110。形成金属扩散缓冲层110的方法采用本领域技术人员所惯用的方法即可,比如可以采用化学气相沉积的方法。此外,形成金属扩散缓冲层110的具体的材料只要能够对金属区20中的金属元素的扩散起到缓冲作用即可。一种优选的实施方式中,通过向金属区20的表面上沉积金属Ti形成上述金属扩散缓冲层110。Ti扩散缓冲层不仅能够缓冲从下方金属区20中扩散上来的金属元素,其本身具有与金属区20接触性较好的优势。采用Ti扩散缓冲层作为金属扩散缓冲层110,更有利于提高焊盘结构10的稳定性和可靠性,进而提高半导体器件的使用性能。
完成了在金属区20表面上形成金属扩散缓冲层110的步骤之后,在金属扩散缓冲层110表面上形成第一扩散阻挡层120。形成该第一扩散阻挡层120采用本领域技术人员所惯用的方法即可。同时,形成该第一扩散阻挡层120的材料采用本领域常用的阻挡层材料即可。例如,可以是TiN或TaN,优选为TaN。此外,根据器件的尺寸,本领域技术人员有能力选择第一扩散阻挡层120和金属扩散缓冲层110的适宜厚度。一种优选的实施方式中,上述第一扩散阻挡层120和金属扩散缓冲层110的厚度之和为第一扩散阻挡层120与金属扩散缓冲层110的厚度之比为0.5~1:1。除此之外,再形成金属扩散缓冲层110的步骤之前,还可以预先在第一隔离层对应的上方形成一层第二隔离层,以将焊盘结构隔离起来。同样地,形成第二隔离层的材料可以是本领域技术人员惯用的隔离材料,比如二氧化硅。
完成了在金属扩散缓冲层110表面上形成第一扩散阻挡层120的步骤之后,可以直接在第一扩散阻挡层120的表面上形成焊垫130。一种优选的实施方式中,在形成焊垫130的步骤之前,在第一扩散阻挡层120的表面上形成第二扩散阻挡层140,然后在第二扩散阻挡层140的表面上形成焊垫130。在第一扩散阻挡层120和焊垫130之间设置一层第二扩散阻挡层140,有利于阻止焊垫130中的金属元素向下防扩散,进而有利于进一步提高焊盘结构10的稳定性和可靠性。形成第二扩散阻挡层140采用本领域技术人员所惯用的方法即可。同时,具体的第二扩散阻挡层140的材料可以是常用的扩散阻挡材料,例如TiN或TaN,优选为TiN。一种更为优选的实施方式中,在形成上述第二扩散阻挡层140的步骤之前,在第一扩散阻挡层120的表面上形成粘合层150,然后在粘合层150的表面上形成第二扩散阻挡层140。在两层扩散阻挡层之间形成一层粘合层150,有利于增强扩散阻挡层之间的连接强度。该粘合层150的具体材料只要具有良好的导电性。优选地,可以采用金属Ti层作为粘合层。本领域技术人员根据具体的器件尺寸和综合性能,可以选择粘合层150和第二扩散阻挡层140的适宜厚度。优选地,第二扩散缓冲层140和粘合层150的厚度之和为第二扩散阻挡层140与粘合层150的厚度之比为1~2:1。
完成了上述步骤之后,形成焊垫130。出于降低成本的考虑,形成焊垫130的材料可以为金属铝。
另外,本申请还提供了一种半导体器件,包括焊盘结构,其中,焊盘结构为本申请上述的焊盘结构。该焊盘结构中金属区和焊垫中的金属元素的扩散性能均受到了抑制,在此基础上,焊盘结构的稳定性更高。相应地,应用该焊盘结构的半导体器件具有较高的可靠性。
下面将结合实施例进一步说明本申请上述所提供的焊盘结构。
实施例1
提供以形成铜金属互连结构的衬底;
采用化学气相沉淀法在衬底中金属区上方沉积金属Ti,形成了厚度为的Ti扩散缓冲层;
采用化学气相沉淀法在上述Ti扩散缓冲层上沉积TaN,形成了厚度为的TaN扩散阻挡层;
在TaN扩散阻挡层上方覆盖铝焊垫,对所形成的带有焊盘结构的衬底进行封装,得到半导体器件。
实施例2
提供以形成铜金属互连结构的衬底;
采用化学气相沉淀法在衬底中金属区上方沉积金属Ti,形成了厚度为的Ti扩散缓冲层;
采用化学气相沉淀法在上述Ti扩散缓冲层上沉积TaN,形成了厚度为的TaN扩散阻挡层;
采用化学气相沉淀法在上述TaN扩散阻挡层上沉积TiN,形成了厚度为的TiN扩散阻挡层;
在上述TiN扩散阻挡层上方覆盖铝焊垫,对所形成的带有焊盘结构的衬底进行封装,得到半导体器件。
实施例3
提供以形成铜金属互连结构的衬底;
采用化学气相沉淀法在衬底中金属区上方沉积金属Ti,形成了厚度为的Ti扩散缓冲层;
采用化学气相沉淀法在上述Ti扩散缓冲层上沉积TaN,形成了厚度为的TaN扩散阻挡层;
采用化学气相沉淀法在上述TaN扩散阻挡层上沉积金属Ti,形成了厚度为的Ti粘合层;
采用化学气相沉淀法在上述Ti粘合层上沉积TaN,形成了厚度为的第二TaN扩散阻挡层;
在上述第二TaN扩散阻挡层上方覆盖铝焊垫,对所形成的带有焊盘结构的衬底进行封装,得到半导体器件。
实施例4
提供以形成铜金属互连结构的衬底;
采用化学气相沉淀法在衬底中金属区上方沉积金属Ti,形成了厚度为的Ti扩散缓冲层;
采用化学气相沉淀法在上述Ti扩散缓冲层上沉积TaN,形成了厚度为的TaN扩散阻挡层;
采用化学气相沉淀法在上述TaN扩散阻挡层上沉积金属Ti,形成了厚度为的Ti粘合层;
采用化学气相沉淀法在上述Ti粘合层上沉积TaN,形成了厚度为的第二TaN扩散阻挡层;
在上述第二TaN扩散阻挡层上方覆盖铝焊垫,对所形成的带有焊盘结构的衬底进行封装,得到半导体器件。
实施例5
提供以形成铜金属互连结构的衬底;
采用化学气相沉淀法在衬底中金属区上方沉积金属Ti,形成了厚度为的Ti扩散缓冲层;
采用化学气相沉淀法在上述Ti扩散缓冲层上沉积TaN,形成了厚度为的TaN扩散阻挡层;
采用化学气相沉淀法在上述TaN扩散阻挡层上沉积金属Ti,形成了厚度为的Ti粘合层;
采用化学气相沉淀法在上述Ti粘合层上沉积TaN,形成了厚度为的第二TaN扩散阻挡层;
在上述第二TaN扩散阻挡层上方覆盖铝焊垫,对所形成的带有焊盘结构的衬底进行封装,得到半导体器件。
对比例1
提供以形成铜金属互连结构的衬底;
采用化学气相沉淀法在衬底中金属区上方沉积金属TaN,形成了厚度为的TaN扩散阻挡层;
在TaN扩散阻挡层上方覆盖铝焊垫,对所形成的带有焊盘结构的衬底进行封装,得到半导体器件。
对上述实施例1至5和对比例1中制备而成的半导体器件进行测试,以表征各器件的可靠性。
测试方法:
(1)采用翘曲测试方法对实施例和对比例中制得的焊盘结构中金属区与焊垫之间的各层的整体应力进行表征;
(2)对实施例和对比例中制得的半导体器件进行引线键合(wirebond)测试,表征其通过率,测试结果见表1。
表1
应力(Gpa) | wire bond通过率(%) | |
实施例1 | 0.7522 | 50 |
实施例2 | 1.1356 | 37 |
实施例3 | 0.3868 | 90 |
实施例4 | 0.5633 | 83 |
实施例5 | 0.4421 | 97 |
对比例1 | 1.2524 | 22 |
从以上的数据描述中,可以看出,本申请上述的实施例实现了如下技术效果:通过在金属区上增设金属扩散缓冲层,能够有效抑制焊盘结构中金属区金属元素的扩散,并降低了各层的整体应力,进而提高了半导体器件在引线键合测试中的通过率。更为特别地,在金属区和焊垫之间由下至上一次设置金属扩散缓冲层、第一扩散阻挡层、粘合层及第二扩散阻挡层,能够进一步提高半导体器件在引线键合测试中的通过率。
以上仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (13)
1.一种焊盘结构,其特征在于,所述焊盘结构包括:
金属扩散缓冲层,覆于金属互连结构中金属区的表面上;
第一扩散阻挡层,覆于所述金属扩散缓冲层的表面上;
焊垫,覆于所述第一扩散阻挡层的表面上。
2.根据权利要求1所述的焊盘结构,其特征在于,所述金属扩散缓冲层是通过在所述金属区的表面上沉积金属Ti形成的Ti扩散缓冲层。
3.根据权利要求1所述的焊盘结构,其特征在于,所述第一扩散阻挡层为TaN阻挡层;所述第一扩散阻挡层和所述金属扩散缓冲层的厚度之和为所述第一扩散阻挡层与所述金属扩散缓冲层的厚度之比为0.5~1:1。
4.根据权利要求1所述的焊盘结构,其特征在于,还包括第二扩散阻挡层,所述第二扩散阻挡层设置在所述第一扩散阻挡层和所述焊垫之间。
5.根据权利要求4所述的焊盘结构,其特征在于,还包括粘合层,所述粘合层设置在所述第一扩散阻挡层和所述第二扩散阻挡层之间。
6.根据权利要求5所述的焊盘结构,其特征在于,所述粘合层为Ti粘合层。
7.根据权利要求5所述的焊盘结构,其特征在于,所述第二扩散阻挡层为TaN阻挡层或TiN阻挡层,优选为TiN阻挡层。
8.根据权利要求5至7中任一项所述的焊盘结构,其特征在于,所述第二扩散缓冲层和所述粘合层的厚度之和为所述第二扩散阻挡层与所述粘合层的厚度之比为1~2:1。
9.根据权利要求1所述的焊盘结构,其特征在于,所述金属区的材料为金属铜,所述焊垫的材料为金属铝。
10.一种权利要求1至9中任一项所述的焊盘结构的制作方法,其特征在于,包括以下步骤:
提供形成有金属互连结构的衬底;
在所述金属互连结构的金属区的表面上形成金属扩散缓冲层;
在所述金属扩散缓冲层的表面上形成第一扩散阻挡层;
在所述第一扩散阻挡层的表面上形成焊垫,进而形成所述焊盘结构。
11.根据权利要求10所述的制作方法,其特征在于,在形成所述焊垫的步骤之前,在所述第一扩散阻挡层的表面上形成第二扩散阻挡层,然后在所述第二扩散阻挡层的表面上形成所述焊垫。
12.根据权利要求11所述的制作方法,其特征在于,在形成所述第二扩散阻挡层的步骤之前,在所述第一扩散阻挡层的表面上形成粘合层,然后在所述粘合层的表面上形成所述第二扩散阻挡层。
13.一种半导体器件,包括焊盘结构,其特征在于,所述焊盘结构为权利要求1至9中任一项所述的焊盘结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283822.5A CN105448870A (zh) | 2014-06-23 | 2014-06-23 | 焊盘结构、其制作方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410283822.5A CN105448870A (zh) | 2014-06-23 | 2014-06-23 | 焊盘结构、其制作方法及半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105448870A true CN105448870A (zh) | 2016-03-30 |
Family
ID=55558901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410283822.5A Pending CN105448870A (zh) | 2014-06-23 | 2014-06-23 | 焊盘结构、其制作方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448870A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109712953A (zh) * | 2017-10-25 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
CN110385492A (zh) * | 2018-04-23 | 2019-10-29 | 林肯环球股份有限公司 | 多层结构的激光热丝焊接 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6410986B1 (en) * | 1998-12-22 | 2002-06-25 | Agere Systems Guardian Corp. | Multi-layered titanium nitride barrier structure |
US20050067708A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad |
CN102760722A (zh) * | 2011-04-27 | 2012-10-31 | 南亚科技股份有限公司 | 包含铜-铝电路连线的集成电路结构及其制备方法 |
CN104051323A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装结构及其制备方法 |
-
2014
- 2014-06-23 CN CN201410283822.5A patent/CN105448870A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6410986B1 (en) * | 1998-12-22 | 2002-06-25 | Agere Systems Guardian Corp. | Multi-layered titanium nitride barrier structure |
US20050067708A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad |
CN102760722A (zh) * | 2011-04-27 | 2012-10-31 | 南亚科技股份有限公司 | 包含铜-铝电路连线的集成电路结构及其制备方法 |
CN104051323A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装结构及其制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109712953A (zh) * | 2017-10-25 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
CN110385492A (zh) * | 2018-04-23 | 2019-10-29 | 林肯环球股份有限公司 | 多层结构的激光热丝焊接 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5865881B2 (ja) | 半導体装置及びその製造方法 | |
JP6548377B2 (ja) | 集積回路素子及びその製造方法 | |
US8981532B2 (en) | Semiconductor device and manufacturing method thereof | |
US8896121B2 (en) | Chip assembly system | |
US8796849B2 (en) | Metal bump joint structure | |
US20090297879A1 (en) | Structure and Method for Reliable Solder Joints | |
CN102931155B (zh) | 凸块接垫结构 | |
US8598715B2 (en) | Bump-on-trace structures in packaging | |
CN102651356B (zh) | 在迹线上凸块结构中延伸的金属迹线 | |
TW201519383A (zh) | 半導體裝置,製造其之方法,包含其之記憶卡以及包含其之電子系統 | |
TW201535644A (zh) | 封裝堆疊結構及其製法 | |
CN101599476A (zh) | 薄型双面封装基板及其制造方法 | |
KR101095373B1 (ko) | 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법 | |
US9788427B2 (en) | Circuit board structure with embedded fine-pitch wires and fabrication method thereof | |
US9349705B2 (en) | Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers | |
CN105448870A (zh) | 焊盘结构、其制作方法及半导体器件 | |
CN201336308Y (zh) | 集成电路芯片结构 | |
CN105280596A (zh) | 焊盘结构及其制作方法 | |
CN100536120C (zh) | 半导体芯片及其制造方法 | |
CN208706644U (zh) | 半导体装置 | |
TWI512923B (zh) | 中介板及其製法 | |
TWI500129B (zh) | 半導體覆晶接合結構及方法 | |
US20190139864A1 (en) | CAPPED THROUGH-SILICON-VIAs FOR 3D INTEGRATED CIRCUITS | |
US7846831B2 (en) | Method of forming a metal bump on a semiconductor device | |
KR101354750B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |
|
RJ01 | Rejection of invention patent application after publication |