CN105280596A - 焊盘结构及其制作方法 - Google Patents

Abstract

本申请公开了一种焊盘结构及其制作方法。该焊盘结构包括：导电缓冲层，覆于金属互连结构中金属区的表面上；焊垫，覆于导电缓冲层的表面上；导电缓冲层的杨氏模量大于焊盘的杨氏模量。上述焊盘结构中，向金属互连层的金属区和焊垫之间引入杨氏模量高于焊垫的导电缓冲层。在对半导体芯片进行封装时，这层导电缓冲层能够在低应变的基础上承受较高的应力，进而有利于吸收焊球对焊垫的压力，起到应力缓冲的作用。在此基础上，有利于减少金属互连结构中各金属层所承受的压力，进而有利于缓解金属层剥离或脱落的问题。这就有利于防止半导体芯片在封装过程中产生电阻率提高、电导率下降的问题，提高半导体在可靠性检测过程中的通过率。

Description

焊盘结构及其制作方法

技术领域

本申请涉及半导体制造领域，具体而言，涉及一种焊盘结构及其制作方法。

背景技术

随着电子设备的广泛应用，半导体的制造工艺得到了飞速地发展。在半导体的制造流程中，随着半导体器件的特征尺寸进一步缩小，互连结构的RC延迟成为了影响电路速度的主要因素，为了改善这一点，通常以Cu/低K介质形成铜金属互连结构。相比于其他金属制作的金属互连结构，这种铜金属互连结构的电阻率较低、导电性更好。同时，其在电迁移、RC延迟和可靠性等方面也具有更大优势。而对于与铜互连结构相连的焊盘结构而言，因其需要形成的尺寸相对较大、消耗量较大，在兼顾器件性能与制作成本的情况下，通常采用金属铝作为制作焊盘的主要金属。

金属互连层中通常包括介质层以及位于介质层中的金属区，该金属区通常包括数层金属层和位于相邻金属层之间的低K介质层，各层金属层之间通过过孔相连。在半导体制作的后端工序中，对铝焊盘和封装引脚进行压焊连接时，焊球会对焊盘及下方金属互连层中金属区产生一定的应力，这使位于金属区中的各金属层容易出现剥离甚至脱落。进而容易使焊盘处的金属互连结构出现电阻增大、电导率下降的问题，从而降低半导体在后期可靠性检测过程中的通过率。为了解决这一问题，通常对各层金属层进行化学机械平坦化或对低K介质层进行等离子体溅射处理，以增加金属层之间或焊盘与金属层之间的粘结力，从而减少金属层的脱落，但这些方法的效果并不明显。

发明内容

本申请旨在提供一种焊盘结构及其制作方法，以解决现有技术中在后期封装过程中金属互连结构的金属层容易脱落的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种焊盘结构，该焊盘结构包括：导电缓冲层，覆于金属互连结构中金属区的表面上；焊垫，覆于导电缓冲层的表面上；导电缓冲层的杨氏模量大于焊盘的杨氏模量。

进一步地，上述导电缓冲层为含Ti缓冲层，含Ti缓冲层包括：Ti缓冲层，位于金属区的上方；以及TiN缓冲层，位于Ti缓冲层远离金属区的一侧。

进一步地，焊盘结构还包括扩散阻挡层，扩散阻挡层设置在金属区与导电缓冲层之间，和/或导电缓冲层和焊垫之间。

进一步地，上述扩散阻挡层设置在金属区与导电缓冲层之间。

进一步地，上述扩散阻挡层为含Ta阻挡层，含Ta阻挡层包括：Ta阻挡层，位于金属区的上方；以及TaN阻挡层，位于Ta阻挡层远离金属区的一侧。

进一步地，上述导电缓冲层的厚度为扩散阻挡层的厚度的3～18倍。

进一步地，上述导电缓冲层的厚度为扩散阻挡层的厚度为

进一步地，上述TiN缓冲层和TaN阻挡层中氮含量为20～30wt％。

进一步地，上述金属区为铜金属区，焊垫为铝焊垫，优选铝焊垫为掺铜铝焊垫，优选掺铜铝焊垫中铜掺杂量为0.5～1wt％。

根据本申请的另一方面，提供了一种焊盘结构的制作方法，其包括以下步骤：在金属互连结构中金属区的表面上形成杨氏模量高于所欲形成的焊垫杨氏模量的导电缓冲层；在导电缓冲层的表面上形成焊垫。

进一步地，形成导电缓冲层的步骤中，导电缓冲层为含Ti缓冲层；形成含Ti缓冲层的步骤包括：在金属区上形成Ti缓冲层；以及在Ti缓冲层上形成TiN缓冲层。

进一步地，在形成导电缓冲层的步骤之前，和/或在形成焊垫之前，还包括形成扩散阻挡层的步骤；优选在形成导电缓冲层的步骤之前形成扩散阻挡层。

进一步地，形成扩散阻挡层的步骤中，扩散阻挡层为含Ta阻挡层；形成含Ta阻挡层的步骤包括：在金属区的上方形成Ta阻挡层，以及在Ta阻挡层上形成TaN阻挡层。

进一步地，形成TiN缓冲层和TaN阻挡层时，氮气流量为5～15sccm。

进一步地，形成焊垫时，焊垫为铝焊垫，优选为铜掺杂量0.5～1wt％的掺铜铝焊垫，更优选焊垫在压力为2～10mtorr、温度为180～270℃的条件下形成。。

应用本申请的焊盘结构及其制作方法，向金属互连层的金属区和焊垫之间引入了导电缓冲层。这种导电缓冲层的杨氏模量高于焊垫的杨氏模量，在对半导体芯片进行封装时，这层高杨氏模量的导电缓冲层能够在低应变的基础上承受较高的应力，进而有利于吸收焊球对焊垫的压力，起到应力缓冲的作用。在此基础上，有利于减少金属互连结构中各金属层所承受的压力，进而有利于缓解金属层剥离或脱落的问题。这就有利于防止半导体芯片在封装过程中产生电阻率提高、电导率下降的问题，进而提高半导体在后期可靠性检测过程中的通过率。此外，导电缓冲层本身具有导电性，能够在缓解金属层脱落问题的同时，有利于使焊盘结构具有较高的导电性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请一种实施方式中的焊盘结构的示意图；

图2示出了根据本申请另一种实施方式中的焊盘结构的示意图；以及

图3示出了根据本申请又一种实施方式中的焊盘结构的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

正如背景技术部分所介绍的，半导体制作的后端工序中，在对焊盘和封装引脚进行压焊连接时，容易出现金属互连结构中金属层剥离甚至脱落的问题。为了解决这一问题，本申请的申请人提供了一种焊盘结构，如图1所示，该焊盘结构包括导电缓冲层110与焊垫120，其中导电缓冲层110覆于金属互连结构中金属区20的表面上，焊垫120覆于导电缓冲层110的表面上；且导电缓冲层110的杨氏模量大于焊盘120的杨氏模量。

本申请所提供的这种焊盘结构中，通过在金属互连层的金属区20和焊垫120之间引入了导电缓冲层110。这种导电缓冲层110的杨氏模量高于焊垫120的杨氏模量，在对半导体芯片进行封装时，这层高杨氏模量的导电缓冲层110能够在低应变的基础上承受较高的应力，进而有利于吸收焊球对焊垫120的压力，起到应力缓冲的作用。在此基础上，有利于减少金属互连结构中各金属层所承受的压力，进而有利于缓解金属层剥离或脱落的问题。这就有利于防止半导体芯片在封装过程中产生电阻率提高、电导率下降的问题，进而提高半导体在后期可靠性检测过程中的通过率。此外，导电缓冲层110本身具有导电性，能够在缓解金属层脱落问题的同时，有利于使焊盘结构具有较高的导电性。

本申请上述焊盘结构中，只要向金属互连层的金属区20和焊垫120之间引入杨氏模量较焊垫的杨氏模量高的导电缓冲层110，便能够在一定程度上降低金属互连结构中金属层所承受的应力，进而减少金属层的剥离或脱落。在一种优选的实施方式中，上述导电缓冲层110为含Ti缓冲层。Ti是一种杨氏模量较高的金属，且其导电性较高。将导电缓冲层110设置为含Ti缓冲层，有利于使焊盘结构具有较高的导电性，同时有利于降低金属互连结构中金属层所承受的应力，降低金属层在封装过程中脱落的几率。此外，该含Ti缓冲层可以是一层或多层，在综合制作成本、导电性及杨氏模量的基础上，优选该含Ti缓冲层包括位于金属区20上方的Ti缓冲层以及位于Ti缓冲层远离金属区一侧的TiN缓冲层。Ti缓冲层和TiN缓冲层的杨氏模量均相对较高，有利于缓解半导体封装过程中金属层脱落的问题，进而提高半导体在可靠性检测过程中的通过率。此外，使用Ti缓冲层和TiN缓冲层的叠层导电缓冲层，还有利于避免焊垫中的金属向金属互连结构扩散所引起的金属互连结构电导率下降的问题。

在半导体的正常工作中，由于金属互连层处于导电状态，导电生热使得金属互连层的温度较高。而较高的温度下，金属互连层中的金属元素容易向外扩散，从而引起金属互连层变细变薄，进而存在容易引起其电阻率升高、导电性能下降的问题。为了解决这一问题在本申请一种优选的实施方式中，该焊盘结构还包括扩散阻挡层130。如图2和图3所示，该扩散阻挡层130设置在金属区20与导电缓冲层110之间，和/或导电缓冲层110和焊垫120之间。这种扩散阻挡层130有利于防止金属互连结构中的金属元素向焊垫120扩散，进而有利于防止金属扩散引起的金属互连结构电导率下降的问题，同时该扩散阻挡层130的设置还能够进一步缓冲在对焊盘和封装引脚进行压焊连接时，对金属区所产生的应力。

上述扩散阻挡层130可以设置在导电缓冲层110与金属区20之间(如图2所示)，也可以设置在导电缓冲层110与焊垫之间120(如图3所示)，这两种设置方法均可以减少金属互连结构中的金属向焊垫120中的扩散量。相比而言，更优选将该扩散阻挡层130设置在导电缓冲层110与金属区20之间，即导电缓冲层110位于扩散阻挡层130上方。这种设置方式中，一方面扩散阻挡层130直接与金属互连结构中的金属区20接触，有利于及时防止金属互连结构中金属元素向焊垫120的扩散，从而进一步防止金属互连结构电导率降低的问题。另一方面导电缓冲层110与焊垫120直接接触，有利于及时吸收焊球压焊所产生的应力，而位于导电缓冲层110下方的扩散阻挡层130，能够进一步吸收未被导电缓冲层110所吸收的剩余应力，从而有利于进一步减少金属层的脱落。

根据本申请上述的教导，本领域技术人员能够选择具体的扩散阻挡层130的材料，用以防止金属互连结构中的金属元素向焊垫120中扩散。在一种优选的实施方式中，该扩散阻挡层130为含Ta阻挡层，且含Ta阻挡层包括位于金属区20上方的Ta阻挡层以及位于Ta阻挡层远离金属区一侧的TaN阻挡层。使用Ta阻挡层和TaN阻挡层的叠层扩散阻挡层，能够进一步减少金属互连结构中的金属元素向焊垫120扩散，同时，将Ta阻挡层设置于TaN阻挡层的下方，有利于增加金属区20和扩散阻挡层130之间的粘结力，从而能够进一步提高半导体的品质。

上述的焊盘结构中，同时在金属区20和焊垫120之间引入导电缓冲层110和扩散阻挡层130，即能够同时减少金属层的脱落和金属互连结构中金属的扩散。在一种优选的实施方式中，上述导电缓冲层110的厚度为扩散阻挡层130的厚度的3～18倍。在本申请所提供的这种焊盘结构中，导电缓冲层110和扩散阻挡层130的厚度越厚，二者对金属互连结构和焊垫之间的导电性的影响越大。在这种导电性影响较小的前提下，在设置导电缓冲层110和扩散阻挡层130时，使导电缓冲层110的厚度大于扩散阻挡层130的厚度，有利于使较高杨氏模量的导电缓冲层110占主导作用，从而使金属区与焊垫之间的整体中间层具有较高的杨氏模量。将导电缓冲层110与扩散阻挡层130的厚度设置为上述比例范围，更有利于使整体中间层在阻挡金属扩散的基础上获得较高的杨氏模量，从而更有效地增加半导体在可靠性检测过程中的通过率。

出于提高杨氏模量、减少生产成本的目的，本领域技术人员有能力选择导电缓冲层110和扩散阻挡层130的适宜厚度。在一种优选的实施方式中，上述导电缓冲层110的厚度为扩散阻挡层130的厚度为虽然各层的厚度越厚，对封装时压焊过程中产生的应力的缓冲作用就越强，但与此同时，厚度增加会引起电导率的下降和生产成本的提高。将导电缓冲层110和扩散阻挡层130的厚度设置为上述范围，有利于匹配上述三个方面的因素，使焊盘结构具有较高的电导率的同时，减少金属互连结构中金属层脱落的问题，并降低半导体的生产成本。

本申请上述的焊盘结构中，导电缓冲层110中的TiN缓冲层和扩散阻挡层130中的TaN阻挡层采用常规的TiN和TaN材料即可，其均能够起到应力缓冲或扩散阻挡的作用。在一种优选的实施方式中，上述TiN缓冲层和TaN阻挡层中氮含量为20～30wt％。TiN缓冲层和TaN阻挡层中的氮含量越高，其杨氏模量越高。同时，随着氮含量的增高，二者的导电性也会随之下降。将TiN缓冲层和TaN阻挡层中的氮含量设置为20～30wt％，有利于使二者具有较高导电性的基础上，能够兼得较高的杨氏模量。从而有利于进一步减少金属互连结构中金属层因压焊时的应力所产生测剥离甚至脱落问题，提高半导体在可靠性检测过程中的通过率。

本申请上述的焊盘结构，金属互连结构中金属区的金属材料可以任意适用的金属材料，且焊盘结构中的焊垫120可以采用任意适用的焊垫材料，只要其能够在压焊过程中与引脚连接形成导电通路即可。在一种优选的实施方式中，上述金属区20为铜金属区，焊垫120为铝焊垫。相比于其他金属区，铜金属区具有更好的导电性和稳定性。而使用铝焊垫能够使半导体兼具较高的性能和较低的制作成本。优选地，铝焊垫为掺铜铝焊垫，在铝焊垫中掺入铜元素，有利于提高铝焊垫的杨氏模量，从而进一步减少金属互连结构中金属层所承受的应力。同时，掺入铜元素还有利于抑制金属层的电迁移现象，使半导体的性能更加稳定。优选掺铜铝焊垫中铜掺杂量为0.5～1wt％。该掺杂量下的铝焊垫在生产成本较低的基础上，具有较高的杨氏模量。

根据本申请的教导，本领域技术人员有能力制备本申请上述焊盘结构，在本申请的一种优选实施方式中，上述焊盘结构的制作方法包括以下步骤：在金属互连结构中金属区20的表面上形成导电缓冲层110；在导电缓冲层110的表面上形成焊垫120。本申请所提供的这种方法，通过在金属区20和焊垫120之间引入导电缓冲层110，该导电缓冲层110能够减少金属互连结构中金属层在半导体封装过程中因焊球压焊所承受的应力，进而有利于缓解封装过程中金属层的剥离甚至脱落，从而提高半导体在可靠性检测过程中的通过率。

下面将更详细地描述根据本申请的示例性实施方式进一步说明上述焊盘结构的制作方法。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。

首先，在金属互连结构中金属区20的表面上形成杨氏模量高于所欲形成的焊垫120杨氏模量的导电缓冲层110。在本申请中金属互连结构中金属区20为金属互连结构的顶层金属层，在该顶层金属层根据需要还可以设置相应的金属材料区和介质材料区，这些结构的设定采用本领域技术人员的惯常手段即可。其中金属材料可以任意适用的金属材料，其中优选金属材料优选为铜金属，相比于其他金属区，铜金属区具有更好的导电性和稳定性。

上述导电缓冲层110为能够在低应变的基础上承受较高的应力，进而有利于吸收焊球对焊垫120的压力，起到应力缓冲的作用的导电材料层。上述导电缓冲层110为含Ti缓冲层，优选所述含Ti缓冲层包括Ti缓冲层和TiN缓冲层。在一种优选的实施方式中，形成形成含Ti缓冲层的步骤包括：先在在金属区20的上方形成Ti缓冲层，在Ti缓冲层上形成TiN缓冲层。在一种优选的实施方式中，形成Ti缓冲层和形成TiN缓冲层的步骤可以采用化学气相沉积的方法，在一种可选的实施方式中，其工艺参数中，沉积温度为300～500℃，沉积压力为0.1mtorr～760torr，沉积时间为5s～5min。

在本申请的一种优选实施方式中，在上述形成导电缓冲层110的步骤之前，和/或在形成导电缓冲层110的步骤之后(在后续形成焊垫120之前)，还包括形成扩散阻挡层130的步骤。该扩散阻挡层130的材料采用能够防止金属互连结构中金属元素向焊垫120的扩散的材料即可。在一种优选实施方式中，该扩散阻挡层130为含Ta阻挡层，更优选该含Ta阻挡层包括Ta阻挡层和TaN阻挡层。在一种优选实施方式中，形成上述含Ta阻挡层的步骤包括：在金属区20上形成Ta阻挡层，在Ta阻挡层上形成TaN阻挡层。在形成上述TiN缓冲层和TaN阻挡层时，采用常规的工艺即可，更优选的实施方式中，形成TiN缓冲层和TaN阻挡层时，氮气流量大于5sccm。采用这样的氮气流量，能够获得氮含量在20～30wt％的TiN缓冲层和TaN阻挡层，进而使二者具有更高的杨氏模量，从而有利于进一步减少金属层在封装过程中所承受的应力，以提高半导体在可靠性检测过程中的通过率。

在形成杨氏模量高于所欲形成的焊垫120杨氏模量的导电缓冲层110(或者可选的扩散阻挡层130)的步骤后，在导电缓冲层110(或者可选的扩散阻挡层130)上形成焊垫120。该焊点120的材料选用适用的任意焊垫材料，只要其能够与引脚相连形成导电通路即可。一种优选的实施方式中，形成焊垫120时，焊垫120为铝焊垫，优选为铜掺杂量0.5～1wt％的掺铜铝焊垫。在铝焊垫中掺入铜元素，有利于提高铝焊垫的杨氏模量，从而进一步减少金属互连结构中金属层所承受的应力。同时，掺入铜元素还有利于抑制金属层的电迁移现象，使半导体的性能更加稳定。在一种优选的实施方式中，形成铜掺杂量0.5～1wt％的掺铜铝焊垫的工艺步骤在压力为2～10mtorr、温度为180～270℃的条件下形成。在上述较高的压力和较低的温度下形成的铝焊垫，其杨氏模量更高，能够在封装过程中吸收更多的应力，更有利于降低封装过程中的金属层脱落的问题。

在上述工艺步骤中，当只包括在金属互连结构中金属区20的表面上形成导电缓冲层110；在导电缓冲层110的表面上形成焊垫120的步骤时，形成如图1所示的焊盘结构。当包括形成扩散阻挡层130的步骤，且该步骤在形成导电缓冲层110的步骤之前时，则形成如图2所示的的焊盘结构。当该步骤在形成导电缓冲层110的之后时，则形成如图3所示的的焊盘结构。

下面将结合实施例1-5和对比例1进一步说明本申请提供的焊盘结构及其制作方法。

实施例1

提供形成有铜金属互连结构的衬底；

采用化学气相沉淀法在衬底中金属区上方沉积金属Ti，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为12min；形成了厚度为的Ti缓冲层；

采用化学气相沉淀法在上述Ti缓冲层上沉积TiN，其TiCl₄流量为9sccm，N₂流量为4sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为16min；形成了厚度为氮含量为16wt％的TiN缓冲层；

在TiN缓冲层上方覆盖铝焊垫，形成温度为170℃，压力为1.5mtorr；形成厚度为1um，铜掺杂量为0.2wt％的铝焊垫；

对所形成的带有焊盘结构的衬底进行封装，得到半导体芯片。

实施例2

提供形成有铜金属互连结构的衬底；

采用化学气相沉淀法在衬底中金属区上方沉积金属Ti，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为18min；形成了厚度为的Ti缓冲层；

采用化学气相沉淀法在上述Ti缓冲层上沉积TiN，其TiCl₄流量为9sccm，N₂流量为4sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为24min；形成了厚度为氮含量为16wt％的TiN缓冲层；

采用化学气相沉淀法在上述TiN缓冲层上方沉积金属Ta，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为15min；形成了厚度为的Ta阻挡层；

采用化学气相沉淀法在上述Ta阻挡层上方沉积TaN，其TaCl₄流量为9sccm，N₂流量为4sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为18min；形成了厚度为氮含量为16wt％的TaN阻挡层；

在TaN阻挡层上方覆盖铝焊垫，形成温度为180℃，压力为10mtorr；形成厚度为1um，铜掺杂量为0.5wt％的铝焊垫；

对所形成的带有焊盘结构的衬底进行封装，得到半导体芯片。

实施例3

提供形成有铜金属互连结构的衬底；

采用化学气相沉淀法在衬底中金属区上方沉积金属Ta，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为15min；形成了厚度为的Ta阻挡层；

采用化学气相沉淀法在上述Ta阻挡层上方沉积TaN，其TaCl₄流量为8sccm，N₂流量为4sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为18min；形成了厚度为氮含量为25wt％的TaN阻挡层；

采用化学气相沉淀法在上述TaN阻挡层上方沉积金属Ti，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为12min；形成了厚度为的Ti缓冲层；

采用化学气相沉淀法在上述Ti缓冲层上沉积TiN，其TiCl₄流量为9sccm，N₂流量为4sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为24min；形成了厚度为氮含量为25wt％的TiN缓冲层；

在TiN缓冲层上方覆盖铝焊垫，形成温度为270℃，压力为2mtorr；形成厚度为1um，铜掺杂量为1wt％的铝焊垫；

对所形成的带有焊盘结构的衬底进行封装，得到半导体芯片。

实施例4

提供形成有铜金属互连结构的衬底；

采用化学气相沉淀法在衬底中金属区上方沉积金属Ti，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为52min；形成了厚度为的Ti缓冲层；

采用化学气相沉淀法在上述Ti缓冲层上沉积TiN，其TiCl₄流量为…9sccm，N₂流量为5sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为68min；形成了厚度为氮含量为20wt％的TiN缓冲层；

采用化学气相沉淀法在上述TiN缓冲层上方沉积金属Ta，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为15min；形成了厚度为的Ta阻挡层；

采用化学气相沉淀法在上述Ta阻挡层上方沉积TaN，其TaCl₄流量为8sccm，N₂流量为5sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为18min；形成了厚度为氮含量为20wt％的TaN阻挡层；

在TaN阻挡层上方覆盖铝焊垫，形成温度为180℃，压力为10mtorr；形成厚度为1um，铜掺杂量为0.5wt％的铝焊垫；

对所形成的带有焊盘结构的衬底进行封装，得到半导体芯片。

实施例5

提供形成有铜金属互连结构的衬底；

采用化学气相沉淀法在衬底中金属区上方沉积金属Ti，其沉积温度为350℃，沉积压力为0.1.mtorr，沉积时间为52min；形成了厚度为的Ti缓冲层；

采用化学气相沉淀法在上述Ti缓冲层上沉积TiN，其TiCl₄流量为9sccm，N₂流量为10sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为68min；形成了厚度为氮含量为30wt％的TiN缓冲层；

采用化学气相沉淀法在上述TiN缓冲层上方沉积金属Ta，其沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为5min；形成了厚度为的Ta阻挡层；

采用化学气相沉淀法在上述Ta阻挡层上方沉积TaN，其TaCl₄流量为8sccm，N₂流量为10sccm，沉积温度为350℃，沉积压力为0.1mtorr，沉积时间为6min；形成了厚度为氮含量为30wt％的TaN阻挡层；

在TaN阻挡层上方覆盖铝焊垫，形成温度为180℃，压力为10mtorr；形成厚度为1um，铜掺杂量为1wt％的铝焊垫；

对所形成的带有焊盘结构的衬底进行封装，得到半导体芯片。

对比例1

提供形成有铜金属互连结构的衬底；

在TaN阻挡层上方覆盖铝焊垫，形成温度为180℃，压力为10mtorr；形成厚度为铜掺杂量为0.1wt％的铝焊垫；

对所形成的带有焊盘结构的衬底进行封装，得到半导体芯片。

对上述实施例和对比例中形成的半导体芯片进行如下检测：

可靠性检测：采用键合线抗张强度(拉断力)及延展率对上述半导体芯片的可靠性进行检测。

表1

	可靠性检测通过率(％)
		实施例1	87
实施例2	89
		实施例3	93
实施例4	97

实施例5	98
		对比例1	82

由表1中数据可知，通过在金属区与焊垫之间设置导电缓冲层(如实施例1)，能够有效降低金属互连结构中各金属层所承受的压力，进而有利于缓解金属层剥离或脱落的问题。更为特别地，进一步在导电缓冲层上方或下方设置扩散阻挡层(如实施例2～5)，能够有效抑制金属互连层中的金属元素容易向外扩散。以上两方面的因素均能够有效提高所形成的半导体芯片的可靠性检测通过率。

从以上实施例可以看出，本发明上述的实施方式实现了如下技术效果：

本申请中焊盘结构通过向金属互连层的金属区和焊垫之间引入了导电缓冲层。这种导电缓冲层的杨氏模量高于焊垫的杨氏模量，在对半导体芯片进行封装时，这层高杨氏模量的导电缓冲层能够在低应变的基础上承受较高的应力，进而有利于吸收焊球对焊垫的压力，起到应力缓冲的作用。在此基础上，有利于减少金属互连结构中各金属层所承受的压力，进而有利于缓解金属层剥离或脱落的问题。这就有利于防止半导体芯片在封装过程中产生电阻率提高、电导率下降的问题，进而提高半导体在后期可靠性检测过程中的通过率。此外，导电缓冲层本身具有导电性，能够在缓解金属层脱落问题的同时，有利于使焊盘结构具有较高的导电性。以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内

Claims (15)

1.一种焊盘结构，其特征在于，所述焊盘结构包括：

导电缓冲层(110)，覆于所述金属互连结构中金属区(20)的表面上；

焊垫(120)，覆于所述导电缓冲层(110)的表面上；

所述导电缓冲层(110)的杨氏模量大于所述焊盘(120)的杨氏模量。

2.根据权利要求1所述的焊盘结构，其特征在于，所述导电缓冲层(110)为含Ti缓冲层，所述含Ti缓冲层包括：

Ti缓冲层，位于所述金属区(20)的上方；以及

TiN缓冲层，位于所述Ti缓冲层远离所述金属区的一侧。

3.根据权利要求1所述的焊盘结构，其特征在于，焊盘结构还包括扩散阻挡层(130)，所述扩散阻挡层(130)设置在所述金属区(20)与所述导电缓冲层(110)之间，和/或所述导电缓冲层(110)和所述焊垫(120)之间。

4.根据权利要求3所述的焊盘结构，其特征在于，所述扩散阻挡层(130)设置在所述金属区与所述导电缓冲层(110)之间。

5.根据权利要求3所述的焊盘结构，其特征在于，所述扩散阻挡层(130)为含Ta阻挡层，所述含Ta阻挡层包括：

Ta阻挡层，位于所述金属区(20)的上方；以及

TaN阻挡层，位于所述Ta阻挡层远离所述金属区的一侧。

6.根据权利要求5所述的焊盘结构，其特征在于，所述导电缓冲层(110)的厚度为所述扩散阻挡层(130)的厚度的3～18倍。

7.根据权利要求5所述的焊盘结构，其特征在于，所述导电缓冲层(110)的厚度为所述扩散阻挡层(130)的厚度为

8.根据权利要求2或5所述的焊盘结构，其特征在于，所述TiN缓冲层或所述TaN阻挡层中氮含量为20～30wt％。

9.根据权利要求1所述的焊盘结构，其特征在于，所述金属区(20)为铜金属区，所述焊垫(120)为铝焊垫，优选所述铝焊垫为掺铜铝焊垫，优选所述掺铜铝焊垫中铜掺杂量为0.5～1wt％。

10.一种权利要求1至9中任一项所述的焊盘结构的制作方法，其特征在于，包括以下步骤：

在金属互连结构中金属区(20)的表面上形成杨氏模量高于所欲形成的焊垫(120)杨氏模量的导电缓冲层(110)；

在所述导电缓冲层(110)的表面上形成焊垫(120)。

11.根据权利要求10所述的方法，其特征在于，形成所述导电缓冲层(110)的步骤中，所述导电缓冲层(110)为含Ti缓冲层；形成所述含Ti缓冲层的步骤包括：

在所述金属区上形成Ti缓冲层；以及

在所述Ti缓冲层上形成TiN缓冲层。

12.根据权利要求10所述的方法，其特征在于，在形成所述导电缓冲层(110)的步骤之前，和/或在形成所述焊垫(120)之前，还包括形成扩散阻挡层(130)的步骤；优选在形成所述导电缓冲层(110)的步骤之前形成所述扩散阻挡层(130)。

13.根据权利要求12所述的方法，其特征在于，形成所述扩散阻挡层(130)的步骤中，所述扩散阻挡层(130)为含Ta阻挡层；形成所述含Ta阻挡层的步骤包括：

在所述金属区(20)的上方形成Ta阻挡层，以及

在所述Ta阻挡层上形成TaN阻挡层。

14.根据权利要求11或13所述的方法，其特征在于，形成所述TiN缓冲层或形成所述TaN阻挡层时，氮气流量为5～15sccm。

15.根据权利要求10所述的方法，其特征在于，形成所述焊垫(120)时，所述焊垫(120)为铝焊垫，优选为铜掺杂量0.5～1wt％的掺铜铝焊垫，更优选所述焊垫在压力为2～10mtorr、温度为180～270℃的条件下形成。