CN201605162U - 半导体结构 - Google Patents

Abstract

本实用新型涉及一种半导体结构，包含：基板；位于基板上的金属层、信道层与绝缘层；以及覆盖于金属层、信道层与绝缘层上方不同位置，且互相部份交叠的遮蔽层。当该半导体结构为包含电子电路区与微机电区的微机电系统时，该遮蔽层遮蔽该电子电路区。本实用新型可降低薄膜应力及电性上的负载。

Description

半导体结构

技术领域

本实用新型涉及一种半导体结构，其在金属层与绝缘层上方设有互相部份交叠的遮蔽层。

背景技术

在微机电系统(MEMS，Micro-Electro-Mechanical System)芯片制程中，当其微机电区与电子电路区设置于晶圆平面上不同位置时，在释放(release)微机电元件使其成为可动件的过程中需要对微机电区进行蚀刻，但必须保护电子电路区不被蚀刻剂侵蚀，因此通常会以一整片的无晶硅(amorphous silicon)或铝覆盖。然而，此一整片的薄膜由于面积过大，会产生应力及成为电性上的负载。

本实用新型提供一种降低薄膜应力及电性上负载的半导体结构，以解决现有技术的问题。

发明内容

有鉴于以上所述，本实用新型的目的便是要提供一种较佳的半导体结构，以解决上述需求。

为达上述目的，就本实用新型的其中一个观点而言，提供了一种半导体结构，其包含：基板；位于基板上的金属层、信道层与绝缘层；以及覆盖于金属层、信道层与绝缘层上方，且互相部份交叠的遮蔽层。在其中一种较佳实施型态中，该遮蔽层宜为两层以上的结构，以上下错位方式排列而部份交叠。当该半导体结构为包含电子电路区与微机电区的微机电系统时，该两层以上的遮蔽层遮蔽该电子电路区。

以上结构中，各遮蔽层可为金属层或含硅材料层，其中金属层的材料包含铝，而含硅材料层的材料包含碳化硅(Si_xC_1-x，0＜x＜1)与无晶硅(Amorphous Silicon)。

当该半导体结构为微机电系统时，其电子电路区中的顶层金属可以不与任一遮蔽层接触，或仅与一层遮蔽层接触，或与多于一层的遮蔽层接触。顶层金属所接触的遮蔽层宜为绝缘材料。

下面通过具体实施例详加说明，当更容易了解本实用新型的目的、技术内容、特点及其所达成的功效。

附图说明

图1～2显示出本实用新型的第一实施例；

图3显示出本实用新型的第二实施例；

图4～6显示出本实用新型的第三实施例；

图7A、7B、8显示出本实用新型的第四实施例。

图中符号说明

11      基板

21      金属层

22      信道层

23，23’绝缘层

31      第一遮蔽层

32      第二遮蔽层

100     电子电路区

110     电子电路

150     隔离壁

200     微机电区

210     微机电元件

具体实施方式

本实用新型中的图标均属示意，主要意在表示制程步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则未依照比例绘制。

本实用新型的特点之一在于：提供部份交叠的遮蔽层，覆盖于电子电路的上方，取代现有技术中一整片的覆盖层，以降低应力和电性上的负载。在其中一种较佳实施型态中，该遮蔽层宜为两层以上的结构，以上下错位方式排列而部份交叠。此种两层以上部份交叠的遮蔽层结构可应用于微机电元件制程中，在蚀刻释放微机电元件的过程中保护电子电路区，或亦可应用于一般半导体结构，作为顶层的护层。

图1～3说明本实用新型的第一与第二实施例。请参阅图1，首先提供一个基板11，此基板11例如为硅基板，在基板11上例如以沉积、微影、蚀刻等方式形成金属层21、信道层22、与绝缘层23，该金属层21与信道层22构成电子电路的一部分(图中省略绘示晶体管元件与掺杂区)。金属层21的材料例如包含铝或铜；绝缘层23的材料例如包含氧化硅、掺氟氧化硅或低介电常数材料；信道层22例如包含铜或钨。接着如图2，通过沉积、微影、蚀刻等方式形成部份交叠的第一遮蔽层31、与第二遮蔽层32，该遮蔽层31、32可覆盖于基本电路上方全部或部分的区域。第一遮蔽层31与第二遮蔽层32的材料可为相同或不同，在本实施例中，其可为绝缘材料如氧化硅、氮化硅、氮氧化硅、碳化硅等。又，虽然图中并未绘示，但在遮蔽层31、32中可视需要打开连接垫(bond pad，未示出)的区域，使电路可与外部沟通。

第一遮蔽层31与第二遮蔽层32的结构亦可如图3，在此第二实施例中，在第一遮蔽层31之间形成绝缘层23’使其平坦化，绝缘层23’的材料可以与绝缘层23相同或不同，且第一遮蔽层31与绝缘层23’的形成次序可以互换。

图4～6说明本实用新型的第三实施例。第三实施例中的半导体结构为一微机电系统，其包含电子电路区100与微机电区200，而提供至少两层以上遮蔽层的目的是在蚀刻释放微机电元件的过程中保护电子电路区100。

请参阅图4，首先提供一个基板11，此基板11例如为硅基板，在基板11上例如以沉积、微影、蚀刻等方式形成金属层21、信道层22、与绝缘层23，从而构成电子电路110(图中省略绘示晶体管元件与掺杂区)、微机电元件210、与隔离电子电路区100与微机电区200的隔离壁150。金属层21的材料例如包含铝或铜；绝缘层23的材料例如包含氧化硅、掺氟氧化硅或低介电常数材料；信道层22例如包含铜或钨。

接着如图5A、5B或5C，通过沉积、微影、蚀刻等方式形成部份交叠的第一遮蔽层31、与第二遮蔽层32，该遮蔽层31、32可覆盖于电子电路110上方全部或部分的区域。图5A、5B与5C间的差异在于，图5A中电子电路110的顶层金属仅与第一遮蔽层31接触，图5B中电子电路110的顶层金属仅与第二遮蔽层32接触，图5C中则无任何限制。第一遮蔽层31与第二遮蔽层32的材料可为相同或不同，其目的为阻挡对绝缘层23的蚀刻。当绝缘层23为氧化物时，遮蔽层31、32可为对氧化物蚀刻有高选择比的任何材料，例如可为金属或含硅材料，金属例如铝，含硅材料例如无晶硅、碳化硅等，但至少遮蔽层31、32之一以选用绝缘的无晶硅或碳化硅为佳，以使电子电路110的顶层金属不致互相短路接触。与顶层金属接触的遮蔽层可为导电或绝缘，而以绝缘为佳。在遮蔽层31、32中可视需要打开连接垫(bond pad，未示出)的区域，使电路可与外部沟通。

以图5A的实施例为例，接着如图6，对微机电区200的绝缘层23进行蚀刻，释放微机电元件210使其成为可动件，即完成微机电系统的制作。当绝缘层23为氧化物时，其蚀刻方式例如可为氟化氢蒸气蚀刻。图5B或5C的实施例亦类似，不另绘示说明。

图7A、7B、与8说明本实用新型的第四实施例。接续图4后，进行图7A或7B，通过沉积、微影、蚀刻等方式形成部份交叠的第一遮蔽层31与第二遮蔽层32，并在第一遮蔽层31之间形成绝缘层23’，使其平坦化，绝缘层23’的材料可以与绝缘层23相同或不同，且第一遮蔽层31与绝缘层23’的形成次序可以互换。图7A与7B间的差异在于，图7A中电子电路110的顶层金属与第一遮蔽层31接触，而图7B中电子电路110的顶层金属不与第一遮蔽层31接触。第一遮蔽层31与第二遮蔽层32的材料选择与第三实施例相同，不另赘述。

以图7A的实施例为例，接着如图8，对微机电区200的绝缘层23与23’进行蚀刻，释放微机电元件210使其成为可动件，即完成微机电系统的制作。当绝缘层23为氧化物时，其蚀刻方式例如可为氟化氢蒸气蚀刻。图7B的实施例亦类似，不另绘示说明。

以上已针对较佳实施例来说明本实用新型，只是以上所述，仅为使本领域技术人员易于了解本实用新型的内容，并非用来限定本实用新型的权利范围。对于本领域技术人员，当可在本实用新型精神内，立即思及各种等效变化。举例而言，以上所述各实施例中的材料、金属层数等皆为举例，还有其它各种等效变化的可能。故凡依本实用新型的概念与精神所为之均等变化或修饰，均应包括于本实用新型申请专利的范围内。

Claims (9)

1.一种半导体结构，其特征在于，包含：

基板；

位于基板上的金属层、信道层与绝缘层；以及

覆盖于金属层、信道层与绝缘层上方，且互相部份交叠的遮蔽层。

2.如权利要求1所述的半导体结构，其特征在于，该金属层与信道层构成电子电路的一部份。

3.如权利要求1所述的半导体结构，其特征在于，该遮蔽层为两层以上的结构，以上下错位方式排列而部份交叠。

4.如权利要求3所述的半导体结构，其特征在于，该两层以上的遮蔽层至少其中之一不导电。

5.如权利要求3所述的半导体结构，其特征在于，该半导体结构为一微机电系统，其包含电子电路区与微机电区，而该两层以上的遮蔽层遮蔽该电子电路区。

6.如权利要求5所述的半导体结构，其特征在于，该两层以上的遮蔽层材料包括下方的第一遮蔽层、第一遮蔽层间的绝缘层、与上方的第二遮蔽层；该电子电路区具有顶层金属层，且此顶层金属层不与第一遮蔽层、亦不与第二遮蔽层接触。

7.如权利要求5所述的半导体结构，其特征在于，该两层以上的遮蔽层材料包括下方的第一遮蔽层与上方的第二遮蔽层；该电子电路区具有顶层金属层，且此顶层金属层仅与第一遮蔽层或第二遮蔽层之一接触。

8.如权利要求7所述的半导体结构，其特征在于，该第一遮蔽层与第二遮蔽层至少其中之一不导电。

9.如权利要求7所述的半导体结构，其特征在于，该顶层金属层所接触的第一遮蔽层或第二遮蔽层之一不导电。

Images