CN102616727B - Mems器件及其制作方法 - Google Patents

Mems器件及其制作方法 Download PDF

Info

Publication number
CN102616727B
CN102616727B CN201110034096.XA CN201110034096A CN102616727B CN 102616727 B CN102616727 B CN 102616727B CN 201110034096 A CN201110034096 A CN 201110034096A CN 102616727 B CN102616727 B CN 102616727B
Authority
CN
China
Prior art keywords
opening
dielectric layer
layer
mems
combinations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110034096.XA
Other languages
English (en)
Other versions
CN102616727A (zh
Inventor
陈晓军
吴秉寰
黄河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110034096.XA priority Critical patent/CN102616727B/zh
Priority to US13/244,134 priority patent/US20120193732A1/en
Publication of CN102616727A publication Critical patent/CN102616727A/zh
Application granted granted Critical
Publication of CN102616727B publication Critical patent/CN102616727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了MEMS器件及其制作方法，所述器件包括：位于半导体衬底上的第一层间介质层；位于所述第一层间介质层内的空腔；位于所述空腔上方的第一层间介质层内且与所述开口组合相连通的开口组合，所述开口组合包括侧壁不对齐的第一开口和第二开口，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出；悬置于所述空腔内且能与空腔进行相对运动的MEMS活动电极；第二层间介质层，位于所述第一层间介质层上；位于所述第二层间介质层内且与开口组合相连通的第三开口，且所述第三开口的位置不超过所述突台的位置；将所述第三开口填满的第三层间介质层。本发明获得的MEMS器件能够正常工作，提高了MEMS器件的可靠性。

Description

MEMS器件及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及MEMS器件及其制作方法。
背景技术
MEMS(Microelectromechanical System，微机电系统)技术是指对微米/纳米(micro/nanotechnology)材料进行设计、加工、制造、测量和控制的技术。MEMS是由机械构件、光学系统、驱动部件、电控系统集成为一个整体单元的微型系统。MEMS技术应用在位置传感器、旋转装置或者惯性传感器中，例如加速度传感器、陀螺仪和声音传感器。
利用MEMS技术制作的MEMS器件中通常具有空腔和位于空腔内的能够与所述空腔进行相对运动的MEMS活动电极。在MEMS器件的制作过程中最为关键的两个步骤就是制作空腔和将空腔封闭。
具体地，请参考图1～图3所示的现有的MEMS器件的制作方法剖面结构示意图。所述制作方法包括：
首先，参考图1，提供半导体衬底100，所述半导体衬底100内形成有驱动电路，所述驱动电路用于驱动后续形成的MEMS活动电极。
然后，继续参考图1，在所述半导体衬底100上形成牺牲层103，在所述牺牲层103内形成MEMS活动电极102和导电插塞101，所述导电插塞101与半导体衬底100内的驱动电路电连接，且所述导电插塞101与所述MEMS活动电极102电连接。
然后，在所述半导体衬底100上形成覆盖所述牺牲层101的层间介质层104，且所述层间介质层104将所述牺牲层101的两侧包围。
接着，请参考图2，刻蚀所述层间介质层104，在所述层间介质层104内形成露出所述牺牲层103的开口，所述开口用于在后续的工艺步骤中去除所述牺牲层103。
接着，请参考图3，进行灰化工艺，利用所述开口将所述牺牲层103去除，从而在所述层间介质层104内形成空腔，所述MEMS活动电极102悬置于所述空腔内，且所述MEMS活动电极102能够与所述空腔进行相对运动。
最后，进行沉积工艺，在所述开口内和层间介质层104上形成绝缘层105，所述绝缘层105至少将所述开口填满，以将所述空腔封闭。
在申请号为US20070876107的美国专利申请中还可以发现更多关于现有的MEMS器件的信息。
在实际中，发现利用现有方法制作的MEMS器件无法正常工作，器件的可靠性不高。
发明内容
本发明解决的问题是提供了一种MEMS器件及其制作方法，获得的MEMS器件能够正常工作，提高了MEMS器件的可靠性。
为解决上述问题，本发明提供一种MEMS器件的制作方法，包括：
半导体衬底；
第一层间介质层，位于所述半导体衬底上；
空腔，位于所述第一层间介质层内；
开口组合，位于所述空腔上方的第一层间介质层内，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出；
MEMS活动电极，悬置于所述空腔内，所述MEMS活动电极能够与所述空腔进行相对运动；
第二层间介质层，位于所述第一层间介质层上；
第三开口，位于所述第二层间介质层内，所述第三开口与所述开口组合相连通，且所述第三开口的位置不超过所述突台的位置；
第三层间介质层，至少将所述第三开口填满，将所述空腔和开口组合密封。
可选地，所述开口组合的数目为至少两个，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口。
可选地，所述开口组合为T型或L型。
可选地，所述第三层间介质层将所述第三开口填满且所述第三层间介质层覆盖所述第二层间介质层，所述MEMS器件还包括：
屏蔽金属层，位于所述第三层间介质层上。
可选地，所述屏蔽金属层的材质为金属，其厚度范围为0.05～5微米。
相应地，本发明还提供一种MEMS器件的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上形成层间介质层；
在所述层间介质层内形成空腔；
在所述空腔上的层间介质层内形成开口组合，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出；
在所述空腔内形成MEMS活动电极，所述MEMS活动电极悬置于所述空腔内，所述MEMS活动电极能够与所述空腔进行相对运动；
在所述第一层间介质层上形成第二层间介质层；
在所述第二层间介质层内形成第三开口，所述第三开口与所述开口组合相连通，且所述第三开口的位置不超过所述突台的位置；
在所述第三开口填充第三层间介质层，将所述开口组合和空腔封闭。
可选地，所述开口组合的数目至少为两个，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口。
可选地，所述第三层间介质层将所述第三开口填满且所述第三层间介质层覆盖所述第二层间介质层，所述MEMS器件的制作方法还包括：
在所述第三层间介质层上形成屏蔽金属层的步骤。
可选地，所述屏蔽金属层的材质为金属，其厚度范围为0.05～5微米。
可选地，所述空腔的制作方法包括：
在所述半导体衬底上形成第一牺牲层，所述第一牺牲层内形成有导电插塞和所述MEMS活动电极，所述导电插塞与所述MEMS活动电极电连接；
在所述半导体衬底上形成包围所述第一牺牲层的第一层间介质层；
在所述MEMS活动电极上的第一层间介质层内形成开口组合，所述开口组合包括相连通的第一开口和第二开口，所述第一开口和第二开口的侧壁不对齐，所述第一开口和第二开口之间形成突台，所述突台部分覆盖所述第一牺牲层，所述突台被所述第二开口暴露；
在所述开口组合内填充第二牺牲层，所述第二牺牲层与所述第一层间介质层齐平，所述第二牺牲层覆盖所述突台；
在所述第一层间介质层上形成所述第二层间介质层，所述第二层间介质层覆盖所述第二牺牲层；
刻蚀所述第二层间介质层，形成与所述开口组合对应的第三开口，所述第三开口的位置未超过所述突台的位置，所述第三开口与所述开口组合相连通；
利用所述通孔去除所述第二牺牲层和第一牺牲层，在所述第一层间介质层内形成空腔，将所述开口组合释放，所述空腔与所述开口组合相连通；
在所述第三开口内填充第三层间介质层，将所述开口组合和空腔密封。
可选地，所述第一牺牲层和第二牺牲层利用灰化工艺去除。
可选地，所述第一牺牲层和第二牺牲层的材质为非晶碳或光刻胶。
与现有技术相比，本发明具有以下优点：
本发明提供的MEMS装置包括设置于半导体衬底的第一层间介质层，所述第一层间介质层内形成有开口组合，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出，所述突台保护空腔，避免密封所述空腔和开口组合时第三层间介质层沉积在所述可动电极的表面，从而保护了MEMS活动电极，使得所述MEMS活动电极免于受到第三层间介质层的污染，从而使得所述MEMS活动电极能够正常运动，从而MEMS器件能够正常工作，从而提高了MEMS器件的可靠性；
进一步优化地，所述开口组合的数目为至少两个，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口，从而多个开口组合和通孔使得进行灰化工艺的产生的气体能够在所述空腔与外部之间形成对流，从而更有利于灰化工艺的产生的气体的排出，加快灰化工艺的速度，防止灰化工艺产生的气体残留在空腔内；
进一步优化地，还包括：位于所述第三层间介质层上的屏蔽金属层，所述屏蔽金属层可以保护所述MEMS活动电极，使得所述MEMS活动电极免于受到外部的电磁干扰，提高MEMS器件的抗干扰能力和稳定性。
附图说明
图1～图3是现有的MEMS器件的制作方法剖面结构示意图；
图4是本发明的MEMS器件制作方法流程示意图；
图5～图10为本发明一个实施例的MEMS器件制作方法剖面结构示意图。
具体实施方式
利用现有方法制作的MEMS器件无法正常工作，器件的可靠性不高。经过发明人研究发现，由于所述MEMS活动电极上方将所述通孔封闭以形成封闭的空腔时，会有部分绝缘层沉积在所述MEMS活动电极表面，会影响MEMS活动电极的性能，这会影响MEMS器件工作性能，从而影响了器件的可靠性。
具体地，请结合图3，由于所述层间介质层103内的开口露出了下方的MEMS活动电极，从而在进行沉积工艺形成绝缘层时，所述绝缘层可能会通过所述开口和空腔到达所述MEMS活动电极102的表面，并附着在所述MEMS活动电极102表面。
发明人还发现，由于缺少必要的抗电磁干扰的屏蔽层，使得现有的MEMS活动电极102容易受到来自外部的电磁信号干扰，使得MEMS器件的工作状态不稳定，容易产生噪声问题。
并且，由于现有技术利用灰化工艺去除牺牲层的，由于受到所述开口的深宽比的限制，使得所述灰化工艺中形成的气体无法及时经过所述开口排出，从而使得所述灰化工艺去除牺牲层的效率低，而且存在无法将灰化工艺中形成的气体全部排出，从而造成了空腔内的灰化工艺气体残留的问题。
为了解决上述问题，本发明的发明人提出一种MEMS器件的制作方法，请参考图4所示的本发明的MEMS器件制作方法流程示意图，所述方法包括：
步骤S1，提供半导体衬底；
步骤S2，在所述半导体衬底上形成层间介质层；
步骤S3，在所述层间介质层内形成空腔；
步骤S4，在所述空腔上的层间介质层内形成开口组合，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出；
步骤S5，在所述空腔内形成MEMS活动电极，所述MEMS活动电极悬置于所述空腔内，所述MEMS活动电极能够与所述空腔进行相对运动；
步骤S6，在所述第一层间介质层上形成第二层间介质层；
步骤S7，在所述第二层间介质层内形成第三开口，所述第三开口与所述开口组合相连通，且所述第三开口的位置不超过所述突台的位置；
步骤S8，在所述第三开口填充第三层间介质层，将所述开口组合和空腔封闭。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明的本发明的技术方案，请结合图5～图10所示的本发明一个实施例的MEMS器件制作方法剖面结构示意图。
首先，请参考图5，提供半导体衬底200，所述半导体衬底200的材质为半导体材质，例如所述半导体衬底200的材质可以为硅或锗硅。本实施例中，所述半导体衬底200的材质为硅。
所述半导体衬底200内还形成有驱动电路，所述驱动电路用于向后续形成的MEMS活动电极提供电信号。
然后，仍然参考图5，在所述半导体衬底200上形成第一牺牲层203，所述第一牺牲层203部分覆盖所述半导体衬底200的表面。所述第一牺牲层203内形成有导电插塞201和MEMS活动电极202。所述导电插塞201与所述半导体衬底200内的驱动电路电连接。所述MEMS活动电极202与所述导电插塞201电连接。
在后续的工艺步骤中所述第一牺牲层203的外部还将形成第一层间介质层，且所述第一层间介质层将包围所述第一牺牲层203，最终所述第一牺牲层203将会被去除，从而在所述第一层间介质层内形成空腔。为了保证去除所述第一牺牲层203时不会损伤所述MEMS活动电极202、导电插塞201、半导体衬底200和后续形成的第一层间介质层，所述第一牺牲层203的材质应选择与所述MEMS活动电极202、导电插塞201、半导体衬底200和后续形成的第一层间介质层具有刻蚀选择比的材质。
作为优选的实施例，所述第一牺牲层203的材质为非晶碳，其可以利用等离子体增强化学气相沉积工艺制作；作为本发明其他实施例中，所述第一牺牲层203的材质还可以为光刻胶，其可以利用涂胶、显影工艺制作。所述第一牺牲层203在后续的工艺步骤中将通过灰化工艺去除。
所述第一牺牲层203的厚度和宽度决定了后续工艺步骤中形成的空腔的尺寸，由于所述空腔用于提供空间以使得所述MEMS活动电极202能够在所述空腔内进行运动，因此，所述空腔的尺寸应满足所述MEMS活动电极202能够在其内部进行运动，因此，所述第一牺牲层203的宽度范围为需要根据要形成的MEMS器件的宽度进行设置，所述第一牺牲层203的深度需要根据要形成的MEMS器件的深度进行设置。
需要说明的是，所述第一牺牲层203以及第一牺牲层203内形成的MEMS活动电极202、导电插塞201制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。
然后，请继续参考图5，在所述半导体衬底200以及所述第一牺牲层203上形成第一层间介质层204，所述第一层间介质层204包围所述第一牺牲层203。在后续的工艺步骤中，所述第一牺牲层203被去除后，所述第一层间介质层204内将形成空腔。所述第一层间介质层204的材质应选择电学绝缘材质，所述电学绝缘材质可以为氮化硅、氧化硅、碳化硅或氮氧化硅。作为本发明的一个实施例，所述第一层间介质层204的材质为氧化硅，其可以利用化学气相沉积工艺制作。
在所述第一层间介质层204形成后，还需要进行平坦化，使得所述第一层间介质层204的表面为平坦的表面，从而有利于后续工艺步骤的进行。所述平坦化工艺可以为化学机械研磨工艺。
覆盖于所述第一牺牲层203上方的第一层间介质层204将在后续的工艺步骤中制作开口组合，利用所述开口组合将所述第一牺牲层203去除。为了能够彻底将所述第一牺牲层203去除，需要考虑所述第一牺牲层203的厚度和宽度具体设置所述开口组合的深度，而所述覆盖于所述第一牺牲层203上方的第一层间介质层204的厚度应大于所述开口组合的深度，同时覆盖于所述第一牺牲层203上方的第一层间介质层204的厚度还不宜过大，以免最终形成的MEMS器件的厚度过大，不利于器件的微缩。作为一个实施例，覆盖于所述第一牺牲层203上方的第一层间介质层204的厚度范围为0.1～5微米。
然后，请参考图6，进行刻蚀工艺，在所述空腔上方的第一层间介质层204内形成开口组合209。所述开口组合209包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底200，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出，如图6所示，在所述第一开口和第二开口之间具有突台，该突台是第一层间介质层204的一部分，且所述突台部分覆盖所述第一牺牲层201，所述突台用于后续保护所述MEMS活动电极202，防止在后续沉积第三层间介质层时所述MEMS活动电极的表面也沉积第三层间介质层。所述开口组合可以为T型或L型或者其他类型，但是所述开口组合的第一开口和第二开口的侧壁一定是不对齐的，从而保证第一开口与第二开口之间形成突台，并且所述突台应该被第二开口暴露出。
本发明所述的第一开口和第二开口相连通，是指所述第一开口与第二开口相邻，且后续的工艺步骤中能够通过所述开口组合209将所述第一牺牲层203去除。
作为一个实施例，所述第一开口的宽度范围为0.1～1微米，所述第一开口的深度范围为0.1～5微米，所述第二开口的宽度范围为0.1～1微米，所述第二开口的深度范围为0.1～5微米。在其他的实施例中，在保证能够通过所述开口组合209将所述第一牺牲层203去除的前提下，所述第一开口和第二开口还可以为其他的尺寸，本领域技术人员可以根据第一牺牲层203的厚度和宽度对所述第一开口和第二开口的宽度进行具体的设置。
作为优选的实施例，所述开口组合209的数目为2个，每一开口组合209的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合209的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合209具有与其尺寸对应的第三开口。由于设置了两组尺寸不同的开口组合，从而在后续进行灰化工艺去除所述第一牺牲层203时，可以使得将要形成的空腔与外部形成对流，从而有利于加快灰化工艺过程中产生的气体排出，加快灰化工艺的速度，并且防止灰化工艺产生的气体残留。
需要说明的是，在实际中，根据工艺需要，还可以在所述MEMS活动电极202上方的第二层间介质层204内形成更多的不同尺寸的开口组合，从而进一步提高后续的去除所述第一牺牲层203的灰化工艺的速度，防止灰化工艺产生的气体残留在所述空腔内。
然后，请参考图7，在所述开口组合209(结合图6)内形成第二牺牲层205。所述第二牺牲层205将所述开口组合209填满，且所述第二牺牲层205与所述第一开口露出的部分第一牺牲层203形成一体的结构。
所述第二牺牲层205上方将在后续的步骤中形成第二层间介质层，在所述第二层间介质层内形成第三开口后，所述第二牺牲层205和第一牺牲层203将通过所述第三开口被去除。为了防止去除所述第二牺牲层205时损伤所述第一层间介质层204，所述第二牺牲层205的材质应选择与所述第一层间介质层204具有刻蚀选择比的材质。
作为优选的实施例，所述第二牺牲层205的材质可以与第一牺牲层203的材质相同，从而便于在同一刻蚀工艺中将所述第二牺牲层205和第一牺牲层203一起去除，从而节约工艺步骤。本实施例中，所述第二牺牲层205的材质为非晶碳，其可以利用高密度等离子体化学气相沉积工艺制作。在所述第二牺牲层205形成后，还需要进行平坦化工艺，以使得所述第二牺牲层205与所述第一层间介质层204齐平，从而有利于后续工艺步骤进行。所述平坦化工艺可以为化学机械研磨工艺。
然后，请参考图8，在所述开口组合209(结合图6)上形成第二层间介质层206，所述第二层间介质层206覆盖所述第二牺牲层205。
所述第二层间介质层206将在后续的工艺步骤中进行刻蚀工艺，在所述第二层间介质层206内形成第三开口。所述第三开口与所述开口组合209相连通，从而利用所述第三开口和开口组合209将所述第一牺牲层203和第二牺牲层205去除，从而在所述第一层间介质层204内形成空腔；而在后续工艺步骤中进行化学气相沉积工艺在所述第三开口内填充第三层间介质层时，所述第一开口和第二开口之间的突台还用于防止所述第三层间介质层通过所述第三开口进入所述空腔。更加具体的原理将在后续进行说明。
所述第二层间介质层206的材质为电学绝缘材质，所述电学绝缘材质可以为氧化硅、氮化硅、碳化硅或氮氧化硅。本实施例中，所述第二层间介质层206的材质为氧化硅，其可以利用化学气相沉积工艺制作。所述第二层间介质层206的厚度范围为0.1～5微米。
接着，请继续参考图8，进行刻蚀工艺，在所述第二层间介质层206内形成第三开口，所述第三开口分别位于开口组合209(结合图6)上方，所述第三开口的位置未超过所述突台的位置。本发明所述的第三开口的位置未超过所述突台的位置，主要是防止后续利用第三开口将所述第一牺牲层203和第二牺牲层205去除后在所述第三开口内填充第三层间介质层时，所述第三层间介质层通过所述第三开口进入所述空腔。
因此，所述第三开口的位置不应超过所述突台的位置，所述第三开口的尺寸应根据所述开口组合209的尺寸进行具体的设置，一方面有利于灰化工艺将第一牺牲层202和第二牺牲层205去除，在所述第一层间介质层204内形成空腔；另一方面防止第三层间介质层通过所述第三层间介质层进入所述空腔。
然后，请参考图9，利用所述第二层间介质层206内的第三开口去除所述第一牺牲层和第二牺牲层，在所述第一层间介质层内形成空腔，将所述开口组合释放，所述空腔与所述开口组合相连通。所述第一牺牲层和第二牺牲层利用灰化工艺去除，所述灰化工艺的利用氧离子或氮离子的等离子体进行，温度范围为100～300摄氏度。在所述温度范围内，可以将所述第一牺牲层和第二牺牲层转化为气体并毫无残留地去除。
由于在所述MEMS活动电极202上方的第一层间介质层204内设置了两个开口组合，且在所述第二层间介质层206内形成了与所述开口组合对应的通孔，所述两个开口组合的尺寸不同，这使得在进行所述灰化工艺时，所述第三开口与所述开口组合配合工作，在所述将要形成的空腔与外部形成对流，更有利于将灰化工艺产生的气体排出，从而加快灰化工艺的速度，防止灰化工艺产生的气体残留在空腔内。
接着，请参考图10，进行化学气相沉积工艺，在所述第二层间介质层206上形成第三层间介质层207，所述第三层间介质层207至少将所述第二层间介质层206内的第三开口填满，将所述空腔封闭。由于所述空腔与所述第一开口之间具有部分第一层间介质层204，且所述第一开口上和部分第二开口上方具有部分所述第二层间介质层206的保护作用，从而所述化学气相沉积工艺形成的第三层间介质层将仅可能通过所述第三开口到达所述开口组合的第一开口和第二开口之间的突台表面，而不会进入所述空腔。
作为本发明的优选实施例，在将所述空腔封闭后，还要在所述第三层间介质层207上制作屏蔽金属层208。所述屏蔽金属层208用于保护所述MEMS活动电极202，防止所述MEMS活动电极202受到来自外部的电磁信号的干扰，从而提高MEMS器件的可靠性。
所述屏蔽金属层208的厚度范围为0.05～5um微米，材质为铝，钛，镍，钨，银，铬，铜或金中的一种或多种。
对应地，本发明还提供一种MEMS器件，包括：
半导体衬底200；
第一层间介质层204，位于所述半导体衬底200上；
空腔，位于所述第一层间介质层204内；
导电插塞204，位于所述空腔204内；
MEMS活动电极202，悬置于所述空腔内，所述MEMS活动电极202与所述导电插塞201电连接，且所述MEMS活动电极202能够与所述空腔进行相对运动；
开口组合，位于所述空腔上方的第一层间介质层204内，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底200，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出；
第二层间介质层206，位于所述空腔上；
第三开口，位于所述第二层间介质层206内，所述第三开口与所述开口组合相连通，且所述第三开口的位置不超过所述突台的位置；第三层间介质层207，至少将所述第三开口填满，将所述空腔和开口组合密封。
作为优选的实施例，所述MEMS器件还包括：屏蔽金属层208，位于所述空腔上方，所述屏蔽金属层208用于保护所述MEMS活动电极202，防止所述MEMS活动电极202受到来自外部的电磁信号的干扰，从而提高MEMS器件的可靠性。
作为一个实施例，所述屏蔽金属层208位于所述第三层介质层207上。所述屏蔽金属层208的材质为铝，钛，镍，钨，银，铬，铜或金中的一种或多种，厚度范围为0.05～5微米。
作为优选的实施例，所述开口组合的数目至少为两个，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口。所述开口组合为T型或L型。
综上，本发明提供的MEMS装置包括设置于半导体衬底的第一层间介质层，所述第一层间介质层内形成有开口组合，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出，所述突台保护空腔，避免密封所述空腔和开口组合时第三层间介质层沉积在所述可动电极的表面，从而保护了MEMS活动电极，使得所述MEMS活动电极免于受到第三层间介质层的污染，从而使得所述MEMS活动电极能够正常运动，使得MEMS器件能够正常工作，从而提高了MEMS器件的可靠性；
进一步优化地，所述开口组合的数目为至少两个，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口，从而多个开口组合和通孔使得进行灰化工艺的产生的气体能够在所述空腔与外部之间形成对流，从而更有利于灰化工艺的产生的气体的排出，加快灰化工艺的速度，防止灰化工艺产生的气体残留在空腔内；
进一步优化地，还包括：位于所述第三层间介质层上的屏蔽金属层，所述屏蔽金属层可以保护所述MEMS活动电极，使得所述MEMS活动电极免于受到外部的电磁干扰，提高MEMS器件的抗干扰能力和稳定性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种MEMS器件，其特征在于，包括：
半导体衬底；
第一层间介质层，位于所述半导体衬底上；
空腔，位于所述第一层间介质层内；
开口组合，位于所述空腔上方的第一层间介质层内，所述开口组合的上表面与所述第一层间介质层的上表面齐平，所述开口组合与所述空腔连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出，其中，所述开口组合的数目为至少两个，且各开口组合均与所述空腔相贯通，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口；
MEMS活动电极，悬置于所述空腔内，所述MEMS活动电极能够与所述空腔进行相对运动；
第二层间介质层，位于所述第一层间介质层上；
第三开口，位于所述第二层间介质层内，所述第三开口与所述开口组合相连通，且所述第三开口的位置不超过所述突台的位置；
第三层间介质层，至少将所述第三开口填满，将所述空腔和开口组合密封。
2.如权利要求1所述的MEMS器件，其特征在于，所述开口组合为T型或L型。
3.如权利要求1所述的MEMS器件，其特征在于，所述第三层间介质层将所述第三开口填满且所述第三层间介质层覆盖所述第二层间介质层，所述MEMS器件还包括：
屏蔽金属层，位于所述第三层间介质层上。
4.如权利要求3所述的MEMS器件，其特征在于，所述屏蔽金属层的材质为金属，其厚度范围为0.05～5微米。
5.一种MEMS器件的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有第一牺牲层，其中所述第一牺牲层内形成有MEMS活动电极；
在所述半导体衬底以及第一牺牲层上形成第一层间介质层；
对所述第一牺牲层上的第一层间介质层进行刻蚀，形成位于所述第一层间介质层内的开口组合，所述开口组合的上表面与所述第一层间介质层的上表面齐平，所述开口组合与所述第一牺牲层连通，所述开口组合包括第一开口和第二开口，所述第一开口比所述第二开口靠近所述半导体衬底，所述第一开口的侧壁与所述第二开口的侧壁不对齐，且所述第一开口和第二开口之间形成突台，所述突台被所述第二开口暴露出，所述开口组合的数目至少为两个，每一开口组合的第一开口的尺寸与其他开口组合的第一开口的尺寸不同，每一开口组合的第二开口组合的尺寸与其他开口组合的第二开口的尺寸不同，且每一开口组合具有与其尺寸对应的第三开口；
在所述开口组合内填充满第二牺牲层，所述第二牺牲层表面与第一层间介质层表面齐平，之后在所述第一层间介质层上形成第二层间介质层；
在所述第二层间介质层内形成第三开口，所述第三开口与所述开口组合相连通，且所述第三开口的位置不超过所述突台的位置；
通过所述第三开口去除第一、第二牺牲层，在第一层间介质层内形成空腔，使所述MEMS活动电极悬置于所述空腔内，所述MEMS活动电极能够与所述空腔进行相对运动；
在所述第三开口填充第三层间介质层，将所述开口组合和空腔封闭。
6.如权利要求5所述的MEMS器件的制作方法，其特征在于，所述第三层间介质层将所述第三开口填满且所述第三层间介质层覆盖所述第二层间介质层，所述MEMS器件的制作方法还包括：
在所述第三层间介质层上形成屏蔽金属层的步骤。
7.如权利要求6所述的MEMS器件的制作方法，其特征在于，所述屏蔽金属层的材质为金属，其厚度范围为0.05～5微米。
8.如权利要求5所述的MEMS器件的制作方法，其特征在于，所述第一牺牲层和第二牺牲层利用灰化工艺去除。
9.如权利要求5所述的MEMS器件的制作方法，其特征在于，所述第一牺牲层和第二牺牲层的材质为非晶碳或光刻胶。
CN201110034096.XA 2011-01-31 2011-01-31 Mems器件及其制作方法 Active CN102616727B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110034096.XA CN102616727B (zh) 2011-01-31 2011-01-31 Mems器件及其制作方法
US13/244,134 US20120193732A1 (en) 2011-01-31 2011-09-23 Mems device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110034096.XA CN102616727B (zh) 2011-01-31 2011-01-31 Mems器件及其制作方法

Publications (2)

Publication Number Publication Date
CN102616727A CN102616727A (zh) 2012-08-01
CN102616727B true CN102616727B (zh) 2015-04-29

Family

ID=46557013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110034096.XA Active CN102616727B (zh) 2011-01-31 2011-01-31 Mems器件及其制作方法

Country Status (2)

Country Link
US (1) US20120193732A1 (zh)
CN (1) CN102616727B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101632650B1 (ko) 2011-01-14 2016-06-22 카벤디시 키네틱스, 인크. 희생층의 에칭 속도를 증가시키는 방법 및 이 방법으로 제조된 디바이스
JP6299142B2 (ja) * 2013-10-21 2018-03-28 セイコーエプソン株式会社 振動子、振動子の製造方法、電子デバイス、電子機器および移動体
CN105530577B (zh) * 2014-10-21 2019-07-02 中芯国际集成电路制造(上海)有限公司 声音传感器的制备方法
CN104409624B (zh) * 2014-12-05 2016-09-07 上海新微技术研发中心有限公司 封装方法和半导体器件
CN106082104B (zh) * 2015-04-29 2018-05-11 台湾积体电路制造股份有限公司 用于双压mems器件的密封和屏蔽的方法
CN104993804B (zh) * 2015-06-24 2018-01-26 上海芯赫科技有限公司 一种mems谐振结构的加工方法
DE102017216835B9 (de) * 2017-09-22 2022-06-30 Infineon Technologies Ag MEMS-Bauelement und Herstellungsverfahren für ein MEMS-Bauelement
CN109831729B (zh) * 2019-01-30 2021-04-16 武汉大学 紧凑型高灵敏度mems微电容式传感器
CN112115759A (zh) * 2020-04-07 2020-12-22 中芯集成电路（宁波）有限公司 指纹识别模组及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008812B1 (en) * 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
US7317232B2 (en) * 2002-10-22 2008-01-08 Cabot Microelectronics Corporation MEM switching device
CN101501838A (zh) * 2005-09-30 2009-08-05 飞思卡尔半导体公司 微电子组件及其形成方法
US7666798B2 (en) * 2006-05-24 2010-02-23 Stmicroelectronics, Inc. Method of making a micro-fluidic structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2874213B1 (fr) * 2004-08-13 2007-03-02 Commissariat Energie Atomique Dispositif comprenant un microsysteme encapsule et procede de fabrication
US8507385B2 (en) * 2008-05-05 2013-08-13 Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. Method for processing a thin film micro device on a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008812B1 (en) * 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
US7317232B2 (en) * 2002-10-22 2008-01-08 Cabot Microelectronics Corporation MEM switching device
CN101501838A (zh) * 2005-09-30 2009-08-05 飞思卡尔半导体公司 微电子组件及其形成方法
US7666798B2 (en) * 2006-05-24 2010-02-23 Stmicroelectronics, Inc. Method of making a micro-fluidic structure

Also Published As

Publication number Publication date
CN102616727A (zh) 2012-08-01
US20120193732A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
CN102616727B (zh) Mems器件及其制作方法
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
JP4658966B2 (ja) マイクロメカニカル素子の収容方法およびマイクロメカニカル素子の形成方法
US9472504B2 (en) Semiconductor having a high aspect ratio via
US20090275163A1 (en) System and Method of Encapsulation
CN104249991A (zh) Mems器件及其制作方法
CN102530832B (zh) 惯性微机电传感器及其制作方法
CN104241249A (zh) 硅通孔互连结构及其制作方法
CN101140852A (zh) 形成精细图形的方法
US8872289B2 (en) Micro-electro-mechanical system (MEMS) structures and design structures
US8460960B2 (en) Method for fabricating integrated circuit
CN111095526B (zh) 用于制造半导体器件的方法以及半导体器件
JP2007253265A (ja) 電気機械素子の製造方法
JP4291577B2 (ja) 相互接続構成を製作する方法
CN104347489A (zh) 导电插塞的形成方法
US11148940B2 (en) Microelectromechanical component and method for producing same
CN103367232A (zh) 半导体结构的形成方法
KR101471190B1 (ko) 멤즈 구조체의 제조 방법
CN103094186A (zh) 半导体结构及其形成方法
CN102009943B (zh) 微电子装置及其微机电共振器的制造方法
CN102030301B (zh) 兼容半导体元件的微型悬浮结构及其制造方法
CN104944355A (zh) 微机电系统设备及其制造方法
CN103732528A (zh) 从mems空腔底部消除硅残留物
CN103094190A (zh) 互连层中空气间隙的形成方法
CN112437751B (zh) 电接触部和用于制造电接触部的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180531

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Co-patentee after: Core integrated circuit (Ningbo) Co., Ltd.

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

TR01 Transfer of patent right