CN103094186A

CN103094186A - 半导体结构及其形成方法

Info

Publication number: CN103094186A
Application number: CN2011103384423A
Authority: CN
Inventors: 鲍宇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-10-31
Filing date: 2011-10-31
Publication date: 2013-05-08
Anticipated expiration: 2031-10-31
Also published as: CN103094186B

Abstract

一种半导体结构及其形成方法，其中半导体结构包括：半导体衬底；位于半导体衬底表面的金属层；位于所述金属层表面的介质层；位于所述金属层表面、所述介质层内的互连结构；位于所述金属层表面、所述介质层内的空气间隙，所述空气间隙具有上窄下宽的结构。本发明实施例的半导体结构形成方法半导体制程兼容性好，制造过程简单，本发明实施例的半导体结构性能优良。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。

随着特征尺寸CD的逐渐减小，阻抗电容延迟(RC延迟)对器件运行速度的影响越来越明显，如何减小RC延迟是本领域技术人员研究的热点问题之一。而解决RC延迟的方法之一就是减小金属导线之间的寄生电容。

现有技术中，发展了多种减小寄生电容的方法，例如，在金属导线之间填充多孔低K介质材料等。但是多孔材料易碎，采用多孔低K介质材料的半导体器件的可靠性较差。现有技术中还发展了一种在金属导线之间形成空气间隙，由于空气的介电常数(k)为1.0，采用空气间隙能够减小介电常数，进而减小寄生电容，现有技术形成空气间隙的方法包括：

请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的刻蚀停止层101；形成覆盖所述刻蚀停止层101的层间介质层103；形成位于所述层间介质层103表面的图形化的光刻胶层105；

请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀停止层101，形成沟槽107；

请参考图3，去除所述图形化的光刻胶层105，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层105的同时，在所述沟槽107的侧壁形成牺牲层109；

请参考图4，向所述沟槽内填充导电金属，形成金属线111；

请参考图5，去除所述牺牲层109，形成空气间隙113。

更多关于在互连层中形成空气间隙的方法请参考公开号为US20110018091的美国专利。

此外还有采用自组织的有机薄膜(polymer)形成空气间隙的方法，但是，现有在互连层中形成空气间隙的方法与现有的半导体制程兼容性较差、制造过程较为复杂。

发明内容

本发明解决的问题是提供一种半导体制程兼容性好，制造过程简单的半导体结构及其形成方法。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有金属层；在所述金属层表面形成至少为两个牺牲凸起，所述牺牲凸起的截面为梯形或三角形；形成覆盖所述牺牲凸起的介质层；在所述牺牲凸起之间的介质层内形成暴露出金属层的开口；在所述介质层表面形成填充所述开口的金属薄膜；平坦化所述金属薄膜直至暴露出所述牺牲凸起；去除所述牺牲凸起形成空气间隙。

可选的，所述牺牲凸起的侧壁倾斜角度为80度至89度。

可选的，所述牺牲凸起的形成步骤为：

在所述金属层表面形成牺牲层；

在所述牺牲层内形成暴露金属层的第一开口，所述第一开口具有倾斜侧壁；

在所述第一开口内填充掩膜层；

以所述掩膜层为掩膜，刻蚀所述牺牲层，形成牺牲凸起。

可选的，所述第一开口的倾斜侧壁倾斜角度为80度至89度。

可选的，所述掩膜层的材料为氮化硅、氮化钛，或无定形碳。

可选的，所述牺牲层的材料为氧化硅或氮化硅。

可选的，所述金属层的材料为铝、铜、镍、金、铂或钨。

可选的，所述金属薄膜的材料为铝、铜、镍、金、铂或钨。

可选的，所述开口为通孔结构、沟槽结构或双镶嵌结构。

可选的，所述介质层材料为氧化硅或低k介质材料。

本发明还提供一种半导体结构，包括：半导体衬底；位于半导体衬底表面的金属层；位于所述金属层表面的介质层；位于所述金属层表面、所述介质层内的互连结构；位于所述金属层表面、所述介质层内的空气间隙，所述空气间隙具有上窄下宽的结构。

可选的，所述空气间隙的剖面为梯形。

可选的，所述空气间隙的剖面的侧壁倾斜角为80度至89度。

可选的，所述金属层材料为铝、铜、镍、金、铂或钨。

可选的，所述互连结构为通孔结构、沟槽结构或双镶嵌结构的互连结构。

与现有技术相比，本发明具有以下优点：

本发明的实施例的半导体结构形成方法在所述金属层表面形成多个牺牲凸起，所述牺牲凸起的截面为梯形或三角形，使得后续去除牺牲凸起后形成的空气间隙具有上窄下宽的结构，在后续空气间隙表面形成其他覆盖层时，具有上窄下宽的结构的空气间隙不容易填入其他材料，保证器件的性能。

进一步地，本发明的实施例在形成过程中采用具有倾斜侧壁的开口，在填充所述具有倾斜侧壁的开口时所述掩膜层内不会形成空洞，保证了形成的掩膜层的质量。

本发明的实施例的半导体结构具有上窄下宽的结构的所述空气间隙223，形成的半导体结构性能优良。

附图说明

图1-图6是现有技术互连层中形成空气间隙的过程的剖面结构示意图；

图7是本发明实施例的半导体结构的形成方法的流程示意图；

图8至图19是本发明实施例的半导体结构的形成方法的过程示意图。

具体实施方式

正如背景技术所述，现有技术在互连层中形成空气间隙的方法与现有的半导体制程兼容性较差、制造过程较为复杂。

此外，本发明的发明人经过大量研究，还发现，现有技术在互连层中形成空气间隙后的半导体器件性能较差。

为此，本发明的发明人进行了深入的研究，发现：请参考图6，去除所述牺牲层109，形成空气间隙113后，还会在层间介质层103和金属线111表面形成横跨空气间隙113的覆盖层120，所述覆盖层可以是介质层或者金属层，本领域的技术人员可以根据需要形成的半导体器件类型及功能选择合适的所述覆盖层的材料，而形成所述覆盖层的工艺通常为沉积工艺，采用沉积工艺形成覆盖层时通常也会在空气间隙113内部填入覆盖层的材料，使得器件性能低下。

经过大量的创造性劳动，本发明的发明人提出一种半导体器件的形成方法，请参考图7，包括如下步骤：

步骤S101，提供半导体衬底，所述半导体衬底表面具有金属层；

步骤S102，在所述金属层表面形成至少为两个牺牲凸起，所述牺牲凸起的截面为梯形或三角形；

步骤S103，形成覆盖所述牺牲凸起的介质层；

步骤S104，在所述牺牲凸起之间的介质层内形成暴露出金属层的开口；

步骤S105，在所述介质层表面形成填充所述开口的金属薄膜；

步骤S106，平坦化所述金属薄膜直至暴露出所述牺牲凸起；

步骤S107，去除所述牺牲凸起形成空气间隙。

本发明的实施例在所述金属层表面形成多个牺牲凸起，所述牺牲凸起的截面为梯形或三角形，使得后续去除牺牲凸起后形成的空气间隙具有上窄下宽的结构，在后续空气间隙表面形成其他覆盖层时，具有上窄下宽的结构的空气间隙不容易填入其他材料，保证器件的性能。

下面结合一具体实施例对本发明的半导体器件的形成方法做详细描述。

请参考图8，提供半导体衬底200，所述半导体衬底200表面具有金属层210。

提供半导体衬底200，所述半导体衬底200为硅基衬底，例如为n型硅衬底、p型硅衬底或者为SOI衬底；所述半导体衬底200也可以是硅、锗、砷化镓或硅锗化合物衬底；所述半导体衬底200还可以是包括集成电路及其他元件的一部分的衬底，或者是具有覆盖电介质和金属膜的衬底，在此特地说明，不应过分限制本发明的保护范围。

所述半导体衬底200表面具有金属层210，所述金属层210材料为铝、铜、镍、金、铂、钨等金属，所述金属层210用于作为半导体器件的单元与单元之间的导线或做为导电单元。

请参考图9，在所述金属层210表面形成牺牲层220。

所述牺牲层220为后续形成牺牲凸起提供平台，所述牺牲层220材料为氧化硅或氮化硅，所述牺牲层220的形成方法为化学气相沉积。

请参考图10，在所述牺牲层220内形成暴露金属层210的第一开口221，所述第一开口221具有倾斜侧壁。

所述开口221用于形成牺牲凸起的一侧。具体地，所述第一开口221倾斜侧壁的角度为80度至89度。

所述第一开口221具有倾斜侧壁除了为了满足后续形成牺牲凸起的需求，还具有后续填充掩膜层时，降低填充难度。

具体地，所述第一开口221的形成步骤包括：在所述牺牲层220表面形成硬掩膜层(未图示)，所述硬掩膜层具有掩膜图形，所述掩膜图形与所述开口221对应；以所述硬掩膜层为掩膜，刻蚀所述牺牲层220，形成第一开口221。

需要说明的是，在刻蚀所述牺牲层220，形成第一开口221的刻蚀工艺需要采用倾斜刻蚀工艺，具体的工艺参数为：刻蚀气体为SF₆、CF₄与CHF₃，其中，SF₆的流量为10SCCM至50SCCM，CF₄的流量为50SCCM至200SCCM，CHF₃的流量为10SCCM至100SCCM，刻蚀设备的偏压为0V至300V，刻蚀设备腔室的压力为40毫托至150毫托，采用上述工艺参数，刻蚀成具有倾斜侧壁的第一开口221。

请参考图11，在所述第一开口221内填充掩膜层230。

所述掩膜层230在后续刻蚀形成牺牲凸起的另一侧时作为刻蚀掩膜，所述掩膜层230不低于所述牺牲层220表面，从而能够在后续刻蚀形成牺牲凸起的时起到较好的保护作用。

所述掩膜层230的厚度为1500埃至3000埃，所述掩膜层的材料为氮化硅、氮化钛，或无定形碳(A-C)，所述掩膜层的形成工艺为化学气相沉积工艺。

所述掩膜层230填充满所述第一开口221，在本实施例中，在形成第一开口221的步骤中不去除硬掩膜层，而直接填所述掩膜层230，然后采用化学机械抛光工艺平坦化所述掩膜层230直至暴露出硬掩膜层，之后，去除所述硬掩膜层，形成高于所述牺牲层220表面的所述掩膜层230。

还需要说明的是，由于所述第一开口221具有倾斜侧壁，在填充所述第一开口221时所述掩膜层230内不会形成空洞，保证了形成的掩膜层230的质量。

请参考图12，以所述掩膜层230为掩膜，刻蚀所述牺牲层220，形成牺牲凸起222。

所述牺牲凸起222截面为梯形或三角形，从而使得后续去除牺牲凸起后形成的空气间隙具有上窄下宽的结构。

所述牺牲凸起222的形成工艺为刻蚀工艺，具体的工艺参数为：刻蚀气体为SF₆、CF₄与CHF₃，其中，SF₆的流量为10SCCM至50SCCM，CF₄的流量为50SCCM至200SCCM，CHF₃的流量为10SCCM至100SCCM，刻蚀设备的偏压为0V至300V，刻蚀设备腔室的压力为40毫托至150毫托。

在本实施例中，以形成截面为三角形做示范性说明，截面为梯形的牺牲凸起的半导体器件形成方法可以参考截面为三角形的实施例，在此特意说明，不应过分限制本发明的保护范围。

请参考图13，去除所述掩膜层230。

去除所述掩膜层230的工艺为湿法刻蚀工艺，可以采用热磷酸腐蚀去除所述掩膜层230。

请参考图14，形成覆盖所述牺牲凸起222的介质层240。

所述介质层240用于电隔离半导体器件的各个导电结构，并为后续形成互连结构提供平台。

所述介质层240材料为氧化硅，较佳地，所述介质层240材料为低k介质材料(k＜3)，比如为含碳的氧化硅、黑钻石材料。

所述介质层240的形成工艺为化学气相沉积。

请参考图15，在所述牺牲凸起222之间的介质层240内形成暴露出金属层210的第二开口241。

所述第二开口241在后续工艺步骤中填入金属(铜)以形成互连结构。

所述第二开口241可以为通孔结构、沟槽结构或双镶嵌结构，在本实施例中，以所述第二开口为双镶嵌结构做示范性说明。

所述第二开口241的形成工艺为光刻工艺，当所述第二开口为双镶嵌结构时，可以采用多步刻蚀工艺，形成暴露出金属层210的双镶嵌结构，本领域的技术人员可以根据实际生产的产品，选择所述第二开口241的类型，并参考现有的工艺，形成所述第二开口241，在此特意说明，不应过分限制本发明的保护范围。

请参考图16，在所述介质层240表面形成填充所述第二开口241的金属薄膜250。

所述金属薄膜250的材料为铝、铜、镍、金、铂、钨等金属，较佳的所述金属薄膜250的材料为铜。

所述金属薄膜250的形成工艺为物理气相沉积或电镀工艺。

请参考图17，平坦化所述金属薄膜250直至暴露出所述牺牲凸起222。

所述平坦化工艺为化学机械抛光工艺，所述平坦化可以去除部分所述牺牲凸起222的顶部，使得剖面为三角形的所述牺牲凸起222成为梯形。

所述平坦化暴露出所述牺牲凸起222，使得后续去除时能够完全去除所述牺牲凸起222形成空气间隙。

所述化学机械抛光工艺可以根据所述金属薄膜250的材料选择合适的工艺条件，在这里不再赘述。

请参考图18，去除所述牺牲凸起222形成空气间隙223。

所述去除工艺为湿法去除工艺，形成所述空气间隙223后，由于空气的介电常数(k)为1.0，采用空气间隙能够减小半导体器件的介电常数，进而减小寄生电容。

所述空气间隙223具有上窄下宽的结构，在后续空气间隙表面形成其他覆盖层时，具有上窄下宽的结构的空气间隙223不容易填入其他材料，保证器件的性能。

请参考图19，在后续工艺中，还可以在所述金属薄膜250和所述介质层240表面形成覆盖层260，所述覆盖层260为金属或介质材料，由于之前形成的空气间隙223具有上窄下宽的结构，在形成所述覆盖层260时，具有上窄下宽的结构的空气间隙223不容易填入其他材料，保证器件的性能。

按照上述的半导体结构的形成方法形成的半导体结构，请参考图18，包括：

半导体衬底200；

位于半导体衬底200表面的金属层210；

位于所述金属层210表面的介质层240；

位于所述金属层210表面、所述介质层240内的互连结构250；

位于所述金属层210表面、所述介质层240内的空气间隙223，所述空气间隙223具有上窄下宽的结构。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种半导体结构的形成方法，其特征在于，

提供半导体衬底，所述半导体衬底表面具有金属层；

在所述金属层表面形成至少为两个牺牲凸起，所述牺牲凸起的截面为梯形或三角形；

形成覆盖所述牺牲凸起的介质层；

在所述牺牲凸起之间的介质层内形成暴露出金属层的开口；

在所述介质层表面形成填充所述开口的金属薄膜；

平坦化所述金属薄膜直至暴露出所述牺牲凸起；

去除所述牺牲凸起形成空气间隙。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲凸起的侧壁倾斜角度为80度至89度。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲凸起的形成步骤为：

在所述金属层表面形成牺牲层；

在所述第一开口内填充掩膜层；

以所述掩膜层为掩膜，刻蚀所述牺牲层，形成牺牲凸起。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一开口的倾斜侧壁倾斜角度为80度至89度。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为氮化硅、氮化钛，或无定形碳。

6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氧化硅或氮化硅。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层的材料为铝、铜、镍、金、铂或钨。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属薄膜的材料为铝、铜、镍、金、铂或钨。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口为通孔结构、沟槽结构或双镶嵌结构。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层材料为氧化硅或低k介质材料。

11.一种半导体结构，其特征在于，包括：

半导体衬底；

位于半导体衬底表面的金属层；

位于所述金属层表面的介质层；

位于所述金属层表面、所述介质层内的互连结构；

位于所述金属层表面、所述介质层内的空气间隙，所述空气间隙具有上窄下宽的结构。

12.如权利要求11所述的半导体结构，其特征在于，所述空气间隙的剖面为梯形。

13.如权利要求12所述的半导体结构，其特征在于，所述空气间隙的剖面的侧壁倾斜角为80度至89度。

14.如权利要求11所述的半导体结构，其特征在于，所述金属层材料为铝、铜、镍、金、铂或钨。

15.如权利要求11所述的半导体结构，其特征在于，所述互连结构为通孔结构、沟槽结构或双镶嵌结构的互连结构。