CN108470716A - 消除金属缺陷引起的器件短路的方法及半导体结构 - Google Patents

消除金属缺陷引起的器件短路的方法及半导体结构 Download PDF

Info

Publication number
CN108470716A
CN108470716A CN201810481757.5A CN201810481757A CN108470716A CN 108470716 A CN108470716 A CN 108470716A CN 201810481757 A CN201810481757 A CN 201810481757A CN 108470716 A CN108470716 A CN 108470716A
Authority
CN
China
Prior art keywords
metal
layer
defect
coating
shorted devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810481757.5A
Other languages
English (en)
Inventor
吴建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810481757.5A priority Critical patent/CN108470716A/zh
Publication of CN108470716A publication Critical patent/CN108470716A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Processing Or Creating Images (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明提供了一种消除金属缺陷引起的器件短路的方法及半导体器件,所述消除金属缺陷引起的器件短路的方法包括:提供一晶圆,所述晶圆包括衬底、金属层和金属层间介质层,所述金属层和所述金属层间介质层位于所述衬底上,所述金属层间介质层覆盖所述金属层,所述金属层具有山丘缺陷;对所述金属层间介质层进行平坦化工艺;在所述平坦化工艺后的所述金属层间介质层上形成覆盖层。在本发明提供的消除金属缺陷引起的器件短路的方法及半导体器件中,在金属层中出现山丘缺陷时,通过平坦化工艺处理后再形成覆盖层,通过覆盖层可防止山岳缺陷在后续制程中引用器件短路,从而提高产品的良率。

Description

消除金属缺陷引起的器件短路的方法及半导体结构
技术领域
本发明涉及半导体技术领域,特别涉及一种消除金属缺陷引起的器件短路的方法及半导体结构。
背景技术
在半导体技术领域中,随着技术的不断发展,对于半导体器件的要求也越来越高。尤其当关键尺寸越来越低的情况下,在半导体器件的后段制程中,当金属层出现山丘(hillock)等缺陷时,在层间绝缘层比较薄的情况下,后续的工艺中,容易导致金属间发生桥接(bridge)缺陷或造成其它不良影响。
因此,如何解决金属缺陷引起的器件短路的问题是本领域技术人员努力的方向。
发明内容
本发明的目的在于提供一种消除金属缺陷引起的器件短路的方法及半导体结构,以解决金属缺陷引起的器件短路的问题。
为解决上述技术问题,本发明提供一种消除金属缺陷引起的器件短路的方法,所述消除金属缺陷引起的器件短路的方法包括:
提供一晶圆,所述晶圆包括衬底、金属层和金属层间介质层,所述金属层和所述金属层间介质层位于所述衬底上,所述金属层间介质层覆盖所述金属层,所述金属层具有山丘缺陷;
对所述金属层间介质层进行平坦化工艺;
在所述平坦化工艺后的所述金属层间介质层上形成覆盖层。
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述覆盖层的材料包括富硅氧化层,所述富硅氧化层的厚度为
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述富硅氧化层采用化学气相沉积工艺形成。
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述覆盖层的材料还包括含氟硅层或未掺杂硅层,握权这含氟硅层或所述未掺杂硅层的厚度为
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述含氟硅层或所述未掺杂硅层采用等离子体化学气相沉积工艺形成。
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述覆盖层的材料与所述金属层间介质层的材料相同。
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述覆盖层的厚度为
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述平坦化工艺为化学机械研磨工艺,所述化学机械研磨工艺使用氧化铈研磨液对所述晶圆进行研磨,研磨速率为
可选的,在所述消除金属缺陷引起的器件短路的方法中,所述平坦化工艺去除的厚度为
本发明还提供一种半导体器件,所述半导体器件包括采用上述消除金属缺陷引起的器件短路的方法形成的覆盖层以及位于所述覆盖层上的器件结构。
综上所述,在本发明提供的消除金属缺陷引起的器件短路的方法及半导体器件中,在金属层中出现山丘缺陷时,通过平坦化工艺处理后再形成覆盖层,通过覆盖层可防止山岳缺陷在后续制程中引用器件短路,从而提高产品的良率。
附图说明
图1是本发明实施例消除金属缺陷引起的器件短路的方法的流程图;
图2、3是本发明实施例的晶圆结构及覆盖层的剖视示意图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂,请参阅附图。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
本发明的核心思想在于消除金属缺陷对半导体器件的影响,发明人在工作中发现,随着半导体器件的设计尺寸越来越小,在形成金属层(金属图案)时,金属缺陷如山丘(hillock)缺陷较常发生,也就是在形成金属层时出现的不规则结构,通常会使后续制程中形成的器件发生桥接(bridge)等不良影响,尤其是在当层间介质层较薄的情况下,针对发生的此种情况,可通过本发明的方案解决。
结合如图1、2、3所示,本发明提供一种消除金属缺陷引起的器件短路的方法,包括:
步骤S10、提供一晶圆,所述晶圆包括衬底10、金属层20和金属层间介质层30,所述金属层20和所述金属层间介质层30位于所述衬底10上,所述金属层间介质层30覆盖所述金属层20,所述金属层20具有山丘缺陷21;
步骤S20、对所述金属层间介质层30进行平坦化工艺;
步骤S30、在所述平坦化工艺后的所述金属层间介质40层上形成覆盖层40。
继续参考图2所示,在步骤S10中,晶圆可以采用任意产品类型,其衬底10要可以是单晶或多晶结构的硅或硅锗等,还可以是含有掺杂离子例如N型或者P型掺杂的硅或者硅锗,也可以包括化合物半导体结构,例如碳化硅、磷化铟、砷化镓等或其,在衬底10上还可可以包括其它各种器件结构,如已形成的有源器件结构和/或无源器件结构,金属层20在附图中仅采用简略图示,在具体的实施方式中可以形成各种图像结构等,在本发明中消除的金属缺陷包括与山丘缺陷21等同或相似的其它缺陷,由于可能出现不同命名等,在此应作同类解释。
继续参考图3所示,在步骤S30中,在材料的选择上,所述覆盖层40的材料包括富硅氧化层(Silicon Rich Oxide,SRO),所述富硅氧化层的厚度为富硅氧化层中硅的含量比普通二氧化硅中的硅的含量高,可以有效的阻挡氟离子对金属的腐蚀,富硅氧化层的厚度可为 以及任意两数值范围内,满足不同产品之间的需要。
可选的,所述富硅氧化层采用化学气体沉积工艺形成,可采用作为硅源的诸如硅烷(SiH4)与氧气(O2)进行反应,调节Si和O的比率形成富硅氧化层,本领域技术人员根据产品需要进行选择。
在本实施例中,所述覆盖层40的材料还包括含氟硅层(Fluorinated SilicateGlass,FSG)或未掺杂硅层(Undoped Silicate Glass,USG),所述含氟硅层或所述未掺杂硅层的厚度为在富硅氧化层上还可以形成含氟硅层或未掺杂硅层,从而使覆盖层实现较佳的填充作用,可分别采用含氟硅层或未掺杂硅层,使其厚度为以及任意两数值范围内,以为较优参数。
可选的,所述含氟硅层或所述未掺杂硅层采用等离子体化学气相沉积工艺形成,含氟硅层的介电常数一般低于3.9,使覆盖层具有较好的稳定性并可以降低RC Delay,提高器件的运行速度。
在其它实施方式中,所述覆盖层40的材料与所述金属层间介质层30的材料相同,金属层间介质层30在金属层20具有山丘缺陷21时,不能起到很好的电隔离作用,如山丘缺陷21的突起导致后续器件发生桥接等,当然,在形成覆盖层40时也可以采用金属层间介质层30同一种材料,保持膜层性能的一致性。
在本实施例中,在步骤S20中,所述平坦化工艺去除的厚度为也就是去除金属层间介质层30并可能会同时去除部分山丘缺陷21,通过平坦化工艺使晶圆表现的平坦度提高,提高器件的性能并能更好的进行后续的制程,配合后续形成的覆盖层,从而形成较佳的膜层结构。
可选的,所述平坦化工艺为化学机构研磨(Chemical Mechanism Polishing,CMP)工艺,所述化学机械研磨工艺使用氧化铈研磨液对所述晶圆进行研磨,研磨速率为为较优的参数。
可对应于平坦化工艺去除的厚度,所述覆盖层40的厚度为通过上述厚度范围形成较佳的覆盖隔离作用,防止山丘缺陷对于器件结构的影响,具有的厚度可选为 以及任意两数值范围内,从而保证没有金属露出表面,同时也能保证在最高的金属表层能覆盖上述厚度的绝缘膜层。
本发明还提供一种半导体器件,包括采用上述消除金属缺陷引起的器件短路的方法形成的覆盖层以及位于所述覆盖层上的器件结构,也就是在晶圆表面形成覆盖层后继续进行后续制程并形成所需的器件结构,通过覆盖层消除金属层的山丘缺陷,提高了产品的良率。
综上所述,在本发明提供的消除金属缺陷引起的器件短路的方法及半导体器件中,在金属层中出现山丘缺陷时,通过平坦化工艺处理后再形成覆盖层,通过覆盖层可防止山岳缺陷在后续制程中引用器件短路,从而提高产品的良率。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种消除金属缺陷引起的器件短路的方法,其特征在于,所述消除金属缺陷引起的器件短路的方法包括:
提供一晶圆,所述晶圆包括衬底、金属层和金属层间介质层,所述金属层和所述金属层间介质层位于所述衬底上,所述金属层间介质层覆盖所述金属层,所述金属层具有山丘缺陷;
对所述金属层间介质层进行平坦化工艺;
在所述平坦化工艺后的所述金属层间介质层上形成覆盖层。
2.根据权利要求1所述消除金属缺陷引起的器件短路的方法,所述覆盖层的材料包括富硅氧化层,所述富硅氧化层的厚度为
3.根据权利要求2所述消除金属缺陷引起的器件短路的方法,所述富硅氧化层采用化学气相沉积工艺形成。
4.根据权利要求2所述消除金属缺陷引起的器件短路的方法,所述覆盖层的材料还包括含氟硅层或未掺杂硅层,所述含氟硅层或所述未掺杂硅层的厚度为
5.根据权利要求4所述消除金属缺陷引起的器件短路的方法,所述含氟硅层或所述未掺杂硅层采用等离子体化学气相沉积工艺形成。
6.根据权利要求1所述消除金属缺陷引起的器件短路的方法,所述覆盖层的材料与所述金属层间介质层的材料相同。
7.根据权利要求1所述消除金属缺陷引起的器件短路的方法,所述平坦化工艺去除的厚度为
8.根据权利要求1或7所述消除金属缺陷引起的器件短路的方法,所述平坦化工艺为化学机械研磨工艺,所述化学机械研磨工艺使用氧化铈研磨液对所述晶圆进行研磨,研磨速率为
9.根据权利要求1所述消除金属缺陷引起的器件短路的方法,所述覆盖层的厚度为
10.一种半导体器件,所述半导体器件包括采用如权利要求1至9中任意一项所述消除金属缺陷引起的器件短路的方法形成的覆盖层以及位于所述覆盖层上的器件结构。
CN201810481757.5A 2018-05-18 2018-05-18 消除金属缺陷引起的器件短路的方法及半导体结构 Pending CN108470716A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810481757.5A CN108470716A (zh) 2018-05-18 2018-05-18 消除金属缺陷引起的器件短路的方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810481757.5A CN108470716A (zh) 2018-05-18 2018-05-18 消除金属缺陷引起的器件短路的方法及半导体结构

Publications (1)

Publication Number Publication Date
CN108470716A true CN108470716A (zh) 2018-08-31

Family

ID=63260288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810481757.5A Pending CN108470716A (zh) 2018-05-18 2018-05-18 消除金属缺陷引起的器件短路的方法及半导体结构

Country Status (1)

Country Link
CN (1) CN108470716A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447932A (zh) * 2020-11-24 2021-03-05 合肥京东方卓印科技有限公司 一种有机电致发光显示面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0892428A2 (en) * 1997-07-17 1999-01-20 Sharp Kabushiki Kaisha Method of producing low resistance contacts between integrated circuit metal levels and structure produced thereby.
CN101740479A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN101996928A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102543854A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种消除铜互连结构中铜凸起缺陷的方法
CN103094186A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0892428A2 (en) * 1997-07-17 1999-01-20 Sharp Kabushiki Kaisha Method of producing low resistance contacts between integrated circuit metal levels and structure produced thereby.
CN101740479A (zh) * 2008-11-14 2010-06-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN101996928A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103094186A (zh) * 2011-10-31 2013-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN102543854A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种消除铜互连结构中铜凸起缺陷的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447932A (zh) * 2020-11-24 2021-03-05 合肥京东方卓印科技有限公司 一种有机电致发光显示面板及其制备方法、显示装置
US11925048B2 (en) 2020-11-24 2024-03-05 Hefei Boe Joint Technology Co., Ltd. Display panel, method for manufacturing same, and display device

Similar Documents

Publication Publication Date Title
TWI470686B (zh) 進行化學機械研磨的方法
US7700489B2 (en) Method of manufacturing a semiconductor device
US7060621B2 (en) Slurry for CMP, polishing method and method of manufacturing semiconductor device
US20090068840A1 (en) Polishing liquid and method for manufacturing semiconductor device
CN106571294B (zh) 一种半导体器件的制造方法
CN107017161B (zh) 一种减小sti-cmp过程中碟型凹陷的方法
US7101801B2 (en) Method of manufacturing semiconductor device using chemical mechanical polishing
JP2000031114A (ja) 半導体素子の製造方法及び半導体素子
US20150200111A1 (en) Planarization scheme for finfet gate height uniformity control
CN105448691A (zh) 一种半导体器件及其制作方法和电子装置
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
CN103137489B (zh) 半导体器件的制作方法
CN102339746B (zh) 形成平坦介质层的方法
US7037808B2 (en) Method of forming semiconductor constructions
CN108470716A (zh) 消除金属缺陷引起的器件短路的方法及半导体结构
CN102760751A (zh) 半导体器件的结构及形成方法
JP2005203394A (ja) 半導体装置の製造方法
CN111378379A (zh) 一种化学机械抛光液及其应用
CN104078346A (zh) 半导体器件的平坦化方法
CN103199052A (zh) 浅沟槽隔离结构的制作方法
KR101888250B1 (ko) 웨이퍼를 형성하기 위한 방법
CN109285773B (zh) 半导体器件的制造方法
US7186655B2 (en) Method for manufacturing semiconductor device
CN104716029B (zh) 半导体器件的制作方法
US20080197456A1 (en) Substrate polishing method, semiconductor device and fabrication method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180831