CN102856276A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102856276A
CN102856276A CN2011101747545A CN201110174754A CN102856276A CN 102856276 A CN102856276 A CN 102856276A CN 2011101747545 A CN2011101747545 A CN 2011101747545A CN 201110174754 A CN201110174754 A CN 201110174754A CN 102856276 A CN102856276 A CN 102856276A
Authority
CN
China
Prior art keywords
hole
substrate
packing material
semiconductor device
electric conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101747545A
Other languages
English (en)
Other versions
CN102856276B (zh
Inventor
李凡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110174754.5A priority Critical patent/CN102856276B/zh
Priority to US13/291,096 priority patent/US8476163B2/en
Publication of CN102856276A publication Critical patent/CN102856276A/zh
Application granted granted Critical
Publication of CN102856276B publication Critical patent/CN102856276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。常规上，在使用填充材料在衬底中形成伪通孔的情况下，难以获得高质量的导电材料通孔。根据本发明，在形成贯穿孔的过程中，使用各向同性蚀刻以形成近似于烧瓶状的孔，从而形成的贯穿孔在与用于形成功能器件的表面相反的表面处的开口比该贯穿孔在该用于形成功能器件的表面处的开口大。通过利用本发明，能够容易地将导电材料填充到所形成的贯穿孔中，以形成质量改善的导电材料通孔。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件和用于制造半导体器件的方法，更特别地，本公开涉及具有贯穿孔的半导体器件及其制造方法。
背景技术
已开发了在包含诸如硅之类的半导体材料的衬底中形成贯穿孔的技术。例如，已知贯穿半导体通孔技术。在贯穿半导体通孔技术中，在半导体衬底中形成贯穿孔，该贯穿孔中能够被填充导电材料以形成导电材料通孔。所述贯穿半导体通孔技术能够例如借助所述导电材料通孔而将不同芯片组合在一起。
由于贯穿半导体通孔技术使得能够组合具有不同功能的芯片，并且减小集成电路芯片面积和封装尺寸，因此该技术成为集成电路工业领域中的新趋势。
发明内容
常规上，在形成功能器件之前形成填充有诸如金属之类的导电材料的贯穿孔(导电材料通孔)。在向贯穿孔中填充导电材料时，会对填充的导电材料造成污染(例如被混入杂质)，在之后形成功能器件的工艺期间，被污染的填充的导电材料无法耐受高温，从而导致形成的导电材料通孔的缺陷。
为此，提出了在形成贯穿孔之后首先用填充材料填充贯穿孔以形成“伪通孔”的技术。根据这种技术，首先用填充材料填充所形成的贯穿孔，在形成了功能器件之后再去除填充材料，并且在去除了填充材料之后的贯穿孔中填充导电材料以形成导电材料通孔。
然而，在形成了功能器件之后在去除了填充材料的贯穿孔中填充导电材料的情况下，不得不从衬底的与形成有功能器件的一侧相反的另一侧填充导电材料。另一方面，衬底中形成的贯穿孔的垂直截面形状通常为矩形形状或者从衬底的形成有功能器件的一侧向所述另一侧逐渐变窄的形状，如图1a和1b所示。
本发明的发明人发现了上述现有技术中存在以下技术问题：根据以上现有技术的贯穿孔和贯穿孔形成方法，在要形成导电材料通孔时，从衬底中的上述的另一侧(即，贯穿孔的开口较小的一侧)向贯穿孔中填充导电材料是困难的。
因此，需要提出一种新的技术来解决上述现有技术中存在的技术问题。
根据本发明的第一方面，本发明提供一种半导体器件，其包括：衬底，所述衬底具有用于在其上形成功能器件的第一表面和与该第一表面相反的第二表面；其中，所述衬底具有贯穿该衬底的第一表面和第二表面的贯穿孔，所述贯穿孔在所述第二表面的开口比该贯穿孔在所述第一表面的开口大。
根据一种实施方式，可在所述贯穿孔中填充有导电材料。
根据本发明的第二方面，本发明提供一种半导体器件的制造方法，该方法包括：从衬底的一侧对衬底进行蚀刻以形成孔的第一部分；在所述孔的第一部分的内表面上形成缓冲层；对所述缓冲层的底部进行蚀刻以露出下方的衬底，并且对所露出的衬底进行蚀刻以形成凹陷作为孔的第二部分；对所述孔的第二部分进行各向同性蚀刻。
根据一种实施方式，该方法还可包括：将填充材料填充在所述孔中。
根据一种实施方式，该方法还可包括：在将填充材料填充在所述孔中之前，在通过所述各向同性蚀刻所产生的蚀刻界面上形成氧化物。
根据一种实施方式，经所述各向同性蚀刻后的所述第二部分的与衬底表面平行的至少一个孔截面的面积可大于所述第一部分的在所述一侧的衬底表面处的与所述衬底表面平行的孔截面的面积。
根据一种实施方式，该方法还可包括：从与所述衬底的所述一侧相反的另一侧部分地去除所述衬底和所述填充材料，使得露出经所述各向同性蚀刻后的所述第二部分中填充的填充材料。
根据一种实施方式，该方法还可包括：从衬底的所述另一侧去除所填充的填充材料，从而在衬底中形成贯穿衬底的贯穿孔，所述贯穿孔在所述另一侧的开口比该贯穿孔在所述一侧的开口大。
根据一种实施方式，该方法还可包括：在去除所填充的填充材料之前，在所述衬底的所述一侧上形成功能器件。
根据一种实施方式，该方法还可包括：从衬底的所述另一侧向所述贯穿孔中填充导电材料。
根据一种实施方式，该方法还可包括：使所填充的导电材料的表面与所述衬底的所述另一侧的表面齐平。
根据本发明的半导体器件和用于制造半导体器件的方法，由于衬底的用于填充导电材料的侧(上述的与形成有功能器件的一侧相反的另一侧)的贯穿孔开口较大，因此在填充诸如金属之类的导电材料时，能够容易地将导电材料填充到所形成的贯穿孔中。
此外，发明人发现，由于能够从较大的开口将导电材料填充到贯穿孔中，因此填充时造成的缺陷(例如空洞)减少，导电材料的填充不均匀和填充不充分被抑制。
由此，填充导电材料后形成的导电材料通孔能够具有更好的导电特性，使得连接的电迁移和应力迁移性能改善。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于说明本发明的原理。
在附图中，通过举例的方式而不是通过限制的方式图示了本发明。参照附图根据下面的详细描述，可以更加清楚地理解本发明。其中：
图1a和1b是各示意性地示出现有技术中的贯穿半导体通孔的截面图；
图2是示意性地示出根据本公开的第一实施例的半导体器件的截面图；
图3a～3c是示意性地示出根据本公开的第二实施例的制造半导体器件的工艺流程的截面图；
图4a～4j是示意性地示出根据本公开的第三实施例的制造半导体器件的工艺流程的截面图；
图5是示意性地示出根据本公开的第四实施例的制造半导体器件的工艺流程的截面图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外明确说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
在以下的描述中，出于说明的目的而阐述了大量的具体细节以便提供对本发明的更透彻的理解。但是很显然，可以在缺少这些具体细节中的一个或多个的情况下实施本发明。此外，为了避免过于冗长的描述掩盖、混淆或模糊本发明的实质，不详细描述已公知的结构和设备。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不一定是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为专利说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
此外，应注意到：相似的标号和字母在附图中表示类似项，因此一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
首先，对本公开中涉及的一些术语进行说明。
在本公开中，术语“贯穿孔(through hole)”是指贯穿半导体并且在半导体表面上具有两端开口的中空结构。贯穿孔可以是衬底中的空间，其中也可填充各种填充材料或导电材料。
在本公开中，术语“贯穿半导体通孔(through semiconductor via，英文缩写为“TSV”)”意指贯穿半导体的结构，该结构可包含导电材料。伪通孔意指贯穿半导体的结构，该结构可包含除导电材料以外的填充材料。根据本公开的实施例，可通过向半导体中的贯穿孔中填充导电材料来形成贯穿半导体通孔。可通过向半导体中的贯穿孔中填充除导电材料以外的填充材料来形成伪通孔。在本公开中，“贯穿半导体通孔”有时也被称为“通孔”或“导电材料通孔”。
在本公开中，“开口”不仅可指贯穿孔的开口，也可指贯穿半导体通孔的开口。即，“开口”意指衬底表面上的露出中空结构或者所填充的填充材料或导电材料的部分。
在本公开中，术语“衬底表面”或“衬底的表面”是指在其上形成功能器件的衬底表面(例如，下文中描述的第一表面S1)或者与该表面相反的衬底表面(例如，下文中描述的第二表面S2)。功能器件的例子例如可以包括平栅极或铜导线或其组合。此外，功能器件的例子还可包括三栅(tri-gate)、鳍式场效晶体管(fin FET)或其他绝缘体上硅(SOI)器件。
第一实施例
现在将描述根据本公开的第一实施例的半导体器件。
图2是示出根据本公开的第一实施例的半导体器件的示意性截面图。如图2所示，该半导体器件包括衬底1，该衬底1具有用于在其上形成功能器件的第一表面S1和与该第一表面S1相反的第二表面S2。根据本实施例的一种情况，衬底1例如可以是但不限于硅衬底、硅锗衬底、碳硅衬底或玻璃衬底等。本领域技术人员也可根据需要来选择合适的衬底材料。所述衬底1具有贯穿该衬底1的第一表面S1和第二表面S2的贯穿孔8。
如图2所示，根据本实施例，贯穿孔8在所述第二表面S2的开口O2比该贯穿孔8在所述第一表面(功能器件侧的表面)S1的开口O2大。
根据本实施例的一种情况，贯穿孔8在第二表面S2处的截面的面积可大于所述贯穿孔8在第一表面S1处的截面的面积。根据本实施例的另一种情况，贯穿孔8在第二表面S2处的截面的预定方向上的宽度大于所述贯穿孔8在第一表面S1处的截面的预定方向上的宽度。该预定方向例如可以是但不限于在形成MOS晶体管器件时的源极和漏极连线的方向。根据一个例子，贯穿孔8的垂直于衬底表面的截面可具有如下形状：该形状的宽度从衬底1的第一表面(功能器件侧的表面)S1到第二表面S2的方向上变宽。
根据本实施例，由于贯穿孔8在用于填充导电材料的一侧(与功能器件侧相反的衬底一侧)具有较大的开口O2，因此与图1a和1b所示的结构相比，能够更容易地将导电材料填充到所形成的贯穿孔8中。由此，将导电材料填充到根据本实施例的贯穿孔8中时造成的缺陷(例如空洞)减少，导电材料的填充不均匀和不充分被抑制。
根据本实施例的一种情况，图2所示的贯穿孔8中例如可被临时填充有诸如多晶硅之类的填充材料以用于形成伪通孔。贯穿孔8中也可被填充有诸如金属之类的导电材料以形成贯穿半导体通孔(导电材料通孔)。
第二实施例
现在将描述根据本公开的第二实施例的半导体器件的制造方法。
本实施例的制造半导体器件的方法包括在此参照图3a～3c描述的工艺。根据本实施例，形成的半导体器件是如图3c所示的具有孔的衬底，所述孔包含孔的第一部分P1和孔的第二部分P2。
如图3a中所示，从衬底1的一侧(第一表面S1侧)对衬底1进行蚀刻以形成孔的第一部分P1。用于形成孔的第一部分P1的蚀刻可以是各向异性蚀刻，其例如可以是干法各向异性蚀刻。然后，在所述孔的第一部分P1的内表面上形成缓冲层6。缓冲层6例如可以是通过热氧化而形成的硅氧化物层，也可以是通过沉积(例如，化学气相沉积)而形成的硅氮化物(例如SiN)、硅氧化物(例如SiO2)或硅氮氧化物(SiON)。
然后，如图3b中所示，对所述缓冲层6的底部进行蚀刻以露出下方的衬底1，并且对所露出的衬底1进行蚀刻以形成凹陷作为孔的第二部分P2。即，孔的第一部分P1是侧壁覆盖有缓冲层6的孔部分，而孔的第二部分P2是侧壁不覆盖有缓冲层6的孔部分。
根据本实施例的一种实施方式，孔的第二部分P2在孔的深度方向上的长度(L2)与孔的整个深度(L1+L2)之比可以在0.1～0.4的范围内。
然后，如图3c中所示，对所述孔的第二部分P2进行各向同性蚀刻。各向同性蚀刻例如可以是湿法各向同性蚀刻或干法各向同性蚀刻。
由于对孔的第二部分P2使用了各向同性蚀刻，经所述各向同性蚀刻后的所述第二部分P2的与衬底表面平行的至少一个孔截面(由图3c中的两点划线例示)的面积大于所述第一部分P1的与衬底表面平行的孔截面(由图3c中的虚线例示)的面积。更特别地，经所述各向同性蚀刻后的所述第二部分P2的与衬底表面平行的至少一个孔截面的面积大于所述第一部分P1的在所述第一表面S1处的与所述衬底表面平行的孔截面的面积。
根据本实施例的一种情况，在图3c所示的工艺中，形成截面类似于“烧瓶”形状的孔。
例如，所述第一部分P1可近似为中心轴与衬底表面垂直的柱形或锥形。此外，经各向同性蚀刻后的所述第二部分P2可近似为球形，该球形的直径大于第一部分P1的宽度(或平均宽度，或中位宽度)。作为替换方案，第二部分P2也可近似为椭球形，该椭球形的长焦距和短焦距中的至少之一大于第一部分P1的宽度(或平均宽度，或中位宽度)。
虽然以上给出了图3c例示的孔(包含第一部分P1和第二部分P2)的几种可能形状的例子，但是孔(包含第一部分P1和第二部分P2)的形状不限于上述的具体例子。只要经各向同性蚀刻后的所述第二部分P2的与衬底表面平行的至少一个孔截面的面积大于所述第一部分P1的与衬底表面平行的孔截面的面积即可。
根据本实施例制造的具有孔的衬底可以在随后被用于制造在与功能器件侧相反的衬底一侧具有较大开口的贯穿孔。由此，将导电材料填充到这样制造的贯穿孔中时造成的缺陷(例如空洞)将减少，因而导电材料的填充不均匀和不充分将被抑制。
第三实施例
现在将参照图4a～4j描述根据本公开的第三实施例的半导体器件的制造方法。
图4a～图4j是示意性地示出根据本实施例的制造半导体器件的工艺流程的截面图。这些制造工艺中的一部分或者全部可被用于制造如图2所示的半导体器件。第一实施例和第二实施例中描述的部件的材料、构造、尺寸等同样可适用于本实施例但不作为对本实施例的限制。
如图4b所示，从衬底1的一侧(第一表面S1侧)对衬底1进行蚀刻以形成孔的第一部分P1。用于形成孔的第一部分P1的蚀刻可以是各向异性蚀刻，其例如可以是干法各向异性蚀刻。例如，用于形成孔的第一部分P1的该蚀刻可以是使用CF4作为蚀刻气体的各向异性蚀刻。
根据本实施例的一个例子，如图4a所示，在蚀刻衬底1之前，可以在衬底1上依次形成氧化物2、氮化物3、底部抗反射层(BARC)4以及抗蚀剂5，然后对形成有这些层的衬底1进行蚀刻。然而，图4a示出的工艺仅是一个例子，而并非是限制性的。本领域技术人员熟知各种在衬底中进行蚀刻以形成孔或凹陷的方法，因此可选择各种方法来实现对衬底1的蚀刻，在此也不再详细描述。
继续参照图4b进行描述。在蚀刻衬底1以形成孔的第一部分P1之后，在所述孔的第一部分P1的内表面上形成缓冲层6。缓冲层6例如可以是通过热氧化而形成的硅氧化物，也可以是通过沉积(例如，化学气相沉积)而形成的硅氮化物、硅氧化物或硅氮氧化物。
之后，如图4c所示，对所述缓冲层6的底部进行蚀刻以露出下方的衬底1。对缓冲层6的底部的蚀刻可以是各向异性蚀刻，例如可以是使用CF4作为蚀刻气体的各向异性蚀刻。并且，还对所露出的衬底1进行蚀刻以形成凹陷作为孔的第二部分P2。对露出的衬底1进行的蚀刻可以是各向异性蚀刻，例如可以是使用SF6或HBr作为蚀刻气体的各向异性蚀刻。如图4c所示，通过上述工艺，孔的第一部分P1是侧壁覆盖有缓冲层6的孔部分，而孔的第二部分P2是侧壁不覆盖有缓冲层6的孔部分。
根据本实施例的一种实施方式，孔的第二部分P2在孔的深度方向上的长度(L2)与孔的整个深度(L1+L2)之比可以在0.1～0.4的范围内。
然后，如图4d中所示，对所述孔的第二部分P2进行各向同性蚀刻。所述各向同性蚀刻例如可以是湿法各向同性蚀刻或干法各向同性蚀刻。所述各向同性蚀刻使得孔的第二部分P2在各个方向上均被蚀刻，从而形成如图4d所示的各向同性蚀刻之后的第二部分P2。
选择对第二部分P2进行各向同性蚀刻的蚀刻剂，使得在该各向同性蚀刻之后，孔的第一部分P1侧壁上的缓冲层6仍保留。经所述各向同性蚀刻后的所述第二部分P2的与衬底表面平行的至少一个孔截面(由图4d中的两点划线例示)的面积大于所述第一部分P1的与衬底表面平行的孔截面(由图4d中的虚线例示)的面积。
接着，在经所述各向同性蚀刻后的所述第二部分P2的内壁上形成氧化物7。作为所述氧化物7，例如，可通过热氧化的方法在经所述各向同性蚀刻后的所述第二部分P2的内壁上形成硅氧化物层。
然后，如图4e中所示，可向所形成的孔中填充填充材料10。例如可通过在孔中沉积填充材料10来填充所述孔。这里，填充材料10可以是任何易填充且易去除的材料，只要该材料与缓冲层6和氧化物7的材料不同即可。例如，填充材料可以是多晶硅。此外，当缓冲层6是氧化物的情况下，填充材料10例如可以是氮化物。
在根据图4a的实施方式的情况下，在填充了填充材料10之后，除去氧化物2和氮化物3，如图4f所示。例如可通过化学机械抛光或者其他的适当方法来除去氧化物2和氮化物3。
接着，参照图4g，在衬底1的上述的一侧(第一表面S1侧)形成功能器件9。
如前文所述，功能器件9的例子例如可以包括平栅极或铜导线或其组合。此外，功能器件的例子还可包括三栅、鳍式场效晶体管(finFET)或其他绝缘体上硅(SOI)器件。
根据图4g示出的示例性例子，功能部件可包括栅极、铜导线和电接触部件，并且，可使钝化层(例如，氧化物)包围这些功能部件。
可通过本领域中已知的各种工艺来形成上述的各种功能器件9，因此不再描述形成功能器件9的细节。
然后，如图4h中所示，从与所述衬底1的上述的一侧(第一表面S1侧)相反的另一侧(第二表面S2侧)部分地去除衬底材料和填充材料10，使得露出经所述各向同性蚀刻后的所述第二部分P2中填充的填充材料10而形成“伪通孔”。部分地去除衬底材料和所述填充材料10的工艺例如可以为化学机械抛光、干法蚀刻或者其他的适当方法。
根据本实施例，控制对衬底材料和填充材料10的去除，使得露出的第二部分P2在第二表面S2处的截面面积大于所述第一部分P1和第二部分P2的交界处的孔截面面积。
优选地，可以控制对衬底材料和填充材料10的去除，使得仅保留经各向同性蚀刻的第二部分P2的大约一半长度。
之后，如图4i中所示，从衬底1的所述另一侧(第二表面S2侧)去除所填充的填充材料10，从而在衬底1中形成贯穿衬底的贯穿孔8。所述贯穿孔8在所述另一侧(第二表面S2侧)的开口比该贯穿孔在所述一侧(第一表面S1侧)的开口大。去除填充材料10的方法例如可以是湿法蚀刻或者其他常用的适当蚀刻方法。
在去除填充材料10之后，从衬底1的所述另一侧(第二表面S2侧)经由较大的开口向所述贯穿孔8中填充导电材料11，如图4j所示。填充的导电材料11例如可以是金属材料(例如，铜、钨或铝)。可通过物理气相沉积或其他适当的方法来填充所述导电材料11。
根据本实施例的一种情况，可将导电材料11填充为使得导电材料11的表面与所述衬底的所述另一侧的表面(第二表面S2)齐平。
由于根据本实施例的工艺制造的贯穿孔8在用于填充导电材料11的一侧(与功能器件侧9相反的衬底一侧)具有较大的开口，因此较容易地将导电材料11填充到所形成的贯穿孔8中。由此，在本实施例中，将导电材料11填充到贯穿孔8中时造成的缺陷(例如空洞)减少，导电材料的填充不均匀和不充分被抑制。因此，填充导电材料11后形成的导电材料通孔可具有更好的导电特性，使得连接的电迁移和应力迁移性能改善。
第四实施例
现在将参照图4e-4f、图5和图4h来描述根据本公开的第四实施例的半导体器件的制造方法。本实施例与第三实施例的不同之处在于，先部分地去除衬底材料和填充材料10，然后再形成功能器件9。以下仅描述第四实施例与第三实施例的不同之处。与第三实施例相同的工艺步骤的描述将被省略，并且可参照以上在第三实施例中关于图4a～4d、图4i～4j的描述。
如图4e中所示，向已形成的孔中填充填充材料10。例如可通过在孔中沉积填充材料10来填充所述孔。这里，填充材料10可以是任何易填充且易去除的材料，只要该材料与缓冲层6和氧化物7的材料不同即可。例如，填充材料可以是多晶硅。此外，当缓冲层6是氧化物的情况下，填充材料10可以是氮化物。
在根据图4a的实施方式的情况下，在填充了填充材料10之后，除去氧化物2和氮化物3，如图4f所示。例如可通过化学机械抛光或者其他的适当方法来除去氧化物2和氮化物3。
接着，如图5所示，从与所述衬底1的上述的一侧(第一表面S1侧)相反的另一侧(第二表面S2侧)部分地去除衬底材料和填充材料10，使得露出经所述各向同性蚀刻后的所述第二部分P2中填充的填充材料10以形成“伪通孔”。部分地去除衬底材料和所述填充材料10的工艺例如可以为化学机械抛光、干法蚀刻或者其他的适当方法。
根据本实施例，控制对衬底材料和填充材料10的去除，使得露出的第二部分P2在第二表面S2处的截面面积大于所述第一部分P1和第二部分P2的交界处的孔截面面积。
优选地，可以控制对衬底材料和填充材料10的去除，使得仅保留经各向同性蚀刻的第二部分P2的大约一半长度。
然后，在衬底1的上述的一侧(第一表面S1侧)形成功能器件9，形成图4h所示的结构。如前文所述，功能器件9的例子例如可以包括平栅极或铜导线或其组合。此外，功能器件的例子还可包括三栅、鳍式场效晶体管(fin FET)或其他绝缘体上硅(SOI)器件。
根据图4h示出的示例性例子，功能部件可包括栅极、铜导线和电接触部件，并且，可使钝化层(例如，氧化物)包围这些功能部件。
可通过本领域中已知的各种工艺来形成上述的各种功能器件9，因此不再描述形成功能器件9的细节。
之后的处理工艺可与第三实施例中的相同。
与第三实施例类似地，由于根据第四实施例的工艺制造的贯穿孔8在用于导电材料11的填充侧(与功能器件侧9相反的衬底一侧)具有较大的开口，因此较容易地将导电材料11填充到所形成的贯穿孔8中。由此，在本实施例中，将导电材料11填充到贯穿孔8中时造成的缺陷(例如空洞)减少，导电材料的填充不均匀和不充分被抑制。因此，填充导电材料11后形成的导电材料通孔可具有更好的导电特性，使得连接的电迁移和应力迁移性能改善。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
例如，虽然以上参照附图描述了单个贯穿硅贯穿孔的结构及其制造工艺，但是，上述结构和工艺可用于半导体器件阵列中的多个硅贯穿孔。在这种情况下，可通过上述制造工艺在同一衬底上同时形成多个贯穿硅贯穿孔。
此外，虽然在前文中没有描述，在如图4f所示除去氧化物2和氮化物3之后、在如图4h或图5所示部分除去衬底材料和填充材料10之后、和/或在如图4i所示去除填充材料10以及在如图4j所示填充导电材料11之后，可进行表面处理工艺(例如，化学机械抛光或清洗)，以便根据需要处理结构的表面。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (11)

1.一种半导体器件，包括：
衬底，所述衬底具有用于在其上形成功能器件的第一表面和与该第一表面相反的第二表面；
其中，所述衬底具有贯穿该衬底的第一表面和第二表面的贯穿孔，所述贯穿孔在所述第二表面的开口比该贯穿孔在所述第一表面的开口大。
2.如权利要求1所述的半导体器件，其中
在所述贯穿孔中填充有导电材料。
3.一种半导体器件的制造方法，包括：
从衬底的一侧对衬底进行蚀刻以形成孔的第一部分；
在所述孔的第一部分的内表面上形成缓冲层；
对所述缓冲层的底部进行蚀刻以露出下方的衬底，并且对所露出的衬底进行蚀刻以形成凹陷作为孔的第二部分；
对所述孔的第二部分进行各向同性蚀刻。
4.如权利要求3所述的方法，还包括：
将填充材料填充在所述孔中。
5.如权利要求3所述的方法，还包括：
在将填充材料填充在所述孔中之前，在通过所述各向同性蚀刻所产生的蚀刻界面上形成氧化物。
6.如权利要求3所述的方法，其中
经所述各向同性蚀刻后的所述第二部分的与衬底表面平行的至少一个孔截面的面积大于所述第一部分的在所述一侧的衬底表面处的与所述衬底表面平行的孔截面的面积。
7.如权利要求3所述的方法，还包括：
从与所述衬底的所述一侧相反的另一侧部分地去除所述衬底和所述填充材料，使得露出经所述各向同性蚀刻后的所述第二部分中填充的填充材料。
8.如权利要求7所述的方法，还包括：
从衬底的所述另一侧去除所填充的填充材料，从而在衬底中形成贯穿衬底的贯穿孔，所述贯穿孔在所述另一侧的开口比该贯穿孔在所述一侧的开口大。
9.如权利要求8所述的方法，还包括：
在去除所填充的填充材料之前，在所述衬底的所述一侧上形成功能器件。
10.如权利要求8所述的方法，还包括：
从衬底的所述另一侧向所述贯穿孔中填充导电材料。
11.如权利要求10所述的方法，还包括：
使所填充的导电材料的表面与所述衬底的所述另一侧的表面齐平。
CN201110174754.5A 2011-06-27 2011-06-27 半导体器件及其制造方法 Active CN102856276B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110174754.5A CN102856276B (zh) 2011-06-27 2011-06-27 半导体器件及其制造方法
US13/291,096 US8476163B2 (en) 2011-06-27 2011-11-08 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110174754.5A CN102856276B (zh) 2011-06-27 2011-06-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102856276A true CN102856276A (zh) 2013-01-02
CN102856276B CN102856276B (zh) 2015-08-12

Family

ID=47361107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110174754.5A Active CN102856276B (zh) 2011-06-27 2011-06-27 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US8476163B2 (zh)
CN (1) CN102856276B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826327A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109887880A (zh) * 2019-01-04 2019-06-14 长江存储科技有限责任公司 一种半导体连接结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
CN102856246B (zh) * 2011-06-27 2014-10-29 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法和半导体器件
US20130119543A1 (en) * 2011-11-16 2013-05-16 Globalfoundries Singapore Pte. Ltd. Through silicon via for stacked wafer connections
US9653615B2 (en) 2013-03-13 2017-05-16 International Business Machines Corporation Hybrid ETSOI structure to minimize noise coupling from TSV
US9224842B2 (en) * 2014-04-22 2015-12-29 Globalfoundries Inc. Patterning multiple, dense features in a semiconductor device using a memorization layer
US10276476B1 (en) * 2018-05-17 2019-04-30 United Microelectronics Corp. Semiconductor device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405884A (zh) * 2001-09-19 2003-03-26 联华电子股份有限公司 转接通道
US20080203455A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics Co., Ltd. Semiconductor device employing transistor having recessed channel region and method of fabricating the same
US7745325B2 (en) * 2006-07-18 2010-06-29 Samsung Electronics Co., Ltd. Wiring structure of a semiconductor device, method of forming the wiring structure, non-volatile memory device including the wiring structure, and method of manufacturing the non-volatile memory device
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
KR100732767B1 (ko) * 2005-12-29 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405884A (zh) * 2001-09-19 2003-03-26 联华电子股份有限公司 转接通道
US7745325B2 (en) * 2006-07-18 2010-06-29 Samsung Electronics Co., Ltd. Wiring structure of a semiconductor device, method of forming the wiring structure, non-volatile memory device including the wiring structure, and method of manufacturing the non-volatile memory device
US20080203455A1 (en) * 2007-02-23 2008-08-28 Samsung Electronics Co., Ltd. Semiconductor device employing transistor having recessed channel region and method of fabricating the same
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826327A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105826327B (zh) * 2015-01-06 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109887880A (zh) * 2019-01-04 2019-06-14 长江存储科技有限责任公司 一种半导体连接结构及其制作方法

Also Published As

Publication number Publication date
CN102856276B (zh) 2015-08-12
US8476163B2 (en) 2013-07-02
US20120326328A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
CN102856276A (zh) 半导体器件及其制造方法
US10840182B2 (en) Method of forming semiconductor memory device with bit line contact structure
KR101638532B1 (ko) 트렌치 격리를 가지는 핀 반도체 디바이스들을 형성하는 방법
WO2008150722A1 (en) Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
US8932936B2 (en) Method of forming a FinFET device
CN107492573B (zh) 运用选择性移除鳍部的半导体结构的形成
CN109427894B (zh) 鳍式场效晶体管装置结构及其形成方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
CN108695382B (zh) 半导体装置及其制造方法
CN109427656A (zh) 半导体装置及其制造方法
CN105023909A (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
TWI619170B (zh) 半導體元件及其製造方法
US10714588B2 (en) Metal gate process for FinFET device improvement
TWI704598B (zh) 形成深溝渠於半導體基板內的方法及深溝渠隔離結構
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
JP2008004881A (ja) 素子分離構造部の製造方法
CN107895711A (zh) 半导体装置的内连结构及其制造方法
JP2006041397A (ja) 半導体装置の製造方法
CN110085555B (zh) 半导体结构及其形成方法
JP2008130829A (ja) 半導体装置の製造方法および半導体装置
US8658498B1 (en) Single mask spacer technique for semiconductor device features
CN220510043U (zh) 半导体装置
EP4135016A1 (en) A method for producing a buried interconnect rail of an integrated circuit chip
KR101116310B1 (ko) 반도체 소자 제조 방법
CN110085569B (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant