CN220510043U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN220510043U
CN220510043U CN202321542483.9U CN202321542483U CN220510043U CN 220510043 U CN220510043 U CN 220510043U CN 202321542483 U CN202321542483 U CN 202321542483U CN 220510043 U CN220510043 U CN 220510043U
Authority
CN
China
Prior art keywords
spacer
region
gate
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321542483.9U
Other languages
English (en)
Inventor
高魁佑
林士尧
陈振平
邱志忠
林志翰
张铭庆
陈昭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220510043U publication Critical patent/CN220510043U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体装置，包括：一半导体结构与相邻于该半导体结构的一隔离物，形成在一基底的上方，其中该隔离物包括一第一区域，该第一区域具有在一第一高度的上表面，该第一高度在该基底的上方，其中该隔离物包括一第二区域，该第二区域具有在一第二高度的上表面，该第二高度在该基底的上方，其中该第一高度等于该第二高度加3至20纳米；一导体栅极，位于该半导体结构的上方及在该第一高度的该隔离物的该第一区域的上方；以及一源极/漏极区，位于在该第二高度的该隔离物的该第二区域的上方。

Description

半导体装置
技术领域
本实用新型实施例涉及半导体装置，特别涉及具有替换结构的半导体装置。
背景技术
半导体集成电路(integrated circuit；IC)产业已在最近数十年历经指数型的成长。在集成电路革命的进程中，已一般性地增加功能密度(举例而言：在单位芯片面积互连的装置数量)，而几何尺寸(举例而言：使用一制造工艺所能制作的最小构件(或是，线))却已减少。一项进步是以技术节点的缩减实现，在一些集成电路设计中，已经使用一金属栅极电极来替换典型的多晶硅栅极电极，以在部件尺寸缩减之下改善装置效能。
部件的尺寸缩减已经增加半导体制造工艺的复杂度。
实用新型内容
一实施例涉及一种半导体装置。此装置包括：一半导体结构与相邻于上述半导体结构的一隔离物，形成在一基底的上方，其中上述隔离物包括一第一区域，上述第一区域具有在一第一高度的上表面，上述第一高度在上述基底的上方，其中上述隔离物包括一第二区域，上述第二区域具有在一第二高度的上表面，上述第二高度在上述基底的上方，其中上述第一高度等于上述第二高度加3至20纳米(nm)；一导体栅极，位于上述半导体结构的上方及在上述第一高度的上述隔离物的上述第一区域的上方；以及一源极/漏极区，位于在上述第二高度的上述隔离物的上述第二区域的上方。
根据一实施例的半导体装置，一隔离物侧壁从该第一区域延伸至该第二区域，其中该半导体结构还包括一栅极间隔物在该隔离物侧壁上。
根据一实施例的半导体装置，该导体栅极具有一栅极侧壁，其中该栅极间隔物位于该栅极侧壁上。
根据一实施例的半导体装置，该导体栅极具有一栅极侧壁，该栅极侧壁位于该半导体结构的上方，其中该半导体结构还包括一栅极间隔物，该栅极间隔物位于该半导体结构的上方的该栅极侧壁上，其中该栅极间隔物具有3纳米的最小厚度。
根据一实施例的半导体装置，该半导体结构在一鳍状物的上方包括一纳米结构。
根据一实施例的半导体装置，该纳米结构包括从该鳍状物向上堆叠并彼此隔开的多个纳米片通道，该导体栅极填入该些纳米片通道间且在其周围。
根据一实施例的半导体装置，还包括多个内间隔物在该些纳米片通道之间，且将该导体栅极与该源极/漏极区分离。
根据一实施例的半导体装置，还包括一接触蚀刻停止层及层间介电材料位于该源极/漏极区的上方以及在该导体栅极的周围。
根据一实施例的半导体装置，该源极/漏极区是位于该半导体结构的凹陷表面上。
根据一实施例的半导体装置，该栅极间隔物包括不只一层。
附图说明
从以下的详述配合说明书附图可更加理解本文公开的内容。要强调的是，根据产业上的标准作业，各个部件(feature)可能未按照比例绘制。事实上，为了能清楚地讨论，可能任意地放大或缩小各个部件的尺寸。
图1是根据本实用新型实施例的一些实施形态的一装置的示意性的透视图。
图2是切过根据本实用新型实施例的一些实施形态的图1的装置的半导体结构的剖面图。
图3是切过根据本实用新型实施例的一些实施形态的图1的装置的隔离物的剖面图。
图4是一流程图，示出根据一些实施形态的图1至3的装置的制造方法。
图5至7示出根据本实用新型实施例的一些实施形态的图1的装置的制造阶段，其中图5是装置的示意性的透视图，图6是切过装置的半导体结构的剖面图，图7是切过装置的隔离物的剖面图。
图8至10示出根据本实用新型实施例的一些实施形态的图1的装置的制造阶段，其中图8是装置的示意性的透视图，图9是切过装置的半导体结构的剖面图，图10是切过装置的隔离物的剖面图。
图11至12示出根据本实用新型实施例的一些实施形态的图1的装置的制造阶段，其中图11是切过装置的半导体结构的剖面图，图12是切过装置的隔离物的剖面图。
图13至14示出根据本实用新型实施例的一些实施形态的图1的装置的制造阶段，其中图13是切过装置的半导体结构的剖面图，图14是切过装置的隔离物的剖面图。
图15至17示出根据本实用新型实施例的一些实施形态的图1的装置的制造阶段，其中图15是装置的示意性的透视图，图16是切过装置的半导体结构的剖面图，图17是切过装置的隔离物的剖面图。
附图标记说明：
100：半导体装置
110：半导体结构
111：鳍状物部分
112：纳米结构部分
113：顶表面
115：凹陷表面
116,117：区域
120：隔离物
123,124：区域
125：隔离物空腔
126：表面
127：隔离物侧壁
128：空腔底表面
130：基底
140：上层结构
141：侧壁
150：间隔物
160：源极/漏极区
170：内间隔物
180：接触蚀刻停止层及/或层间介电材料
210：介电质停止层
211,212,213,214：区域
215,216：侧缘
217：角度
220：虚设结构
221：侧壁
222：角度
230：空腔
400：方法
D1：深度
H2,H2,H3,H4,H5,H6：高度
S405,S410,S415,S420,S425,S430,S435,S440,S445：操作
具体实施方式
以下公开内容提供了许多不同的实施例或范例，用于实现所提供的申请专利的新型的不同部件。组件和配置的具体范例描述如下，以简化本实用新型实施例的说明。当然，这些仅仅是范例，并非用以限定本实用新型的实施例。
为了简洁的缘故，关于传统的半导体制造的传统技术，在本文可能不会详细说明。还有，在本文说明的各种工具及工艺可能包含于具有额外功能未在本文详细说明的更广范围的步骤或工艺。尤其在半导体装置的制造的各种工艺已广为人知，所以为了省略，在本文将仅仅简短叙述许多传统工艺或将其整个忽略，而不提供已广为人知的工艺细节。如所属技术领域中技术人员在完整阅读本文公开之下将可明确了解，本文公开的结构可能会利用多样的技术且包含于多样的半导体装置及产品。另外，要注意的是，半导体装置结构包括不同数量的构件，且示出于附图的单一构件可能是代表多个构件。
再者，在此可使用空间相对用词，例如“在……的上方”、“在……上”、“高于”、“上方的”、“顶”、“在……下方”、“在……下”、“低于”、“下方的”、“底”及类似的用词以助于描述图中所示的其中一个元件或部件相对于另一(些)元件或部件之间的关系。这些空间相对用词用以涵盖附图所描绘的方向以外，使用中或操作中的装置的不同方向。装置可能被转向(旋转90度或其他方向)，且可与其相应地解释在此使用的空间相对描述。当例如上列等等的空间相对用词用来叙述一第一元件相对于一第二元件，上述第一元件可能在其他元件的正上，或可能存在介于其间的元件或层。当称为一元件或层“在”另一元件或层“上”时，其在其他元件正上并与其接触。
此外，本实用新型实施例在各种范例中可能重复元件符号的数字及/或字母，此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
本文的某些实施例一般涉及多栅极晶体管。多栅极晶体管包括的那些晶体管的栅极结构是形成在一通道区的至少二侧上。这些多栅极装置可以包括一p型金属─氧化物─半导体装置或一n型金属─氧化物─半导体多栅极装置。某些例子可能在本文呈现或参考，如一全绕式栅极(gate-all-around；GAA)装置。一全绕式栅极装置包括具有其栅极结构或栅极结构的一部分形成在一通道区的四个边上(举例而言：围绕一通道区的一部分)的任何装置。
在本文呈现的结构亦包括具有纳米片(nanosheets)形式的通道区的实施例。“纳米片”的用语是指具有纳米尺度或甚至微米尺寸且具有伸长的形状的任何材料部分，无论此部分的剖面形状为何。因此，这个用语的意义可以是圆形及实质上圆形二者的剖面的伸长材料部分，举例而言：纳米线及梁状或棒状的材料部分，其包括例如一圆柱形或实质上矩形的剖面。
本文呈现的实施形态可能具有一或多个通道区，其关联于一单一、连续的栅极结构。然而，所属技术领域中技术人员会了解此启示内容可以应用于一单一的通道区或任何数量的通道区。所属技术领域中技术人员可以理解可能从本实用新型实施例的实施方式获益的半导体装置的其他例子。
本文公开的某些实施形态涉及以替换栅极来替换牺牲栅极或虚设(dummy)栅极。例如，可以在通过移除多晶硅虚设栅极而形成的空腔制造高k金属栅极。
本文公开的某些实施形态一般涉及减少或避免在替换栅极结构短路。
另外，通过确保足够的绝缘物在一虚设栅极、由移除上述虚设栅极形成的空腔以及其后的替换栅极的周围，本文公开的某些实施形态提供较大的工艺窗口(processwindow)。
现在请参考附图，图1是根据本文的实施形态的一半导体装置100的透视示意图。
如图所示，半导体装置100包括一半导体结构110以及一隔离物120，隔离物120相邻于半导体结构110。一例示的半导体结构110包括硅；硅锗；例如一虚设栅极等的一可移动、牺牲或虚设材料；或是其他适合的半导体材料。一例示的隔离物120是一浅沟槽隔离(shallow trench isolation；STI)并可以包括SiO、SiN、SiON、SiCN、SiOCN或其他介电材料。在一例示的实施形态中，半导体结构110与隔离物120是位于一基底130的上方。一例示的半导体结构110是一鳍状物。在某些实施形态中，半导体结构110是通过蚀刻基底130的上部而形成。上述鳍状物在X轴的方向延伸。如图所示，上层结构140是位于半导体结构110的上方与隔离物120的上方。例示的上层结构140为栅极结构，例如导体栅极。例示的导体栅极可以从例如HfO、TaN或其他适合的材料等的高介电常数材料形成。例示的导体栅极可以从例如钨(W)、铜(Cu)或钴(Co)等的金属形成。上层结构140在Y轴的方向彼此平行延伸，且在X轴的方向彼此隔开。
另外，上层结构140在Z轴的方向向上延伸，且具有侧壁141。例示的上层结构140具有实质上垂直的侧壁141，举例而言，每个侧壁的表面是在由Z轴与Y轴定义的平面，且正交于下层的基底130的平面(由Y轴与X轴所定义)。如图所示，一间隔物150是位于上层结构140的每个侧壁141上。间隔物150可以包括不只一个层或子层(sublayer)。一例示的间隔物150可以包括SiCN、SiOCN、SiON、SiN或其他适合的材料。
如图进一步所示，源极/漏极区160是位于上层结构140的两侧的半导体结构110的凹陷表面115上。
图2与3提供图1的半导体装置100的局部的剖面图。图2是沿着图1的线2-2取得的剖面图，举例而言，是沿着穿过半导体结构110的X轴与Z轴所定义的一平面取得的视图。图2是沿着图1的线3-3取得的剖面图，举例而言，是沿着穿过隔离物120的X轴与Z轴所定义的一平面取得的视图。
如图2所示，例示的半导体结构110包括一鳍状物部分111与一纳米结构部分112。纳米结构部分112包括一半导体材料被栅极材料分离的交替层。在例示的实施形态中，上述半导体材料为SiGe。在例示的实施形态中，鳍状物部分111与纳米结构部分112可以从相同的半导体材料形成。纳米结构部分112的半导体层可以形成一通道区，例如在一全绕式栅极场效晶体管(gate-all-around FET；GAAFET)。纳米结构部分112的半导体层可以称为纳米片(nanosheets)或纳米线(nanowires)。
如图2进一步所示，内间隔物170将纳米结构部分112中的栅极材料与源极/漏极区160分离。例示的内间隔物包括SiCN、SiOCN、SiON、SiN或其他适合的材料。
还有，一接触蚀刻停止层及/或层间介电材料180位于源极/漏极区160的上方以及在上层结构140的周围。要注意的是，接触蚀刻停止层及/或层间介电材料180在图1是示出成透明，以利于观看半导体装置100的内部构件。
图2示出一介电质停止层210，其位于间隔物150的正下方。介电质停止层210是位于半导体结构110的纳米结构部分112的最上表面的正上。
如前文所述，图3提供半导体装置100沿着穿过隔离物120的一平面的剖面图，举例而言，此平面在Y轴的方向相距图2的视图平面一距离。如图所示，上层结构140是位于隔离物120上。另外，间隔物150围绕上层结构140的侧壁141。如图所示，间隔物150亦接触隔离物120。进一步如图所示，接触蚀刻停止层及/或层间介电材料180位于源极/漏极区160的上方并围绕上层结构140。
图4提供一流程图，显示用于制造图1至3的半导体装置100的一方法400。方法400的操作叙述于结合图5至7、图11至12、图13至14及图15至17所作说明，其示出半导体结构在制造其间的连续阶段。图5、8、15是示意性的透视图，为类似于图1的视图。图6、9、11与13是沿着穿过半导体结构110的X轴与Z轴所定义的一平面取得的视图，类似于图2。图7、10、12与14是沿着穿过隔离物120的X轴与Z轴所定义的一平面取得的视图，类似于图3。
在操作S405，方法400包括在一半导体材料及/或隔离物的上方形成一层。此层可认为其是一虚设层。
如图5至7所示介电质停止层210共形地沉积于隔离物120的上方以及半导体结构110的上方。一例示的介电质停止层210是一介电质蚀刻停止层。例如，介电质停止层210可以是氧化硅或另一适合的材料。在例示的实施形态中，将介电质停止层210形成为具有2至5纳米(nm)的厚度。
在例示的实施形态中，介电质停止层210是形成在半导体结构110的一最上或顶表面113的正上。另外，介电质停止层210是沿着半导体结构110的延伸至高于隔离物120的边延伸。如图所示，顶表面113可以是由半导体结构110的纳米结构部分112中的最上层的半导体层所形成。要注意的是，在制造的这个阶段，半导体结构110的纳米结构部分112包括不同半导体材料的交替层。
图4进一步示出方法400包括操作S410，其中方法400包括在上述层的上方形成一虚设结构。
请回到图5至7，虚设结构220形成在介电质停止层210的上方。在例示的实施形态中，虚设结构220是虚设栅极。如图所示，虚设结构220是平行于Y轴的方向并在Y轴的方向延伸。另外，虚设结构220是彼此在X轴的方向隔开。
例示的虚设结构220具有侧壁221，侧壁221可以是垂直的。例如，侧壁221可以位于由Y轴与Z轴定义的平面。
如图6所示，每个虚设结构220是位于介电质停止层210的一区域211的正上方且在半导体结构110在介电质停止层210(绝缘层)的区域211下方的一区域116的上方。如图进一步所示，虚设结构220未位于介电质停止层210(绝缘层)的区域212的上方或半导体结构110在介电质停止层210(绝缘层)的区域212下方的区域117的上方。
同样地，如图7所示，每个虚设结构220位于介电质停止层210的一区域213的上方且在隔离物120在介电质停止层210(绝缘层)的区域213下方的一区域123的上方。如图进一步所示，虚设结构220未位于介电质停止层210(绝缘层)的区域214的上方或隔离物120在介电质停止层210(绝缘层)的区域214下方的区域124的上方。
在图3中，方法400可以继续在操作S415在上述虚设结构的周围蚀刻。
在一例示的实施形态中，上述蚀刻操作移除介电质停止层210的未被覆盖的区域，举例而言，介电质停止层210不在虚设结构220的正下方的区域。另外，上述蚀刻操作形成介电质停止层210的被覆盖的区域的侧缘。在例示的实施形态中，上述侧缘与上述水平平面(举例而言：由X轴与Y轴形成的平面)形成90至100度的角度。传统工艺通常形成较为钝角的侧缘，例如约110度。因此，本文叙述的工艺移除较多的介电质停止层210的未被覆盖的区域，并暴露较多下层的半导体结构110的最上或顶表面113。其结果，后续形成的间隔物层接触较多量的半导体结构110的顶表面113，例如接触到与虚设结构220对齐的介电质停止层210的被覆盖的区域的一侧缘。上述间隔物层的增加的量(以及减少上述间隔物层与上述隔离结构之间的距离)在后续蚀刻工艺的期间提供较大的工艺窗口(process window)。
一例示的操作落于半导体结构110的顶表面113上。另外，一例示的蚀刻操作移除上述隔离物的第二区域的上层，以在上述隔离物形成一隔离物空腔。具体而言，上述蚀刻操作蚀刻至隔离物120位于介电质停止层210的未被覆盖的区域214下方的区域124中，如图10所示。在一例示的实施形态中，隔离物120的区域124是被蚀刻至一深度D1，深度D1为3至20纳米(nm)。其结果，后续形成的间隔物层延伸至低于区域213的上表面的深度D1，上层结构140会在后续形成在区域213的上表面上。因此，上层结构140的底部角落在水平方向及垂直方向都受到绝缘，而改善工艺窗口。
在例示的实施形态中，上述蚀刻操作是一等离子体蚀刻。例如，上述蚀刻可以在以下的条件进行：使用HF/NH3的蚀刻气体或另外的适合的蚀刻气体来施行；为了选择性而使用一钝化气体，其选自N2、O2、CO2或另外的适合的钝化气体；使用一稀释气体，其选自He、Ar、N2或另外的适合的稀释气体；使用约10W至约4000W的功率；在约1mTorr至约800mTorr的压力；以及约20sccm至约3000sccm的气体流量。
请参考图8至10，在操作S415的上述蚀刻的结果可以见于半导体装置100的制造的所示出的阶段。如图9所示，将介电质停止层210的区域212(示于图6)从半导体结构110的顶表面113的上方移除。其结果，将介电质停止层210的每个余留的区域形成为具有一侧缘215。在例示的实施形态中，每个侧缘215整体与虚设结构220的侧壁221平行或位于虚设结构220的下方。在例示的实施形态中，每个侧缘215与由X轴与Y轴定义的一水平平面形成90至100度的一角度217。作为参考的架构，角度222形成在虚设结构220的侧壁221与顶表面113的上述水平平面之间。在图9中，角度222为90度。因此，由每个侧缘215与顶表面113形成的角度217为相同，而为90度或稍大至100度，使得侧缘215相邻于顶表面113的下端不在虚设结构220的正下方。
如图10所示，移除介电质停止层210的区域214(示于图7)。余留的区域213可以形成为具有侧缘216。在例示的实施形态中，侧缘216是与虚设结构220的侧壁221平行。
另外，通过上述蚀刻操作移除隔离物120的区域124的上层，而在区域124形成隔离物空腔125。具体而言，移除每个区域125的一最大深度D1。在例示的实施形态中，深度D1可以是3至20纳米(nm)。如图所示，隔离物侧壁127连接每个隔离物空腔125的一空腔底表面128，且从每个隔离物空腔125的空腔底表面128延伸至隔离物120的未被蚀刻的区域123。
图4进一步示出方法400继续进行，在操作S420形成一间隔物层。一例示的间隔物层可以包括不只一个层或子层。一例示的间隔物层可以包括SiCN、SiOCN、SiON、SiN或其他适合的材料。
在例示的实施形态中，上述间隔物层是共形地(conformally)沉积在图8至10的半导体装置100的上方。因此，上述间隔物层位于虚设结构220的顶表面及侧壁的上方、半导体结构110的未被覆盖的顶表面及侧壁的上方、隔离物120的暴露的区域124的上方以及介电质停止层210的侧缘215与216上。一例示的间隔物层具有3至10纳米(nm)的厚度。
方法400还包括在操作S425蚀刻上述间隔物层而定义出间隔物。例如，上述虚设结构以及在上述虚设结构的侧壁上的上述间隔物层可以受到遮罩，而部分的上述间隔物层却被移除。因此，间隔物形成在上述虚设结构的顶部上及侧壁上、介电质停止层210的侧缘215与216上以及隔离物侧壁127上。上述间隔物是形成为具有3至10纳米(nm)的一最大厚度。
上述栅极间隔物层的一向上延伸部分从上述半导体结构延伸至上述虚设结构的顶部，而上述半导体材料的区域117的一内侧子区域是位于上述栅极间隔物层的上述向上延伸部分的正下方。另外，上述半导体材料的区域117的一外侧子区域未位于上述栅极间隔物层的上述向上延伸部分的正下方。在蚀刻时，从半导体结构110的区域117的上述外侧子区域移除上述间隔物层，而上述间隔物层的余留部分在上述虚设结构的侧壁上及介电质停止层210的侧缘215上形成上述间隔物。
在例示的实施形态中，在操作S425用于蚀刻的工艺包括将半导体结构110的区域117蚀刻至一凹陷的表面。另外，在操作S425的蚀刻工艺可以包括将上述纳米结构部分中的上述交替层凹陷。可以以一内间隔物取代上述交替层的被蚀刻的部分。
方法400的操作S430包括形成源极/漏极区。具体而言，在区域117中的余留的半导体结构110的上方形成源极/漏极区。在例示的实施形态中，在区域117的凹陷表面上成长外延源极/漏极区。
方法400的操作S435包括在上述源极/漏极区的上方以及上述虚设结构的周围形成一蚀刻停止层及/或层间介电材料。例如，可以依序沉积一蚀刻停止层及层间介电材料。然后，可以施行一平坦化工艺，以移除在上述虚设结构的顶部的上方的材料。
请参考图11与12，示出在施行操作S420、S425、S430与S435之后的制造阶段的半导体装置100。
如图11所示，每个间隔物150位于虚设结构220的每个侧壁221上。另外，间隔物150延伸至低于每个虚设结构220的底部边缘而接触半导体结构110的顶表面113(标示于图9)。如图所示，每个间隔物150接触介电质停止层210的侧缘215(标示于图9)。
内间隔物170位在邻接于纳米结构部分112的凹陷层之处。另外，源极/漏极区160成长于虚设结构220的两侧的半导体结构110的凹陷表面115上以及半导体结构110的未凹陷的区域116上。
另外，一接触蚀刻停止层及/或层间介电材料180围绕虚设结构220且位于源极/漏极区160的上方。如图所示，上述平坦化工艺形成一平坦的顶表面并暴露虚设结构220。
在图11中，虚设结构220在Z轴的方向具有一高度H1，而上述间隔物在Z轴的方向具有一高度H2，高度H2大于高度H1。例如，高度H2可以等于高度H1与介电质停止层210的厚度之和。
如图12所示，每个间隔物150是位于虚设结构220的每个侧壁221上。另外，间隔物150延伸至低于每个虚设结构220的底部边缘而接触隔离物侧壁127与空腔底表面128。每个间隔物150接触介电质停止层210的侧缘216(标示于图10)。
如图所示，源极/漏极区160可以成长至与空腔底表面128及间隔物150接触。另外，接触蚀刻停止层及/或层间介电材料180围绕虚设结构220且位于源极/漏极区160的上方。如图所示，上述平坦化工艺形成一平坦的顶表面并暴露虚设结构220。
在图12中，虚设结构220在Z轴的方向具有一高度H3，而上述间隔物在Z轴的方向具有一高度H4，高度H4大于高度H3。例如，高度H4可以等于高度H3与介电质停止层210的厚度、隔离物空腔125(示于图10)的深度D1之和。
方法400可以继续进行至操作S440，其包括移除上述虚设结构而形成空腔。
图13与14示出移除上述虚设结构而形成空腔230。
如图13所示，在移除上述虚设结构的期间，将位于上述虚设结构的正下方的介电质停止层210从顶表面113移除。由于间隔物150的厚度，介电质停止层210位于间隔物150正下方的部分未受到破坏。空腔230的底部是由顶表面113形成。另外，如图13所示，可以移除上述纳米结构部分的交替层。
如图14所示，可以从隔离物120的上方完全移除介电质停止层210。空腔230的底部是由隔离物120的上表面126形成。
方法400可以继续进行至操作S445，其包括在空腔230形成结构。例如，可以形成一上层结构或替换结构，例如一高k金属栅极结构。
如图15至17所示，在上述空腔形成上层结构140。如图16所示，形成上层结构140的材料填入于纳米结构部分112的余留的纳米片通道的周围。
在图17中，隔离物120包括一区域123，区域123具有一上表面126，上表面126在基底上方的一高度H5。另外，隔离物120包括一区域124，区域124具有一上表面128，上表面128在基底上方的一高度H6。如图所示，高度H5大于高度H6。
在图15至17中，间隔物150将上层结构140与源极/漏极区160(外延源极/漏极区)分离及绝缘，并将隔离物120的上表面126与源极/漏极区160(外延源极/漏极区)分离。
作为本文说明的工艺的结果，减少或避免在替换结构的短路。具体而言，在上述虚设结构的周围、在移除上述虚设结构之后形成的空腔的周围以及在上述空腔形成上述替换结构之后，提供足够的介电质绝缘。
在一例示的实施形态中，在一间隔物的下方形成一介电质蚀刻停止层，并提供具有足够厚度的上述介电质蚀刻停止层与间隔物，以抵抗上述牺牲结构的移除及上述替换结构的形成，而不会破损。
根据一些实施形态提供一种半导体装置的制造方法。此方法包括：在一半导体材料的上方形成一蚀刻停止层，上述半导体材料具有一顶表面在一水平平面；在上述蚀刻停止层的上方形成一虚设结构，其中上述虚设结构具有一虚设侧壁，其中上述虚设结构位于上述蚀刻停止层的第一区域的正上方且在上述半导体材料的第一区域的上方，上述半导体材料的第一区域在上述蚀刻停止层的第一区域的下方，其中上述虚设结构未位于上述蚀刻停止层的第二区域的正上方或上述半导体材料的第二区域的上方，上述半导体材料的第二区域在上述蚀刻停止层的第二区域的下方；以及移除上述蚀刻停止层的第二区域并形成上述蚀刻停止层的第一区域的一侧缘，其中上述侧缘与上述水平平面形成90度至100度的角度。
在上述方法的某些实施形态中，移除上述蚀刻停止层的第二区域并形成上述蚀刻停止层的第一区域的上述侧缘，包括施行一等离子体蚀刻工艺。
在上述方法的某些实施形态中，在上述虚设结构的上方、上述蚀刻停止层的第一区域的上述侧缘的上方及上述半导体材料的第二区域的上方，形成一结构间隔物层，其中上述结构间隔物层的一向上延伸部从上述半导体材料延伸至上述虚设结构的顶部，其中上述半导体材料的第二区域的一内侧子区域位于上述结构间隔物层的上述向上延伸部的正下方，其中上述半导体材料的第二区域的一外侧子区域未位于上述结构间隔物层的上述向上延伸部的正下方；以及从上述半导体材料的第二区域的上述外侧子区域蚀刻上述结构间隔物层，其中上述结构间隔物层的一余留部在上述虚设侧壁上与上述蚀刻停止层的第一区域的上述侧缘上形成一结构间隔物。
在上述方法的某些实施形态中，上述方法还包括：将上述半导体材料的第二区域的上述外侧子区域凹陷至一凹陷表面；以及在上述凹陷表面上形成一源极/漏极区，其中上述结构间隔物将上述源极/漏极区与上述虚设结构分离。在这样的实施形态中，上述方法可以还包括：移除上述虚设结构与上述蚀刻停止层，以形成一结构空腔；以及在上述结构空腔形成一替换结构，其中上述结构间隔物将上述源极/漏极区与上述替换结构分离，其中上述结构间隔物的厚度为至少3纳米(nm)。
在上述方法的某些实施形态中，上述方法还包括在一鳍状物的上方形成一纳米结构，其中上述纳米结构的一最上层形成其上方形成有上述蚀刻停止层的上述半导体材料。
在上述方法的某些实施形态中，在上述半导体材料的上方形成上述蚀刻停止层，包括在上述半导体材料的上方以及在相邻于上述半导体材料的一隔离物的上方形成上述蚀刻停止层；在上述蚀刻停止层的上方形成上述虚设结构，包括在上述蚀刻停止层的第一区域的正上方与上述隔离物的第一区域的上方形成上述虚设结构，上述隔离物的第一区域在上述蚀刻停止层的第一区域的下方，其中上述虚设结构未位于上述隔离物的第二区域的正上方，上述隔离物的第二区域在上述蚀刻停止层的第二区域的下方；以及移除上述蚀刻停止层的第二区域，包括移除上述隔离物的第二区域的一上层以在上述隔离物的第二区域形成一隔离物空腔，其中一隔离物侧壁从上述隔离物空腔延伸至上述隔离物的第一区域。在这样的实施形态中，上述隔离物的第二区域的上述上层与上述隔离物空腔具有3至20纳米(nm)的高度。
根据一些实施形态提供一种半导体装置的制造方法。此方法包括：在一鳍状物结构的上方形成一绝缘层与形成相邻于上述鳍状物结构的一隔离物；在上述绝缘层的上方形成一虚设栅极，其中上述虚设栅极具有一虚设侧壁，其中上述虚设栅极位于上述绝缘层的第一区域的正上方且位于上述隔离物的第一区域的上方，上述隔离物的第一区域在上述绝缘层的第一区域的下方，其中上述虚设栅极未位于上述绝缘层的第二区域的正上方或上述隔离物的第二区域的上方，上述隔离物的第二区域在上述绝缘层的第二区域的下方；移除上述绝缘层的第二区域与上述隔离物的第二区域的一上层，以在上述隔离物的第二区域形成一空腔，其中一隔离物侧壁从上述空腔延伸至上述隔离物的第一区域；以及在上述虚设侧壁的上方与上述隔离物侧壁的上方形成一栅极间隔物层。
在上述方法的某些实施形态中，上述隔离物的第二区域的上述上层与在上述隔离物的第二区域的上述空腔具有3至20纳米(nm)的高度。
在上述方法的某些实施形态中，移除上述绝缘层的第二区域形成上述绝缘层的第一区域的一侧缘，其中整个上述侧缘平行于上述虚设侧壁或位于上述虚设栅极的下方。
在上述方法的某些实施形态中，上述方法还包括将上述虚设栅极与上述栅极间隔物层平坦化，其中在平坦化之后，上述虚设栅极具有一第一高度，上述栅极间隔物层具有一第二高度，上述第二高度大于上述第一高度。
在上述方法的某些实施形态中，上述方法还包括在上述隔离物的第二区域的上述空腔的上方形成一外延源极/漏极区，其中上述栅极间隔物层将上述外延源极/漏极区与上述隔离物侧壁分离。
在上述方法的某些实施形态中，上述方法还包括：在上述隔离物的第二区域的上述空腔的上方形成一外延源极/漏极区；移除上述虚设栅极，以形成相邻于上述栅极间隔物层的一栅极空腔，其中上述栅极空腔的底表面是由上述隔离物的顶表面形成；以及在上述栅极空腔形成一导体栅极，其中上述栅极间隔物层将上述导体栅极与上述外延源极/漏极区分离且将上述隔离物的顶表面与上述外延源极/漏极区分离。
在上述方法的某些实施形态中，上述虚设栅极位于上述绝缘层的第一区域的正上方、位于上述隔离物的第一区域的上方、位于上述鳍状物结构的第一区域的上方，上述隔离物的第一区域在上述绝缘层的第一区域的下方，上述鳍状物结构的第一区域在上述绝缘层的第一区域的下方；上述虚设栅极未位于上述绝缘层的第二区域的正上方、上述隔离物的第二区域的上方或上述鳍状物结构的第二区域的上方，上述隔离物的第二区域在上述绝缘层的第二区域的下方，上述鳍状物结构的第二区域在上述绝缘层的第二区域的下方；以及移除上述绝缘层的第二区域与上述隔离物的第二区域的上述上层以在上述隔离物的第二区域形成上述空腔，包括在上述鳍状物结构的上方形成上述绝缘层的第一区域的一侧缘，其中上述侧缘与正交于上述鳍状物结构的一水平平面形成90度至100度的角度。
根据一些实施形态提供一种半导体装置。此装置包括：一半导体结构与相邻于上述半导体结构的一隔离物，形成在一基底的上方，其中上述隔离物包括一第一区域，上述第一区域具有在一第一高度的上表面，上述第一高度在上述基底的上方，其中上述隔离物包括一第二区域，上述第二区域具有在一第二高度的上表面，上述第二高度在上述基底的上方，其中上述第一高度等于上述第二高度加3至20纳米(nm)；一导体栅极，位于上述半导体结构的上方及在上述第一高度的上述隔离物的上述第一区域的上方；以及一源极/漏极区，位于在上述第二高度的上述隔离物的上述第二区域的上方。
在上述装置的某些实施形态中，一隔离物侧壁从上述第一区域延伸至上述第二区域，其中上述半导体结构还包括一栅极间隔物在上述隔离物侧壁上。
在上述装置的某些实施形态中，上述导体栅极具有一栅极侧壁，其中上述栅极间隔物位于上述栅极侧壁上。
在上述装置的某些实施形态中，上述导体栅极具有一栅极侧壁，上述栅极侧壁位于上述半导体结构的上方，其中上述半导体结构还包括一栅极间隔物，上述栅极间隔物位于上述半导体结构的上方的上述栅极侧壁上，其中上述栅极间隔物具有3纳米(nm)的最小厚度。
在上述装置的某些实施形态中，上述半导体结构在一鳍状物的上方包括一纳米结构。
在上述装置的某些实施形态中，上述纳米结构包括从上述鳍状物向上堆叠并彼此隔开的多个纳米片通道，上述导体栅极填入上述纳米片通道间且在其周围。
在上述装置的某些实施形态中，上述装置还包括多个内间隔物在上述纳米片通道之间，且将上述导体栅极与上述源极/漏极区分离。
在上述装置的某些实施形态中，上述装置还包括一接触蚀刻停止层及层间介电材料位于上述源极/漏极区的上方以及在上述导体栅极的周围。
在上述装置的某些实施形态中，上述源极/漏极区是位于上述半导体结构的凹陷表面上。
在上述装置的某些实施形态中，上述栅极间隔物包括不只一层。
前述内文概述了许多实施例的特征，使所属技术领域中技术人员可以从各个方面更佳地了解本实用新型实施例。所属技术领域中技术人员应可理解，且可轻易地以本实用新型实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。所属技术领域中技术人员也应了解这些均等的结构并未背离本实用新型实施例的新型构思与范围。在不背离本实用新型实施例的新型构思与范围的前提下，可对本实用新型实施例进行各种改变、置换或修改。

Claims (10)

1.一种半导体装置，其特征在于，包括：
一半导体结构与相邻于该半导体结构的一隔离物，形成在一基底的上方，其中该隔离物包括一第一区域，该第一区域具有在一第一高度的上表面，该第一高度在该基底的上方，其中该隔离物包括一第二区域，该第二区域具有在一第二高度的上表面，该第二高度在该基底的上方，其中该第一高度等于该第二高度加3至20纳米；
一导体栅极，位于该半导体结构的上方及在该第一高度的该隔离物的该第一区域的上方；以及
一源极/漏极区，位于在该第二高度的该隔离物的该第二区域的上方。
2.如权利要求1所述的半导体装置，其特征在于，一隔离物侧壁从该第一区域延伸至该第二区域，其中该半导体结构还包括一栅极间隔物在该隔离物侧壁上。
3.如权利要求2所述的半导体装置，其特征在于，该导体栅极具有一栅极侧壁，其中该栅极间隔物位于该栅极侧壁上。
4.如权利要求1所述的半导体装置，其特征在于，该导体栅极具有一栅极侧壁，该栅极侧壁位于该半导体结构的上方，其中该半导体结构还包括一栅极间隔物，该栅极间隔物位于该半导体结构的上方的该栅极侧壁上，其中该栅极间隔物具有3纳米的最小厚度。
5.如权利要求1所述的半导体装置，其特征在于，该半导体结构在一鳍状物的上方包括一纳米结构。
6.如权利要求5所述的半导体装置，其特征在于，该纳米结构包括从该鳍状物向上堆叠并彼此隔开的多个纳米片通道，该导体栅极填入该些纳米片通道间且在其周围。
7.如权利要求6所述的半导体装置，其特征在于，还包括多个内间隔物在该些纳米片通道之间，且将该导体栅极与该源极/漏极区分离。
8.如权利要求1所述的半导体装置，其特征在于，还包括一接触蚀刻停止层及层间介电材料位于该源极/漏极区的上方以及在该导体栅极的周围。
9.如权利要求1所述的半导体装置，其特征在于，该源极/漏极区是位于该半导体结构的凹陷表面上。
10.如权利要求4所述的半导体装置，其特征在于，该栅极间隔物包括不只一层。
CN202321542483.9U 2022-07-11 2023-06-16 半导体装置 Active CN220510043U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/811,739 2022-07-11
US17/811,739 US20240014293A1 (en) 2022-07-11 2022-07-11 Replacement structures

Publications (1)

Publication Number Publication Date
CN220510043U true CN220510043U (zh) 2024-02-20

Family

ID=89430745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321542483.9U Active CN220510043U (zh) 2022-07-11 2023-06-16 半导体装置

Country Status (3)

Country Link
US (1) US20240014293A1 (zh)
CN (1) CN220510043U (zh)
TW (1) TW202407777A (zh)

Also Published As

Publication number Publication date
US20240014293A1 (en) 2024-01-11
TW202407777A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
TWI597846B (zh) 半導體裝置及其製造方法
US11973077B2 (en) Semiconductor device and manufacturing method thereof
CN111128887B (zh) 形成半导体器件的方法
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
US10586852B2 (en) Semiconductor device
TW201724517A (zh) 鰭式場效電晶體裝置及其製造方法
US11637101B2 (en) Semiconductor device and manufacturing method thereof
US20230378307A1 (en) Semiconductor device and manufacturing method thereof
US20230411483A1 (en) Transistor gate structures and methods of forming the same
US20220352074A1 (en) Semiconductor device having backside gate contact
TW202322279A (zh) 半導體結構的製造方法
CN114334961A (zh) 半导体装置结构
US20230290780A1 (en) Semiconductor device structure and methods of forming the same
US11894260B2 (en) Replacement material for backside gate cut feature
CN220510043U (zh) 半导体装置
CN218004864U (zh) 半导体装置
US20230335645A1 (en) Device scaling by isolation enhancement
US20230395693A1 (en) Semiconductor device and manufacturing method thereof
US20240072147A1 (en) Semiconductor device and manufacturing method thereof
US20230027567A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20230369133A1 (en) Semiconductor device and manufacturing method thereof
CN113130483A (zh) 半导体结构
TW202213555A (zh) 半導體裝置及其製造方法
TW202410469A (zh) 半導體裝置及其形成方法
CN116741802A (zh) 制造半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant