CN109427894B - 鳍式场效晶体管装置结构及其形成方法 - Google Patents

鳍式场效晶体管装置结构及其形成方法 Download PDF

Info

Publication number
CN109427894B
CN109427894B CN201711217315.1A CN201711217315A CN109427894B CN 109427894 B CN109427894 B CN 109427894B CN 201711217315 A CN201711217315 A CN 201711217315A CN 109427894 B CN109427894 B CN 109427894B
Authority
CN
China
Prior art keywords
fin
isolation
layer
forming
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711217315.1A
Other languages
English (en)
Other versions
CN109427894A (zh
Inventor
陈维邦
郭廷晃
张简旭珂
郑志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109427894A publication Critical patent/CN109427894A/zh
Application granted granted Critical
Publication of CN109427894B publication Critical patent/CN109427894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

提供鳍式场效晶体管装置结构及其形成方法。方法包含在基底上形成多个鳍式结构，且基底包含第一区和第二区。方法包含形成多个隔离结构环绕鳍式结构，且隔离结构中每一个的顶面低于鳍式结构中每一个的顶面，以及隔离结构包含在第一区上的第一隔离结构和在第二区上的第二隔离结构。方法包含在第一隔离结构上形成掩模层以暴露出第二隔离结构，以及移除第二隔离结构的一部分，使得第二隔离结构中每一个的顶面低于第一隔离结构中每一个的顶面。

Description

鳍式场效晶体管装置结构及其形成方法
技术领域
本公开实施例涉及鳍式场效晶体管装置结构及其形成方法，特别涉及具有不同的鳍的鳍式场效晶体管装置结构及其形成方法。
背景技术
半导体装置被用于各式各样的电子应用中，例如个人电脑、手机、数码相机和其他电子设备。典型上，半导体装置的制造是借着在半导体基底上依序沉积绝缘或介电层、导电层和半导体层的材料，且利用光刻(lithography)将各式的材料层图案化以形成电路组件及元件于半导体基底上。许多集成电路典型上被制造在单一半导体晶片上，且晶片上的个别晶粒是通过切割集成电路间的刻线来分离。典型的单一晶粒是各自封装，例如在多芯片模块或其他种类的封装。
当半导体工业已进展至纳米科技工艺世代以追求更高的装置密度、更高的性能和较低的成本，来自生产和设计的考验造就了三维(3D)设计的发展，例如鳍式场效晶体管(fin field effect transistor，FinFET)。鳍式场效晶体管的制造具有从基底上延伸的竖立薄「鳍」(fin)(或鳍式结构)，鳍式场效晶体管的沟道形成于此竖立的鳍中，栅极则提供于鳍上方。鳍式场效晶体管的优点可包含降低短沟道效应，和提供更高的电流。
虽然目前存在的鳍式场效晶体管装置及鳍式场效晶体管装置的制造方法已逐渐满足它们既定的用途，随着装置尺寸持续地缩小，它们仍未在各方面皆彻底地符合要求。
发明内容
根据本公开的一些实施例，提供鳍式场效晶体管装置结构的形成方法。方法包含在基底上形成多个鳍式结构，且基底包含第一区和第二区。方法包含形成多个隔离结构环绕鳍式结构，且隔离结构中每一个的顶面低于鳍式结构中每一个的顶面，以及隔离结构包含在第一区上的第一隔离结构和在第二区上的第二隔离结构。方法包含在第一隔离结构上形成掩模层以暴露出第二隔离结构，以及移除第二隔离结构的一部分，使得第二隔离结构中每一个的顶面低于第一隔离结构中每一个的顶面。
根据本公开的一些实施例，鳍式场效晶体管装置结构的形成方法。方法包含在基底的第一区和第二区上分别形成第一鳍式结构和第二鳍式结构，以及在第二鳍式结构上形成掩模层。方法包含蚀刻第一鳍式结构的一部分以形成从底部到顶部具有固定的鳍宽的第一鳍式结构，以及在第一鳍式结构和第二鳍式结构上形成隔离层。方法包含在隔离层上进行蚀刻工艺以在基底上形成隔离结构，其中隔离结构低于第一鳍式结构的顶面和第二鳍式结构的顶面，隔离结构包含在第一区上的第一隔离结构和在第二区上的第二隔离结构。第一角度位于第一鳍式结构的侧壁表面与第一隔离结构的顶面之间，第二角度位于第二鳍式结构的侧壁表面与第二隔离结构的顶面之间，且第一角度小于第二角度。
根据本公开的一些实施例，提供鳍式场效晶体管装置结构。鳍式场效晶体管装置结构包含形成于基底上的第一隔离结构，以及形成于前述基底上的第二隔离结构。鳍式场效晶体管装置结构包含延伸至第一隔离结构上的第一鳍式结构，且第一鳍式结构从底部到顶部具有固定的鳍宽，第一鳍式结构具有从第一鳍式结构的顶面测量至第一隔离结构的顶面的第一鳍高。鳍式场效晶体管装置结构包含延伸至第二隔离结构上的第二鳍式结构，且第二鳍式结构从底部到顶部具有渐细的鳍宽，第二鳍式结构具有从第二鳍式结构的顶面测量至第二隔离结构的顶面的第二鳍高，以及第一鳍高小于第二鳍高。
附图说明
通过以下的详述配合所附附图，我们能更加理解本公开实施例的内容。需注意的是，根据工业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，这些部件的尺寸可能被任意地增加或减少。
图1A-图1I是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构的各个阶段的透视示意图；
图2A-2I图是显示图1A-图1I中形成鳍式场效晶体管装置结构的各个阶段的剖面示意图；
图3A-图3H是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构的各个阶段的透视示意图；
图4A-图4H是显示图3A-图3H中形成鳍式场效晶体管装置结构的各个阶段的剖面示意图；
图5A-图5E是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构的各个阶段的透视示意图；
图6A-图6E是显示图5A-图5E中形成鳍式场效晶体管装置结构的各个阶段的剖面示意图；
图7A-图7D是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构的各个阶段的透视示意图；
图8A-图8D是显示图7A-图7D中形成鳍式场效晶体管装置结构的各个阶段的剖面示意图。
附图标记说明：
11～第一区；
12～第二区；
100、200、300、400～鳍式场效晶体管装置结构；
102～基底；
104～介电层；
106、210、220、230～掩模层；
108～光致抗蚀剂层；
110a、110b～鳍式结构；
112～隔离层；
114a、114b～隔离结构；
116～栅极介电层；
118～栅极电极层；
120～栅极结构；
122～间隙物层；
126～层间介电结构；
212、222、232～蚀刻工艺；
D1～第一深度；
D2～第二深度；
H1～第一鳍高；
H2～第二鳍高；
P1～第一间距；
P2～第二间距；
W1～顶宽；
W2～底宽；
θ1～第一角度；
θ3～第三角度；
θ4～第四角度；
ΔH～高度差。
具体实施方式
以下提供了很多不同的实施例或范例，用于实施本公开实施例的不同部件。组件和配置的具体范例描述如下，以简化本公开实施例的说明。当然，这些仅仅是范例，并非用以限定本公开实施例。举例而言，以下叙述中提及第一部件形成于第二部件之上或上方，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本公开实施例在各种范例中可能重复参考数字及/或字母，此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
以下描述实施例的一些变化。在不同附图和说明的实施例中，相似的参考数字被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的操作，且一些叙述的操作可为了该方法的其他实施例被取代或删除。
鳍(fins)可通过任何合适的方法以进行图案化。举例而言，可使用一或多道光刻(photolithography)工艺，例如双重图案化(double-patterning)或多重图案化(multi-patterning)工艺，以将鳍图案化。一般而言，双重图案化或多重图案化工艺是结合光刻和自对准(self-aligned)工艺，举例而言，允许形成具有间距小于使用单一、直接的光刻工艺可获得的间距的图案。举例而言，在一实施例中，在基底上形成牺牲层，且使用光刻工艺以将此牺牲层图案化。使用自对准工艺以在图案化的牺牲层的侧边形成间隙物。然后移除牺牲层，且剩余的间隙物可用以将鳍图案化。
提供形成鳍式场效晶体管(fin field effect transistor，FinFET)装置结构的实施例。图1A-图1I是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构100的各个阶段的透视示意图。图2A-图2I是显示图1A-图1I中形成鳍式场效晶体管装置结构100的各个阶段的剖面示意图。图2A-图2I是沿着图1A-图1I中的线a-a’的剖面示意图。
参见图1A，提供基底102。基底102包含第一区11和第二区12。基底102可由硅或其他半导体材料制成。一些实施例中，基底102为硅晶片。或者或更甚者，基底102可包含其他元素半导体材料，例如锗(Ge)。一些实施例中，基底102由化合物半导体制成，例如碳化硅、砷化镓、砷化铟或磷化铟。一些实施例中，基底102由合金半导体制成，例如硅锗、碳化硅锗、磷化砷镓或磷化铟镓。一些实施例中，基底102包含外延层。举例而言，基底102有覆盖在块材半导体之上的外延层。
之后，在基底102上形成介电层104和掩模层106，且在掩模层106上形成光致抗蚀剂层108。通过图案化工艺将光致抗蚀剂层108图案化。图案化工艺包含光刻工艺以及蚀刻工艺。光刻工艺包含光致抗蚀剂涂布(例如旋转涂布)、软烤、掩模对准、曝光、曝光后烘烤、光致抗蚀剂显影、洗涤和烘干(例如硬烤)。蚀刻工艺包含干式蚀刻工艺或湿式蚀刻工艺。
介电层104是位于基底102与掩模层106之间的缓冲层。此外，当移除掩模层106时，使用介电层104作为停止层。介电层104可由氧化硅制成。掩模层106可由氧化硅、氮化硅、氮氧化硅或其他合适的材料制成。一些其他的实施例中，介电层104上可形成不只一个掩模层106。
通过沉积工艺形成介电层104和掩模层106，例如化学气相沉积(chemical vapordeposition，CVD)工艺、高密度等离子体化学气相沉积(high-density plasma chemicalvapor deposition，HDPCVD)工艺、旋转涂布工艺、溅镀工艺或其他合适的工艺。
根据一些实施例，如图1B和图2B所示，将光致抗蚀剂层108图案化之后，使用图案化光致抗蚀剂层108作为掩模，将介电层104和掩模层106图案化。结果，得到图案化介电层104和图案化掩模层106。之后，移除图案化光致抗蚀剂层108。
接续前述，使用图案化介电层104和图案化掩模层106作为掩模，在基底102上进行蚀刻工艺以形成一些鳍式结构110a、110b。鳍式结构110a、110b包含在第一区11内的第一鳍式结构110a和在第二区12内的第二鳍式结构110b。一些实施例中，每一个鳍式结构110a、110b具有从顶部到底部逐渐增加的宽度。换言之，每一个鳍式结构110a、110b具有从底部到顶部逐渐变细的渐细的(taperd)鳍宽(fin width)。
蚀刻工艺可包含干式蚀刻工艺或湿式蚀刻工艺。一些实施例中，使用干式蚀刻工艺以蚀刻基底102。干式蚀刻工艺包含使用以氟为基础的蚀刻气体，如：SF6,CxFy,NF3或前述的组合。蚀刻工艺可为时间控制的工艺，且能持续直至鳍式结构110a、110b达到预定的高度。
在形成隔离层112之前(如图1C所示)，可在鳍式结构110a、110b上选择性地进行热氧化工艺，以修复鳍式结构110a、110b的侧壁表面在蚀刻工艺期间所产生的任何毁损。应注意的是，虽然图1A-图1I和图2A-图2I中仅绘示四个鳍式结构110a、110b，然而鳍式结构110a、110b的数量可根据实际应用进行调整。
根据一些实施例，如图1C和图2C所示，在形成鳍式结构110a、110b之后，形成隔离层112覆盖位于基底102上的鳍式结构110a、110b。
一些实施例中，隔离层112由氧化硅、氮化硅、氮氧化硅，掺氟硅玻璃(fluoride-doped silicate glass，FSG)或其他低介电常数(low-k)的介电材料所制成。隔离层112可由沉积工艺进行沉积，例如化学气相沉积(CVD)工艺、旋转涂布玻璃(spin-on-glass)工艺或其他适合的工艺。
之后，如图1D和图2D所示，将隔离层112薄化或平坦化以暴露出图案化掩模层106的顶面。一些实施例中，隔离层112通过化学机械研磨(chemical mechanical polishing，CMP)工艺以薄化。
接着，根据一些实施例，如图1E和图2E所示，移除隔离层112的一部分以形成一些隔离结构114a、114b。此外，移除图案化介电层104和图案化掩模层106。隔离结构114a、114b包含在第一区11上的第一隔离结构114a和在第二区12上的第二隔离结构114b。隔离结构114a、114b可为环绕鳍式结构110a、110b的浅沟槽隔离(shallow trench isolation，STI)结构。
每一个鳍式结构110a、110b的下部分由每一个隔离结构114a、114b所环绕，且每一个鳍式结构110a、110b的上部分从每一个隔离结构114a、114b所突出。换言之，每一个鳍式结构110a、110b的一部分嵌入于每一个隔离结构114a、114b中。隔离结构114a、114b可防止电性干扰或串扰(crosstalk)。
接续前述，根据一些实施例，如图1F和图2F所示，在第一鳍式结构110a和第一隔离结构114a上形成掩模层210，且移除第二隔离结构114b的一部分。一些实施例中，在第二隔离结构114b上进行蚀刻工艺212，以移除第二隔离结构114b的前述部分。
掩模层210覆盖第一隔离结构114a，但暴露出第二隔离结构114b。一些实施例中，掩模层210由光致抗蚀剂材料制成，例如聚苯并恶唑(polybenzoxazole，PBO)、SU-8-光敏感环氧树脂(SU-8-photo-sensitive-epoxy)、膜式高分子材料及/或其相似物。
接着，根据一些实施例，如图1G和图2G所示，在蚀刻工艺212之后，移除掩模层210。结果，每一个第一隔离结构114a的顶面高于每一个第二隔离结构114b的顶面。换言之，每一个第二隔离结构114b的顶面低于每一个第一隔离结构114a的顶面。
每一个第一鳍式结构110a具有第一鳍高(fin height)H1，从每一个第一鳍式结构110a的顶面测量至每一个第一隔离结构114a的顶面。每一个第二鳍式结构110b具有第二鳍高H2，从每一个第二鳍式结构110b的顶面测量至每一个第二隔离结构114b的顶面。第一鳍高H1小于第二鳍高H2。一些实施例中，第一鳍高H1在约40nm至约60nm的范围内。一些实施例中，第二鳍高H2在约40.1nm至约80nm的范围内。第一鳍高H1与第二鳍高H2之间的高度差ΔH在约0.1nm至约20nm的范围内。
每一个第一隔离结构114a具有第一深度D1，且每一个第二隔离结构114b具有第二深度D2。一些实施例中，每一个第一隔离结构114a的第一深度D1大于每一个第二隔离结构114b的第二深度D2。
在第一区11中，第一间距P1位于相邻两个第一鳍式结构110a之间，且第二间距P2位于相邻两个第二鳍式结构110b之间。一些实施例中，第一间距P1在约20nm至约60nm的范围内。一些实施例中，第二间距P2在约20nm至约60nm的范围内。
如图2G所示，第一角度θ1在每一个鳍式结构110a、110b的侧壁表面与每一个隔离结构114a、114b的顶面之间。一些实施例中，第一角度θ1在约95度至约120度的范围内。每一个第一鳍式结构110a具有顶宽W1和底宽W2，且顶宽W1小于底宽W2。
然后，根据一些实施例，如图1H和图2H所示，在鳍式结构110a、110b和隔离结构114a、114b上形成栅极介电层116，且在栅极介电层116上形成栅极电极层118。栅极结构120是由栅极介电层116和栅极电极层118所构成。一些实施例中，栅极介电层116为虚设(dummy)栅极介电层，且栅极电极层118为虚设栅极电极层。在后续的步骤中可将虚设栅极介电层和虚设栅极电极层置换掉，以形成具有高介电常数(high-k)的介电层和金属栅极电极层的真正的栅极结构。
一些实施例中，栅极介电层116可包含介电材料，例如氧化硅、氮化硅、氮氧化硅、具有高介电常数(high-k)的介电材料或前述的组合。一些实施例中，栅极电极层118由多晶硅制成。栅极介电层116和栅极电极层118是由各自独立的沉积工艺以形成，例如化学气相沉积(CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layerdeposition，ALD)、高密度等离子体化学气相沉积(HDPCVD)、金属有机化学气相沉积(metalorganic CVD，MOCVD)或等离子体增强化学气相沉积(plasma enhanced CVD，PECVD)。
随后，根据一些实施例，在栅极结构120两侧的侧壁上形成一对间隙物层122。明确而言，间隙物层122形成在栅极电极层118的侧壁表面上。间隙物层122可由氧化硅、氮化硅、氮氧化硅及/或介电材料制成。一些实施例中，间隙物层122是由化学气相沉积(CVD)工艺、旋转涂布玻璃工艺或其他适合的工艺以形成。
接续前述，移除鳍式结构110a、110b的顶部以形成凹陷(未绘示)，且在凹陷内形成源/漏极(source/drain，S/D)结构(未绘示)。源/漏极结构形成在栅极结构120的两侧。一些实施例中，源/漏极结构为应变的(strained)源/漏极结构。一些实施例中，源/漏极结构是通过外延(epitaxial，epi)工艺，在鳍式结构110a、110b的凹陷内成长应变材料以形成。此外，应变材料的晶格常数可不同于基底102的晶格常数。
一些实施例中，源/漏极结构包含Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或前述的组合。外延工艺可包含选择性外延成长(selective epitaxy growth，SEG)工艺、化学气相沉积(CVD)的沉积技术(例如气相外延(vapor-phase epitaxy，VPE)及/或超高真空化学气相沉积(ultra-high vacuum CVD，UHVCVD))、分子束外延(molecular beamepitaxy)或其他合适的外延工艺。
一些实施例中，在源/漏极结构形成之后，在源/漏极结构和栅极结构120上形成接触蚀刻停止层(contact etch stop layer，CESL)(未绘示)。一些实施例中，接触蚀刻停止层是由氮化硅、氮氧化硅及/或其他合适的材料制成。接触蚀刻停止层可由等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(low pressure CVD)、原子层沉积(ALD)或其他合适的工艺以形成。
随后，根据一些实施例，如图1I和图2I所示，在基底102上的鳍式结构110a、110b上形成层间介电(inter-layer dielectric，ILD)材料。接着，将层间介电材料平坦化以形成层间介电(ILD)结构126。
层间介电结构126在第一区11内具有第一部分，且在第二区12内具有第二部分。层间介电结构126的第一部分的底面高于层间介电结构126的第二部分的底面。层间介电结构126可包含由多个介电材料制成的多层，例如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane，TEOS)、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、低介电常数(low-k)的介电材料及/或其他合适的介电材料。低介电常数的介电材料的例子可包含氟硅玻璃(fluorinated silica glass，FSG)、掺碳氧化硅、非晶(amorphous)氟化碳、聚对二甲苯(parylene)、双-苯环丁烯(bis-benzocyclobutenes，BCB)或聚酰亚胺(polyimide)，但不限于此。层间介电结构126可通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋转涂布或其他合适的工艺形成。
然后，移除虚设栅极介电层116和虚设栅极电极层118以形成沟槽，且将真正的栅极介电层和金属栅极电极层(未绘示)填入前述沟槽。一些实施例中，可在栅极介电层与栅极电极层之间形成功函数层(未绘示)。功函数层是由金属材料制成，且此金属材料可包含N-功函数金属或P-功函数金属。N-功函数金属包含W、Cu、Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、Zr或前述的组合。P-功函数金属包含TiN、WN、TaN、Ru或前述的组合。之后，鳍式场效晶体管装置结构100将继续形成其他装置或结构。
在第一实施例中，通过进行两道蚀刻工艺，可得到具有不同鳍高的鳍式场效晶体管装置结构100。进行第一蚀刻工艺以同时移除第一隔离结构114a的一部分和第二隔离结构114b的一部分。通过使用额外的掩模层的第二蚀刻工艺以进一步移除第二隔离结构114b直至达到预定的深度。相较于通过一道蚀刻工艺以形成第二隔离结构114b，通过两道蚀刻工艺可更精准地控制蚀刻量。特别是当鳍式场效晶体管装置结构具有微细的间隔(spacing)(或较小的间距(pitch))时，此微细的间隔或较小的间距是位于相邻的栅极结构之间且在约纳米(nm)级的范围内，由于阴影效应(shadow effect)的缘故，第二隔离结构114b的底部的移除将变得困难。为了更精准地控制鳍高，通过第一粗略的蚀刻工艺和第二精确的蚀刻工艺以移除第二隔离结构114b。此外，第二蚀刻工艺可相容于鳍式场效晶体管的工艺。
再者，具有不同鳍高的鳍式场效晶体管装置结构100可改善其截止频率(cutofffrequency，Ft)，因此，鳍式场效晶体管装置结构100可用于高频率的装置中。
图3A-图3H是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构200的各个阶段的透视示意图。图4A-图4H是显示图3A-图3H中形成鳍式场效晶体管装置结构200的各个阶段的剖面示意图。图4A-图4H是沿着图3A-图3H中的线a-a’的剖面示意图。一些用于形成鳍式场效晶体管装置结构200的工艺和材料可相似或等同于用于形成鳍式场效晶体管装置结构100的工艺和材料，在此便不重复。
图3A-图3B的结构相似于图1A-图1B的结构，且图4A-图4B的结构相似于图2A-图2B的结构，在此便不重复。
接续前述，根据一些实施例，如图3C和图4C所示，在第二区12的第二鳍式结构110b上形成掩模层220，且移除第一鳍式结构110a的一部分。在第一区11上的第一鳍式结构110a上进行蚀刻工艺222，以移除或塑形第一鳍式结构110a的一部分。一些实施例中，蚀刻工艺222为使用蚀刻气体的干式蚀刻工艺，蚀刻气体例如Cl2、HB、CF4或其他合适的气体。每一个第一鳍式结构110a从底部到顶部具有固定的宽度。
随后，根据一些实施例，如图3D和图4D所示，在蚀刻工艺222之后移除掩模层220。掩模层220可通过干式蚀刻工艺或湿式蚀刻工艺以移除。
第一区11内的第一鳍式结构110a和第二区12内的第二鳍式结构110b具有不同的鳍的轮廓(profile)。与第二鳍式结构110b相比，第一鳍式结构110a蚀刻两次且具有较直的侧壁表面。
接续前述，根据一些实施例，如图3E和图4E所示，形成隔离层112覆盖基底102上的鳍式结构110a、110b。
接着，根据一些实施例，如图3F和图4F所示，将隔离层112薄化或平坦化，然后将其蚀刻以形成第一隔离结构114a和第二隔离结构114b。结果，第一鳍式结构110a由第一隔离结构114a所环绕，且第二鳍式结构110b由第二隔离结构114b所环绕。
每一个第一鳍式结构110a具有第一鳍高H1，且每一个第二鳍式结构110b具有第二鳍高H2。一些实施例中，第一鳍高H1等于第二鳍高H2。每一个第二鳍式结构110b具有顶宽W1和底宽W2，且顶宽W1小于底宽W2。每一个第一鳍式结构110a具有从底部到顶部固定的宽度。
第三角度θ3位于每一个第一鳍式结构110a的侧壁表面与每一个第一隔离结构114a的顶面之间。每一个第一鳍式结构110a的侧壁表面实质上正交于每一个第一隔离结构114a的顶面。第四角度θ4位于每一个第二鳍式结构110b的侧壁表面与每一个第二隔离结构114b的顶面之间。一些实施例中，第三角度θ3小于第四角度θ4。一些实施例中，第三角度θ3在约80度至约90度的范围内。一些实施例中，第四角度θ4在约80度至约120度的范围内。第三角度θ3与第四角度θ4之间的角度差在约0度至约30度的范围内。
接着，根据一些实施例，如图3G和图4G所示，在鳍式结构110a、110b和隔离结构114a、114b上形成栅极结构120。栅极结构120包含栅极介电层116和栅极电极层118。然后，在栅极结构120两侧的侧壁上形成一对间隙物层122。
接续前述，根据一些实施例，如图3H和图4H所示，在鳍式结构110a、110b和隔离结构114a、114b上形成层间介电结构126。之后，鳍式场效晶体管装置结构200将继续形成其他装置或结构。
在第二实施例中，形成具有不同鳍的轮廓的鳍式场效晶体管装置结构200。在第一区11的第一鳍式结构110a具有较直的侧壁表面，而在第二区12的第二鳍式结构110b则具有倾斜的侧壁表面。通过形成不同的鳍的轮廓，可降低鳍式场效晶体管装置结构200的寄生电容(parasite capacitance，C)，故可改善鳍式场效晶体管装置结构200的截止频率(Ft)。因此，鳍式场效晶体管装置结构200可用于高频率的装置中。
图5A-图5E是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构300的各个阶段的透视示意图。图6A-图6E是显示图5A-图5E中形成鳍式场效晶体管装置结构300的各个阶段的剖面示意图。图6A-图6E是沿着图5A-图5E中的线a-a’的剖面示意图。一些用于形成鳍式场效晶体管装置结构300的工艺和材料可相似或等同于用于形成鳍式场效晶体管装置结构100的工艺和材料，在此便不重复。
根据一些实施例，如图5A和图6A所示，在形成鳍式结构110a、110b之后，形成隔离层112覆盖基底102上的鳍式结构110a、110b。
随后，如图5B和图6B所示，将隔离层112薄化或平坦化以暴露出图案化掩模层106的顶面。一些实施例中，通过化学机械研磨(CMP)工艺以薄化隔离层112。
接续前述，根据一些实施例，如图5C和图6C所示，移除隔离层112的一部分以形成一些隔离结构114。此外，移除图案化介电层104和图案化掩模层106。隔离结构114包含在第一区11上的第一隔离结构114a和在第二区12上的第二隔离结构114b。
应注意的是，由于第二鳍式结构110b具有较窄的顶部，因此相邻两个第二鳍式结构110b之间的第二间距P2大于相邻两个第一鳍式结构110a之间的第一间距P1。因为蚀刻气体可轻易地穿过较宽的开口(或较宽的第二间距P2)，故与第一隔离结构114a相比，第二隔离结构114b可被移除的较多。第一隔离结构114a移除的较少，使得每一个第一隔离结构114a的顶面高于每一个第二隔离结构114b的顶面。
每一个第一鳍式结构110a的第一鳍高H1小于每一个第二鳍式结构110b的第二鳍高H2。每一个第一隔离结构114a的第一深度D1大于每一个第二隔离结构114b的第二深度D2。此外，第三角度θ3小于第四角度θ4。
接着，根据一些实施例，如图5D和图6D所示，在鳍式结构110a、110b和隔离结构114a、114b上形成栅极结构120。栅极结构120包含栅极介电层116和栅极电极层118。然后，在栅极结构120两侧的侧壁上形成一对间隙物层122。
接续前述，根据一些实施例，如图5E和图6E所示，在鳍式结构110a、110b和隔离结构114a、114b上形成层间介电结构126。层间介电结构126在第一区11内具有第一部分，以及在第二区12内具有第二部分。层间介电结构126的第一部分的底面高于层间介电结构126的第二部分的底面。之后，鳍式场效晶体管装置结构300将继续形成其他装置或结构。
在第三实施例中，形成具有不同鳍的轮廓和不同鳍高的鳍式场效晶体管装置结构300。在第一区11的第一鳍式结构110a具有较直的侧壁表面和较小的第一鳍高H1，而在第二区12的第二鳍式结构110b则具有倾斜的侧壁表面和较大的第二鳍高H2。通过形成不同的鳍的轮廓和鳍高，可改善鳍式场效晶体管装置结构300的截止频率(Ft)。因此，鳍式场效晶体管装置结构300可用于高频率的装置中。
图7A-图7D是根据本公开的一些实施例，显示形成鳍式场效晶体管装置结构400的各个阶段的透视示意图。图8A-图8D是显示图7A-图7D中形成鳍式场效晶体管装置结构400的各个阶段的剖面示意图。图8A-图8D是沿着图7A-图7D中的线a-a’的剖面示意图。一些用于形成鳍式场效晶体管装置结构400的工艺和材料可相似或等同于用于形成鳍式场效晶体管装置结构100的工艺和材料，在此便不重复。
如图7A和图8A所示，第一区11内的每一个第一鳍式结构110a具有固定的鳍宽，且第二区12内的每一个第二鳍式结构110b具有从底部逐渐变细到顶部的渐细的宽度。然后将鳍式结构110a、110b上的隔离层112薄化或平坦化以暴露出图案化掩模层106的顶面。一些实施例中，通过化学机械研磨(CMP)工艺以薄化隔离层112。
接着，根据一些实施例，如图7B和图8B所示，移除隔离层112的一部分以形成一些隔离结构114。此外，移除图案化介电层104和图案化掩模层106。在第一区11上的第一隔离结构114a和在第二区12上的第二隔离结构114b皆具有相同的高度。
之后，根据一些实施例，如图7C和图8C所示，在第一鳍式结构110a和第一隔离结构114a上形成掩模层230，且移除第二隔离结构114b的一部分。一些实施例中，在第二隔离结构114b上进行蚀刻工艺232，以移除第二隔离结构114b的前述部分。
接着，根据一些实施例，如图7D和图8D所示，在蚀刻工艺232之后移除掩模层230。掩模层230可通过干式蚀刻工艺或湿式蚀刻工艺以移除。
第一区11内的第一鳍式结构110a和第二区12内的第二鳍式结构110b具有不同的鳍的轮廓与不同的鳍高。第二区12内的第二鳍式结构110b蚀刻两次且具有倾斜的侧壁表面。之后，鳍式场效晶体管装置结构400将继续形成其他装置或结构。
在第四实施例中，形成具有不同鳍的轮廓和不同鳍高的鳍式场效晶体管装置结构400。在第一区11的第一鳍式结构110a具有较直的侧壁表面和较低的第一鳍高H1，而在第二区12的第二鳍式结构110b则具有倾斜的侧壁表面和较高的第二鳍高H2。通过形成不同的鳍的轮廓和鳍高，可改善鳍式场效晶体管装置结构400的截止频率(Ft)。因此，鳍式场效晶体管装置结构400可用于高频率的装置中。
在第一实施例中，第一鳍式结构110a和第二鳍式结构110b具有不同的鳍高。在第二实施例中，第一鳍式结构110a和第二鳍式结构110b具有不同的鳍的轮廓。在第三和第四实施例中，第一鳍式结构110a和第二鳍式结构110b具有不同的鳍高以及不同的鳍的轮廓。通过形成不同的鳍高及/或不同的鳍的轮廓，可降低鳍式场效晶体管装置结构100、200、300、400的寄生电容(C)，因此可改善鳍式场效晶体管装置结构100、200、300、400的截止频率(Ft)。
提供鳍式场效晶体管装置结构及其形成方法的实施例。鳍式场效晶体管装置结构包含形成于基底上的隔离结构，以及自隔离结构延伸的鳍式结构。通过两道蚀刻工艺可得到具有不同鳍高的鳍式场效晶体管装置结构。对隔离结构的一部分进行两次蚀刻以更精准地控制蚀刻量。具有不同的鳍高及/或不同的鳍的轮廓的鳍式场效晶体管装置结构可降低鳍式场效晶体管装置结构的寄生电容(C)，因此可改善鳍式场效晶体管装置结构的效能。
一些实施例中，提供鳍式场效晶体管装置结构的形成方法。方法包含在基底上形成多个鳍式结构，且基底包含第一区和第二区。方法包含形成多个隔离结构环绕鳍式结构，且隔离结构中每一个的顶面低于鳍式结构中每一个的顶面，以及隔离结构包含在第一区上的第一隔离结构和在第二区上的第二隔离结构。方法包含在第一隔离结构上形成掩模层以暴露出第二隔离结构，以及移除第二隔离结构的一部分，使得第二隔离结构中每一个的顶面低于第一隔离结构中每一个的顶面。
在一实施例中，形成隔离结构环绕鳍式结构包含在鳍式结构上沉积隔离层，在隔离层上进行研磨工艺，以及进行蚀刻工艺以移除隔离层的一部分，使得隔离结构中每一个的顶面低于鳍式结构中每一个的顶面。
在一实施例中，鳍式场效晶体管装置结构的形成方法，更包含在鳍式结构上形成栅极介电层，以及在栅极介电层上形成栅极电极层。
在一实施例中，鳍式场效晶体管装置结构的形成方法，更包含在栅极电极层的侧壁表面上形成间隙物层，以及在鳍式结构上和栅极电极层旁形成层间介电结构，其中层间介电结构具有在第一区上的第一部分，以及在第二区上的第二部分，且层间介电结构的第一部分的底面高于第二部分的底面。
在一实施例中，在基底上形成鳍式结构包含在基底的第一区上形成第一鳍式结构且在基底的第二区上形成第二鳍式结构，其中第一角度位于第一鳍式结构的侧壁表面与第一隔离结构中每一个的顶面之间，第二角度位于第二鳍式结构的侧壁表面与第二隔离结构中每一个的顶面之间，且第一角度小于第二角度。
在一实施例中，在基底上形成鳍式结构包含在基底的第一区上形成第一鳍式结构且在基底的第二区上形成第二鳍式结构，其中第一鳍式结构具有倾斜的侧壁表面且第二鳍式结构具有垂直的侧壁表面。
在一实施例中，在基底上形成鳍式结构包含在基底上形成垫层，在垫层上形成硬掩模层，在硬掩模层上形成光致抗蚀剂层，将光致抗蚀剂层图案化以形成图案化光致抗蚀剂层，使用图案化光致抗蚀剂层作为掩模，将硬掩模层和垫层图案化以形成图案化硬掩模层和图案化垫层，以及使用图案化硬掩模层和图案化垫层作为掩模，蚀刻基底的一部分以形成鳍式结构。
一些实施例中，提供鳍式场效晶体管装置结构的形成方法。方法包含在基底的第一区和第二区上分别形成第一鳍式结构和第二鳍式结构，以及在第二鳍式结构上形成掩模层。方法包含蚀刻第一鳍式结构的一部分以形成从底部到顶部具有固定的鳍宽的第一鳍式结构，以及在第一鳍式结构和第二鳍式结构上形成隔离层。方法包含在隔离层上进行蚀刻工艺以在基底上形成隔离结构，其中隔离结构低于第一鳍式结构的顶面和第二鳍式结构的顶面，隔离结构包含在第一区上的第一隔离结构和在第二区上的第二隔离结构。第一角度位于第一鳍式结构的侧壁表面与第一隔离结构的顶面之间，第二角度位于第二鳍式结构的侧壁表面与第二隔离结构的顶面之间，且第一角度小于第二角度。
在一实施例中，第二鳍式结构具有从底部逐渐变细到顶部的渐细鳍宽。
在一实施例中，第一隔离结构的顶面高于第二隔离结构的顶面。
在一实施例中，鳍式场效晶体管装置结构的形成方法，更包含在第一隔离结构上形成另一掩模层以暴露出第二隔离结构，以及移除第二隔离结构的一部分，使得第一隔离结构的顶面高于第二隔离结构的顶面。
在一实施例中，在第一区和第二区上分别形成第一鳍式结构和第二鳍式结构包含在基底上形成垫层，在垫层上形成硬掩模层，在硬掩模层上形成光致抗蚀剂层，将光致抗蚀剂层图案化以形成图案化光致抗蚀剂层，使用图案化光致抗蚀剂层作为掩模，将硬掩模层和垫层图案化以形成图案化硬掩模层和图案化垫层，以及使用图案化硬掩模层和图案化垫层作为掩模，蚀刻基底的一部分。
在一实施例中，鳍式场效晶体管装置结构的形成方法，更包含在第一鳍式结构和第二鳍式结构上形成栅极介电层，以及在栅极介电层上形成栅极电极层。
在一实施例中，鳍式场效晶体管装置结构的形成方法，更包含在栅极电极层的侧壁表面上形成间隙物层，以及在第一鳍式结构和第二鳍式结构上以及栅极电极层旁形成层间介电结构，其中层间介电结构具有在第一区上的第一部分，以及在第二区上的第二部分，且层间介电结构的第一部分的底面高于第二部分的底面。
在一实施例中，鳍式场效晶体管装置结构的形成方法，更包含在第一隔离结构上形成另一第一鳍式结构，其中第一间距位于第一鳍式结构与另一第一鳍式结构之间，在第二隔离结构上形成另一第二鳍式结构，其中第二间距位于第二鳍式结构与另一第二鳍式结构之间，且第二间距大于第一间距。
一些实施例中，提供鳍式场效晶体管装置结构。鳍式场效晶体管装置结构包含形成于基底上的第一隔离结构，以及形成于前述基底上的第二隔离结构。鳍式场效晶体管装置结构包含延伸至第一隔离结构上的第一鳍式结构，且第一鳍式结构从底部到顶部具有固定的鳍宽，第一鳍式结构具有从第一鳍式结构的顶面测量至第一隔离结构的顶面的第一鳍高。鳍式场效晶体管装置结构包含延伸至第二隔离结构上的第二鳍式结构，且第二鳍式结构从底部到顶部具有渐细的鳍宽，第二鳍式结构具有从第二鳍式结构的顶面测量至第二隔离结构的顶面的第二鳍高，以及第一鳍高小于第二鳍高。
在一实施例中，鳍式场效晶体管装置结构更包含另一第一鳍式结构，延伸至第一隔离结构上，其中第一间距位于第一鳍式结构与另一第一鳍式结构之间，以及另一第二鳍式结构，延伸至第二隔离结构上，其中第二间距位于第二鳍式结构与另一第二鳍式结构之间，且第二间距大于第一间距。
在一实施例中，鳍式场效晶体管装置结构更包含栅极介电层，形成于第一鳍式结构和第二鳍式结构的中间部分上，以及栅极电极层，形成于栅极介电层上。
在一实施例中，鳍式场效晶体管装置结构更包含层间介电结构，形成于第一隔离结构和第二隔离结构上，其中层间介电结构在第一区上具有第一部分，且在第二区上具有第二部分，以及层间介电结构的第一部分的底面高于第二部分的底面。
在一实施例中，第一隔离结构具有第一深度，第二隔离结构具有第二深度，且第一深度大于第二深度。
以上概述数个实施例或范例的特征，以便本领域普通技术人员可以更理解本公开实施例的观点。本领域普通技术人员应该理解，他们能以本公开实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例或范例相同的目的及/或优势。本领域普通技术人员也应该理解到，此类等效的结构并无悖离本公开实施例的构思与范围，且他们能在不违背本公开实施例的构思和范围之下，做各式各样的改变、取代和替换。

Claims (17)

1.一种鳍式场效晶体管装置结构的形成方法，包括：
在一基底上形成多个鳍式结构，包括在该基底的一第一区上形成一第一鳍式结构和一第二鳍式结构并在该基底的一第二区上形成一第三鳍式结构和一第四鳍式结构，其中该第一鳍式结构的一第一垂直侧壁表面和该第二鳍式结构的一第二垂直侧壁表面之间的一第一间距小于该第三鳍式结构的一第三倾斜侧壁表面和该第四鳍式结构的一第四倾斜侧壁表面之间的一第二间距；
形成多个隔离结构环绕所述多个鳍式结构，其中所述多个隔离结构中每一个的顶面低于所述多个鳍式结构中每一个的顶面，且所述多个隔离结构包含在该第一区上的多个第一隔离结构，以及在该第二区上的多个第二隔离结构；
在所述多个第一隔离结构上形成一掩模层以暴露出所述多个第二隔离结构；
移除所述多个第二隔离结构的一部分，使得所述多个第二隔离结构中每一个的顶面低于所述多个第一隔离结构中每一个的顶面；以及
在所述多个鳍式结构和所述多个隔离结构上形成一栅极介电层，其中该栅极介电层在该第一区和该第二区之间具有阶梯状。
2.如权利要求1所述的鳍式场效晶体管装置结构的形成方法，其中形成所述多个隔离结构环绕所述多个鳍式结构包括：
在所述多个鳍式结构上沉积一隔离层；
在该隔离层上进行一研磨工艺；以及
进行一蚀刻工艺以移除该隔离层的一部分，使得所述多个隔离结构中每一个的顶面低于所述多个鳍式结构中每一个的顶面。
3.如权利要求1所述的鳍式场效晶体管装置结构的形成方法，还包括：
在该栅极介电层上形成一栅极电极层。
4.如权利要求3所述的鳍式场效晶体管装置结构的形成方法，还包括：
在该栅极电极层的侧壁表面上形成一间隙物层；以及
在所述多个鳍式结构上和该栅极电极层旁形成一层间介电结构，其中该层间介电结构具有在该第一区上的一第一部分，以及在该第二区上的一第二部分，且该层间介电结构的该第一部分的底面高于该第二部分的底面。
5.如权利要求1所述的鳍式场效晶体管装置结构的形成方法，
其中一第一角度位于该第一鳍式结构的该第一垂直侧壁表面与所述多个第一隔离结构中每一个的顶面之间，一第二角度位于该第三鳍式结构的该第三倾斜侧壁表面与所述多个第二隔离结构中每一个的顶面之间，且该第一角度小于该第二角度。
6.如权利要求1所述的鳍式场效晶体管装置结构的形成方法，其中在该基底上形成所述多个鳍式结构包括：
在该基底上形成一垫层；
在该垫层上形成一硬掩模层；
在该硬掩模层上形成一光致抗蚀剂层；
将该光致抗蚀剂层图案化以形成一图案化光致抗蚀剂层；
使用该图案化光致抗蚀剂层作为掩模，将该硬掩模层和该垫层图案化以形成一图案化硬掩模层和一图案化垫层；以及
使用该图案化硬掩模层和该图案化垫层作为掩模，蚀刻该基底的一部分以形成所述多个鳍式结构。
7.一种鳍式场效晶体管装置结构的形成方法，包括：
在一基底的一第一区上形成一第一鳍式结构和一第二鳍式结构，并在该基底的一第二区上形成一第三鳍式结构和一第四鳍式结构；
在该第三鳍式结构和该第四鳍式结构上形成一掩模层；
蚀刻该第一鳍式结构和该第二鳍式结构的一部分以形成从底部到顶部具有固定的鳍宽的该第一鳍式结构和该第二鳍式结构；
在该第一鳍式结构、该第二鳍式结构、该第三鳍式结构和该第四鳍式结构上形成一隔离层；
在该隔离层上进行一蚀刻工艺以在该基底上形成一隔离结构，其中该隔离结构低于该第一鳍式结构的顶面、该第二鳍式结构的顶面、该第三鳍式结构的顶面和该第四鳍式结构的顶面，该隔离结构包括在该第一区上的一第一隔离结构和在该第二区上的一第二隔离结构，
其中一第一角度位于该第一鳍式结构的一第一垂直侧壁表面与该第一隔离结构的顶面之间，一第二角度位于该第三鳍式结构的一第三倾斜侧壁表面与该第二隔离结构的顶面之间，且该第一角度小于该第二角度，
其中该第一鳍式结构的该第一垂直侧壁表面和该第二鳍式结构的一第二垂直侧壁表面之间的一第一间距小于该第三鳍式结构的该第三倾斜侧壁表面和该第四鳍式结构的一第四倾斜侧壁表面之间的一第二间距；以及
在该第一鳍式结构和该第二鳍式结构上形成一栅极介电层，其中该栅极介电层在该第一区和该第二区之间具有阶梯状。
8.如权利要求7所述的鳍式场效晶体管装置结构的形成方法，其中该第三鳍式结构具有从底部逐渐变细到顶部的一渐细鳍宽。
9.如权利要求7所述的鳍式场效晶体管装置结构的形成方法，其中该第一隔离结构的顶面高于该第二隔离结构的顶面。
10.如权利要求7所述的鳍式场效晶体管装置结构的形成方法，还包括：
在该第一隔离结构上形成一另一掩模层以暴露出该第二隔离结构；以及
移除该第二隔离结构的一部分，使得该第一隔离结构的顶面高于该第二隔离结构的顶面。
11.如权利要求7所述的鳍式场效晶体管装置结构的形成方法，其中形成该第一鳍式结构、该第二鳍式结构、该第三鳍式结构和该第四鳍式结构包括：
在该基底上形成一垫层；
在该垫层上形成一硬掩模层；
在该硬掩模层上形成一光致抗蚀剂层；
将该光致抗蚀剂层图案化以形成一图案化光致抗蚀剂层；
使用该图案化光致抗蚀剂层作为掩模，将该硬掩模层和该垫层图案化以形成一图案化硬掩模层和一图案化垫层；以及
使用该图案化硬掩模层和该图案化垫层作为掩模，蚀刻该基底的一部分。
12.如权利要求7所述的鳍式场效晶体管装置结构的形成方法，还包括：
在该栅极介电层上形成一栅极电极层。
13.如权利要求12所述的鳍式场效晶体管装置结构的形成方法，还包括：
在该栅极电极层的侧壁表面上形成一间隙物层；以及
在该第一鳍式结构、该第二鳍式结构、该第三鳍式结构、该第四鳍式结构上以及该栅极电极层旁形成一层间介电结构，其中该层间介电结构具有在该第一区上的第一部分，以及在该第二区上的第二部分，且该层间介电结构的该第一部分的底面高于该第二部分的底面。
14.一种鳍式场效晶体管装置结构，包括：
一第一隔离结构，形成于一基底上；
一第二隔离结构，形成于该基底上；
一第一鳍式结构和一第二鳍式结构，延伸至该第一隔离结构上，其中该第一鳍式结构从底部到顶部具有一固定的鳍宽，且该第一鳍式结构具有一第一鳍高，从该第一鳍式结构的顶面测量至该第一隔离结构的顶面；
一第三鳍式结构和一第四鳍式结构，延伸至该第二隔离结构上，其中该第三鳍式结构从底部到顶部具有一渐细的鳍宽，且该第三鳍式结构具有一第二鳍高，从该第三鳍式结构的顶面测量至该第二隔离结构的顶面，以及该第一鳍高小于该第二鳍高，其中该第一鳍式结构的一第一垂直侧壁表面和该第二鳍式结构的一第二垂直侧壁表面之间的一第一间距小于该第三鳍式结构的一第三倾斜侧壁表面和该第四鳍式结构的一第四倾斜侧壁表面之间的一第二间距；以及
一栅极介电层，形成于该第一鳍式结构和该第三鳍式结构的中间部分上，并在该第一隔离结构和该第二隔离结构之间具有阶梯状。
15.如权利要求14所述的鳍式场效晶体管装置结构，还包括：
一栅极电极层，形成于该栅极介电层上。
16.如权利要求14所述的鳍式场效晶体管装置结构，还包括：
一层间介电结构，形成于该第一隔离结构和该第二隔离结构上，其中该层间介电结构在一第一区上具有第一部分，且在一第二区上具有第二部分；以及该层间介电结构的该第一部分的底面高于该第二部分的底面。
17.如权利要求14所述的鳍式场效晶体管装置结构，其中该第一隔离结构具有一第一深度，该第二隔离结构具有一第二深度，且该第一深度大于该第二深度。
CN201711217315.1A 2017-08-31 2017-11-28 鳍式场效晶体管装置结构及其形成方法 Active CN109427894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/692,085 US10276720B2 (en) 2017-08-31 2017-08-31 Method for forming fin field effect transistor (FINFET) device structure
US15/692,085 2017-08-31

Publications (2)

Publication Number Publication Date
CN109427894A CN109427894A (zh) 2019-03-05
CN109427894B true CN109427894B (zh) 2022-01-28

Family

ID=65434355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711217315.1A Active CN109427894B (zh) 2017-08-31 2017-11-28 鳍式场效晶体管装置结构及其形成方法

Country Status (3)

Country Link
US (3) US10276720B2 (zh)
CN (1) CN109427894B (zh)
TW (1) TWI660411B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109994471B (zh) 2017-12-29 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
JP7042726B2 (ja) * 2018-10-04 2022-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111370370B (zh) * 2018-12-26 2023-03-14 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
TWI834038B (zh) * 2020-05-28 2024-03-01 台灣積體電路製造股份有限公司 具有均勻階梯高度之淺溝槽隔離結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514165A (zh) * 2014-10-13 2016-04-20 三星电子株式会社 半导体器件及其制造方法
CN105814672A (zh) * 2013-12-12 2016-07-27 德克萨斯仪器股份有限公司 Finfet装置的设计和集成

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128797A1 (en) * 2006-11-30 2008-06-05 International Business Machines Corporation Structure and method for multiple height finfet devices
US9922878B2 (en) * 2010-01-08 2018-03-20 Semiconductor Manufacturing International (Shanghai) Corporation Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9202917B2 (en) * 2013-07-29 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buried SiGe oxide FinFET scheme for device enhancement
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9184087B2 (en) * 2013-12-27 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming FinFETs with different fin heights
CN111564371B (zh) 2014-09-09 2023-03-24 蓝枪半导体有限责任公司 鳍状结构及其制造方法
US9418994B1 (en) 2015-03-26 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9997369B2 (en) * 2016-09-27 2018-06-12 International Business Machines Corporation Margin for fin cut using self-aligned triple patterning
US10217841B2 (en) * 2017-05-04 2019-02-26 International Business Machines Corporation Forming an uniform L-shaped inner spacer for a vertical transport fin field effect transistor (VT FinFET)
KR102221220B1 (ko) * 2017-05-24 2021-03-03 삼성전자주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814672A (zh) * 2013-12-12 2016-07-27 德克萨斯仪器股份有限公司 Finfet装置的设计和集成
CN105514165A (zh) * 2014-10-13 2016-04-20 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN109427894A (zh) 2019-03-05
TW201913753A (zh) 2019-04-01
US20190067483A1 (en) 2019-02-28
US20220238716A1 (en) 2022-07-28
US11949014B2 (en) 2024-04-02
US11309423B2 (en) 2022-04-19
TWI660411B (zh) 2019-05-21
US20190252547A1 (en) 2019-08-15
US10276720B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US10763362B2 (en) Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
US10483169B2 (en) FinFET cut-last process using oxide trench fill
TWI575583B (zh) 鰭式場效電晶體裝置結構與其形成方法
US10825918B2 (en) Semiconductor device structure and method for forming the same
CN109427894B (zh) 鳍式场效晶体管装置结构及其形成方法
TWI572035B (zh) 半導體裝置及其製造方法
TWI749275B (zh) 半導體裝置及其製造方法
US8786019B2 (en) CMOS FinFET device
US20160240531A1 (en) FinFET Device and Method of Manufacturing Same
KR101776411B1 (ko) 핀 전계 효과 트랜지스터（ｆｉｎｆｅｔ）디바이스 구조물 및 그 형성 방법
US10276662B2 (en) Method of forming contact trench
US10797050B2 (en) Fin field effect transistor (finFET) device structure with capping layer and method for forming the same
US10157997B2 (en) FinFETs and methods of forming the same
US11855084B2 (en) Integrated circuits with FinFET gate structures
US10312149B1 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
TW201926479A (zh) 半導體裝置的製造方法
US11616146B2 (en) Semiconductor device structure and method for forming the same
TWI778507B (zh) 半導體元件及其形成方法
US11626504B2 (en) Fin field effect transistor (FinFET) device structure
US20220320084A1 (en) Integrated circuit structure and manufacturing method thereof
CN112750817A (zh) 半导体装置结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant