TW201913753A - 鰭式場效電晶體裝置結構及其形成方法 - Google Patents

鰭式場效電晶體裝置結構及其形成方法 Download PDF

Info

Publication number
TW201913753A
TW201913753A TW106135928A TW106135928A TW201913753A TW 201913753 A TW201913753 A TW 201913753A TW 106135928 A TW106135928 A TW 106135928A TW 106135928 A TW106135928 A TW 106135928A TW 201913753 A TW201913753 A TW 201913753A
Authority
TW
Taiwan
Prior art keywords
fin
forming
isolation
layer
structures
Prior art date
Application number
TW106135928A
Other languages
English (en)
Other versions
TWI660411B (zh
Inventor
陳維邦
郭廷晃
張簡旭珂
鄭志成
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201913753A publication Critical patent/TW201913753A/zh
Application granted granted Critical
Publication of TWI660411B publication Critical patent/TWI660411B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

提供鰭式場效電晶體裝置結構及其形成方法。方法包含在基底上形成複數個鰭式結構，且基底包含第一區和第二區。方法包含形成複數個隔離結構環繞鰭式結構，且隔離結構中每一個的頂面低於鰭式結構中每一個的頂面，以及隔離結構包含在第一區上的第一隔離結構和在第二區上的第二隔離結構。方法包含在第一隔離結構上形成遮罩層以暴露出第二隔離結構，以及移除第二隔離結構的一部份，使得第二隔離結構中每一個的頂面低於第一隔離結構中每一個的頂面。

Description

鰭式場效電晶體裝置結構及其形成方法
本發明實施例是關於鰭式場效電晶體裝置結構及其形成方法，特別是有關於具有不同的鰭的鰭式場效電晶體裝置結構及其形成方法。
半導體裝置被用於各式各樣的電子應用中，例如個人電腦、手機、數位相機和其他電子設備。典型上，半導體裝置的製造是藉著在半導體基底上依序沉積絕緣或介電層、導電層和半導體層之材料，且利用微影(lithography)將各式的材料層圖案化以形成電路組件及元件於半導體基底上。許多積體電路典型上被製造在單一半導體晶圓上，且晶圓上的個別晶粒是藉由切割積體電路間的刻線來分離。典型的單一晶粒是各自封裝，例如在多晶片模組或其他種類的封裝。
當半導體工業已進展至奈米科技製程世代以追求更高的裝置密度、更高的性能和較低的成本，來自生產和設計的考驗造就了三維(3D)設計的發展，例如鰭式場效電晶體(fin field effect transistor，FinFET)。鰭式場效電晶體的製造具有從基底上延伸的豎立薄「鰭」(fin)(或鰭式結構)，鰭式場效電晶體的通道形成於此豎立的鰭中，閘極則提供於鰭上方。鰭式場效電晶體的優點可包含降低短通道效應，和提供更高的電 流。
雖然目前存在的鰭式場效電晶體裝置及鰭式場效電晶體裝置的製造方法已逐漸滿足它們既定的用途，隨著裝置尺寸持續地縮小，它們仍未在各方面皆徹底地符合要求。
根據本發明的一些實施例，提供鰭式場效電晶體裝置結構的形成方法。方法包含在基底上形成複數個鰭式結構，且基底包含第一區和第二區。方法包含形成複數個隔離結構環繞鰭式結構，且隔離結構中每一個的頂面低於鰭式結構中每一個的頂面，以及隔離結構包含在第一區上的第一隔離結構和在第二區上的第二隔離結構。方法包含在第一隔離結構上形成遮罩層以暴露出第二隔離結構，以及移除第二隔離結構的一部份，使得第二隔離結構中每一個的頂面低於第一隔離結構中每一個的頂面。
根據本發明的一些實施例，鰭式場效電晶體裝置結構的形成方法。方法包含在基底的第一區和第二區上分別形成第一鰭式結構和第二鰭式結構，以及在第二鰭式結構上形成遮罩層。方法包含蝕刻第一鰭式結構的一部份以形成從底部到頂部具有固定的鰭寬的第一鰭式結構，以及在第一鰭式結構和第二鰭式結構上形成隔離層。方法包含在隔離層上進行蝕刻製程以在基底上形成隔離結構，其中隔離結構低於第一鰭式結構的頂面和第二鰭式結構的頂面，隔離結構包含在第一區上的第一隔離結構和在第二區上的第二隔離結構。第一角度位於第一鰭式結構的側壁表面與第一隔離結構的頂面之間，第二角度位 於第二鰭式結構的側壁表面與第二隔離結構的頂面之間，且第一角度小於第二角度。
根據本發明的一些實施例，提供鰭式場效電晶體裝置結構。鰭式場效電晶體裝置結構包含形成於基底上的第一隔離結構，以及形成於前述基底上的第二隔離結構。鰭式場效電晶體裝置結構包含延伸至第一隔離結構上的第一鰭式結構，且第一鰭式結構從底部到頂部具有固定的鰭寬，第一鰭式結構具有從第一鰭式結構的頂面測量至第一隔離結構的頂面的第一鰭高。鰭式場效電晶體裝置結構包含延伸至第二隔離結構上的第二鰭式結構，且第二鰭式結構從底部到頂部具有漸細的鰭寬，第二鰭式結構具有從第二鰭式結構的頂面測量至第二隔離結構的頂面的第二鰭高，以及第一鰭高小於第二鰭高。
11‧‧‧第一區
12‧‧‧第二區
100、200、300、400‧‧‧鰭式場效電晶體裝置結構
102‧‧‧基底
104‧‧‧介電層
106、210、220、230‧‧‧遮罩層
108‧‧‧光阻層
110a、110b‧‧‧鰭式結構
112‧‧‧隔離層
114a、114b‧‧‧隔離結構
116‧‧‧閘極介電層
118‧‧‧閘極電極層
120‧‧‧閘極結構
122‧‧‧間隙物層
126‧‧‧層間介電結構
212、222、232‧‧‧蝕刻製程
D1‧‧‧第一深度
D2‧‧‧第二深度
H1‧‧‧第一鰭高
H2‧‧‧第二鰭高
P1‧‧‧第一間距
P2‧‧‧第二間距
W1‧‧‧頂寬
W2‧‧‧底寬
θ1‧‧‧第一角度
θ3‧‧‧第三角度
θ4‧‧‧第四角度
△H‧‧‧高度差
藉由以下的詳述配合所附圖式，我們能更加理解本發明實施例的內容。需注意的是，根據工業上的標準慣例，許多部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，這些部件的尺寸可能被任意地增加或減少。
第1A-1I圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構的各個階段的透視示意圖；第2A-2I圖是顯示第1A-1I圖中形成鰭式場效電晶體裝置結構的各個階段的剖面示意圖；第3A-3H圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構的各個階段的透視示意圖；第4A-4H圖是顯示第3A-3H圖中形成鰭式場效電晶體裝置 結構的各個階段的剖面示意圖；第5A-5E圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構的各個階段的透視示意圖；第6A-6E圖是顯示第5A-5E圖中形成鰭式場效電晶體裝置結構的各個階段的剖面示意圖；第7A-7D圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構的各個階段的透視示意圖；第8A-8D圖是顯示第7A-7D圖中形成鰭式場效電晶體裝置結構的各個階段的剖面示意圖。
以下提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例的說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，以下敘述中提及第一部件形成於第二部件之上或上方，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本發明實施例在各種範例中可能重複參考數字及/或字母，此重複是為了簡化和清楚，並非在討論的各種實施例及/或組態之間指定其關係。
以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的參考數字被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的操作，且一些敘述的操作可為了該方法的其他實施例被取代或刪除。
鰭(fins)可藉由任何合適的方法以進行圖案化。舉例而言，可使用一或多道微影(photolithography)製程，例如雙重圖案化(double-patterning)或多重圖案化(multi-patterning)製程，以將鰭圖案化。一般而言，雙重圖案化或多重圖案化製程係結合微影和自對準(self-aligned)製程，舉例而言，允許形成具有間距小於使用單一、直接的微影製程可獲得的間距的圖案。舉例而言，在一實施例中，在基底上形成犧牲層，且使用微影製程以將此犧牲層圖案化。使用自對準製程以在圖案化的犧牲層的側邊形成間隙物。然後移除犧牲層，且剩餘的間隙物可用以將鰭圖案化。
提供形成鰭式場效電晶體(fin field effect transistor，FinFET)裝置結構的實施例。第1A-1I圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構100的各個階段的透視示意圖。第2A-2I圖是顯示第1A-1I圖中形成鰭式場效電晶體裝置結構100的各個階段的剖面示意圖。第2A-2I圖是沿著第1A-1I圖中的線a-a’的剖面示意圖。
參見第1A圖，提供基底102。基底102包含第一區11和第二區12。基底102可由矽或其他半導體材料製成。一些實施例中，基底102為矽晶圓。或者或更甚者，基底102可包含其他元素半導體材料，例如鍺(Ge)。一些實施例中，基底102由化合物半導體製成，例如碳化矽、砷化鎵、砷化銦或磷化銦。一些實施例中，基底102由合金半導體製成，例如矽鍺、碳化矽鍺、磷化砷鎵或磷化銦鎵。一些實施例中，基底102包含磊晶層。舉例而言，基底102有覆蓋在塊材半導體之上的磊晶層。
之後，在基底102上形成介電層104和遮罩層106，且在遮罩層106上形成光阻層108。藉由圖案化製程將光阻層108圖案化。圖案化製程包含微影製程以及蝕刻製程。微影製程包含光阻塗佈(例如旋轉塗佈)、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、洗滌和烘乾(例如硬烤)。蝕刻製程包含乾式蝕刻製程或濕式蝕刻製程。
介電層104是位於基底102與遮罩層106之間的緩衝層。此外，當移除遮罩層106時，使用介電層104作為停止層。介電層104可由氧化矽製成。遮罩層106可由氧化矽、氮化矽、氮氧化矽或其他合適的材料製成。一些其他的實施例中，介電層104上可形成不只一個遮罩層106。
藉由沉積製程形成介電層104和遮罩層106，例如化學氣相沉積(chemical vapor deposition，CVD)製程、高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition，HDPCVD)製程、旋轉塗佈製程、濺鍍製程或其他合適的製程。
根據一些實施例，如第1B和2B圖所示，將光阻層108圖案化之後，使用圖案化光阻層108作為遮罩，將介電層104和遮罩層106圖案化。結果，得到圖案化介電層104和圖案化遮罩層106。之後，移除圖案化光阻層108。
接續前述，使用圖案化介電層104和圖案化遮罩層106作為遮罩，在基底102上進行蝕刻製程以形成一些鰭式結構110a、110b。鰭式結構110a、110b包含在第一區11內的第一鰭式結構110a和在第二區12內的第二鰭式結構110b。一些實施例 中，每一個鰭式結構110a、110b具有從頂部到底部逐漸增加的寬度。換言之，每一個鰭式結構110a、110b具有從底部到頂部逐漸變細的漸細的(taperd)鰭寬(fin width)。
蝕刻製程可包含乾式蝕刻製程或濕式蝕刻製程。一些實施例中，使用乾式蝕刻製程以蝕刻基底102。乾式蝕刻製程包含使用以氟為基礎之蝕刻氣體，如：SF6,CxFy,NF3或前述之組合。蝕刻製程可為時間控制的製程，且能持續直至鰭式結構110a、110b達到預定的高度。
在形成隔離層112之前(如第1C圖所示)，可在鰭式結構110a、110b上選擇性地進行熱氧化製程，以修復鰭式結構110a、110b的側壁表面在蝕刻製程期間所產生的任何毀損。應注意的是，雖然第1A-1I和2A-2I圖中僅繪示四個鰭式結構110a、110b，然而鰭式結構110a、110b的數量可根據實際應用進行調整。
根據一些實施例，如第1C和2C圖所示，在形成鰭式結構110a、110b之後，形成隔離層112覆蓋位於基底102上的鰭式結構110a、110b。
一些實施例中，隔離層112由氧化矽、氮化矽、氮氧化矽，摻氟矽玻璃(fluoride-doped silicate glass，FSG)或其他低介電常數(low-k)之介電材料所製成。隔離層112可由沉積製程進行沉積，例如化學氣相沉積(CVD)製程、旋轉塗佈玻璃(spin-on-glass)製程或其他適合的製程。
之後，如第1D和2D圖所示，將隔離層112薄化或平坦化以暴露出圖案化遮罩層106的頂面。一些實施例中，隔離 層112藉由化學機械研磨(chemical mechanical polishing，CMP)製程以薄化。
接著，根據一些實施例，如第1E和2E圖所示，移除隔離層112的一部分以形成一些隔離結構114a、114b。此外，移除圖案化介電層104和圖案化遮罩層106。隔離結構114a、114b包含在第一區11上的第一隔離結構114a和在第二區12上的第二隔離結構114b。隔離結構114a、114b可為環繞鰭式結構110a、110b的淺溝槽隔離(shallow trench isolation，STI)結構。
每一個鰭式結構110a、110b的下部分由每一個隔離結構114a、114b所環繞，且每一個鰭式結構110a、110b的上部分從每一個隔離結構114a、114b所突出。換言之，每一個鰭式結構110a、110b的一部分係嵌入於每一個隔離結構114a、114b中。隔離結構114a、114b可防止電性干擾或串擾(crosstalk)。
接續前述，根據一些實施例，如第1F和2F圖所示，在第一鰭式結構110a和第一隔離結構114a上形成遮罩層210，且移除第二隔離結構114b的一部分。一些實施例中，在第二隔離結構114b上進行蝕刻製程212，以移除第二隔離結構114b的前述部分。
遮罩層210覆蓋第一隔離結構114a，但暴露出第二隔離結構114b。一些實施例中，遮罩層210由光阻材料製成，例如聚苯並噁唑(polybenzoxazole，PBO)、SU-8-光敏感環氧樹脂(SU-8-photo-sensitive-epoxy)、膜式高分子材料及/或其相似物。
接著，根據一些實施例，如第1G和2G圖所示，在蝕刻製程212之後，移除遮罩層210。結果，每一個第一隔離結構114a的頂面高於每一個第二隔離結構114b的頂面。換言之，每一個第二隔離結構114b的頂面低於每一個第一隔離結構114a的頂面。
每一個第一鰭式結構110a具有第一鰭高(fin height)H1，從每一個第一鰭式結構110a的頂面測量至每一個第一隔離結構114a的頂面。每一個第二鰭式結構110b具有第二鰭高H2，從每一個第二鰭式結構110b的頂面測量至每一個第二隔離結構114b的頂面。第一鰭高H1小於第二鰭高H2。一些實施例中，第一鰭高H1在約40nm至約60nm的範圍內。一些實施例中，第二鰭高H2在約40.1nm至約80nm的範圍內。第一鰭高H1與第二鰭高H2之間的高度差△H在約0.1nm至約20nm的範圍內。
每一個第一隔離結構114a具有第一深度D1，且每一個第二隔離結構114b具有第二深度D2。一些實施例中，每一個第一隔離結構114a的第一深度D1大於每一個第二隔離結構114b的第二深度D2。
在第一區11中，第一間距P1位於相鄰兩個第一鰭式結構110a之間，且第二間距P2位於相鄰兩個第二鰭式結構110b之間。一些實施例中，第一間距P1在約20nm至約60nm的範圍內。一些實施例中，第二間距P2在約20nm至約60nm的範圍內。
如第2G圖所示，第一角度θ1在每一個鰭式結構110a、110b的側壁表面與每一個隔離結構114a、114b的頂面之間。一些實施例中，第一角度θ1在約95度至約120度的範圍內。 每一個第一鰭式結構110a具有頂寬W1和底寬W2，且頂寬W1小於底寬W2。
然後，根據一些實施例，如第1H和2H圖所示，在鰭式結構110a、110b和隔離結構114a、114b上形成閘極介電層116，且在閘極介電層116上形成閘極電極層118。閘極結構120是由閘極介電層116和閘極電極層118所構成。一些實施例中，閘極介電層116為虛設(dummy)閘極介電層，且閘極電極層118為虛設閘極電極層。在後續的步驟中可將虛設閘極介電層和虛設閘極電極層置換掉，以形成具有高介電常數(high-k)之介電層和金屬閘極電極層之真正的閘極結構。
一些實施例中，閘極介電層116可包含介電材料，例如氧化矽、氮化矽、氮氧化矽、具有高介電常數(high-k)之介電材料或前述之組合。一些實施例中，閘極電極層118由多晶矽製成。閘極介電層116和閘極電極層118係由各自獨立的沉積製程以形成，例如化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、高密度電漿化學氣相沉積(HDPCVD)、金屬有機化學氣相沉積(metal organic CVD，MOCVD)或電漿增強化學氣相沉積(plasma enhanced CVD，PECVD)。
隨後，根據一些實施例，在閘極結構120兩側的側壁上形成一對間隙物層122。明確而言，間隙物層122係形成在閘極電極層118的側壁表面上。間隙物層122可由氧化矽、氮化矽、氮氧化矽及/或介電材料製成。一些實施例中，間隙物層122是由化學氣相沉積(CVD)製程、旋轉塗佈玻璃製程或其他適 合的製程以形成。
接續前述，移除鰭式結構110a、110b的頂部以形成凹陷(未繪示)，且在凹陷內形成源/汲極(source/drain，S/D)結構(未繪示)。源/汲極結構係形成在閘極結構120的兩側。一些實施例中，源/汲極結構為應變的(strained)源/汲極結構。一些實施例中，源/汲極結構是藉由磊晶(epitaxial，epi)製程，在鰭式結構110a、110b的凹陷內成長應變材料以形成。此外，應變材料的晶格常數可不同於基底102的晶格常數。
一些實施例中，源/汲極結構包含Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或前述之組合。磊晶製程可包含選擇性磊晶成長(selective epitaxy growth，SEG)製程、化學氣相沉積(CVD)之沉積技術(例如氣相磊晶(vapor-phase epitaxy，VPE)及/或超高真空化學氣相沉積(ultra-high vacuum CVD，UHVCVD))、分子束磊晶(molecular beam epitaxy)或其他合適的磊晶製程。
一些實施例中，在源/汲極結構形成之後，在源/汲極結構和閘極結構120上形成接觸蝕刻停止層(contact etch stop layer，CESL)(未繪示)。一些實施例中，接觸蝕刻停止層是由氮化矽、氮氧化矽及/或其他合適的材料製成。接觸蝕刻停止層可由電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(low pressure CVD)、原子層沉積(ALD)或其他合適的製程以形成。
隨後，根據一些實施例，如第1I和2I圖所示，在基底102上的鰭式結構110a、110b上形成層間介電(inter-layer dielectric，ILD)材料。接著，將層間介電材料平坦化以形成層間介電(ILD)結構126。
層間介電結構126在第一區11內具有第一部分，且在第二區12內具有第二部分。層間介電結構126的第一部分的底面高於層間介電結構126的第二部分的底面。層間介電結構126可包含由多個介電材料製成的多層，例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數(low-k)之介電材料及/或其他合適的介電材料。低介電常數之介電材料的例子可包含氟矽玻璃(fluorinated silica glass，FSG)、摻碳氧化矽、非晶(amorphous)氟化碳、聚對二甲苯(parylene)、雙-苯環丁烯(bis-benzocyclobutenes，BCB)或聚亞醯胺(polyimide)，但不限於此。層間介電結構126可藉由化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、旋轉塗佈或其他合適的製程形成。
然後，移除虛設閘極介電層116和虛設閘極電極層118以形成溝槽，且將真正的閘極介電層和金屬閘極電極層(未繪示)填入前述溝槽。一些實施例中，可在閘極介電層與閘極電極層之間形成功函數層(未繪示)。功函數層是由金屬材料製成，且此金屬材料可包含N-功函數金屬或P-功函數金屬。N-功函數金屬包含W、Cu、Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、Zr或前述之組合。P-功函數金屬包含TiN、WN、TaN、Ru或前述之組合。之後，鰭式場效電晶體裝置結 構100將繼續形成其他裝置或結構。
在第一實施例中，藉由進行兩道蝕刻製程，可得到具有不同鰭高的鰭式場效電晶體裝置結構100。進行第一蝕刻製程以同時移除第一隔離結構114a的一部分和第二隔離結構114b的一部分。藉由使用額外之遮罩層的第二蝕刻製程以進一步移除第二隔離結構114b直至達到預定的深度。相較於藉由一道蝕刻製程以形成第二隔離結構114b，藉由兩道蝕刻製程可更精準地控制蝕刻量。特別是當鰭式場效電晶體裝置結構具有微細的間隔(spacing)(或較小的間距(pitch))時，此微細的間隔或較小的間距是位於相鄰的閘極結構之間且在約奈米(nm)級的範圍內，由於陰影效應(shadow effect)的緣故，第二隔離結構114b的底部的移除將變得困難。為了更精準地控制鰭高，藉由第一粗略的蝕刻製程和第二精確的蝕刻製程以移除第二隔離結構114b。此外，第二蝕刻製程可相容於鰭式場效電晶體的製程。
再者，具有不同鰭高的鰭式場效電晶體裝置結構100可改善其截止頻率(cutoff frequency，Ft)，因此，鰭式場效電晶體裝置結構100可用於高頻率的裝置中。
第3A-3H圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構200的各個階段的透視示意圖。第4A-4H圖是顯示第3A-3H圖中形成鰭式場效電晶體裝置結構200的各個階段的剖面示意圖。第4A-4H圖是沿著第3A-3H圖中的線a-a’的剖面示意圖。一些用於形成鰭式場效電晶體裝置結構200的製程和材料可相似或等同於用於形成鰭式場效電晶體 裝置結構100的製程和材料，在此便不重複。
第3A-3B圖的結構相似於第1A-1B圖的結構，且第4A-4B圖的結構相似於第2A-2B圖的結構，在此便不重複。
接續前述，根據一些實施例，如第3C和4C圖所示，在第二區12的第二鰭式結構110b上形成遮罩層220，且移除第一鰭式結構110a的一部分。在第一區11上的第一鰭式結構110a上進行蝕刻製程222，以移除或塑形第一鰭式結構110a的一部分。一些實施例中，蝕刻製程222為使用蝕刻氣體的乾式蝕刻製程，蝕刻氣體例如Cl2、HB、CF4或其他合適的氣體。每一個第一鰭式結構110a從底部到頂部具有固定的寬度。
隨後，根據一些實施例，如第3D和4D圖所示，在蝕刻製程222之後移除遮罩層220。遮罩層220可藉由乾式蝕刻製程或濕式蝕刻製程以移除。
第一區11內的第一鰭式結構110a和第二區12內的第二鰭式結構110b具有不同的鰭的輪廓(profile)。與第二鰭式結構110b相比，第一鰭式結構110a係蝕刻兩次且具有較直的側壁表面。
接續前述，根據一些實施例，如第3E和4E圖所示，形成隔離層112覆蓋基底102上的鰭式結構110a、110b。
接著，根據一些實施例，如第3F和4F圖所示，將隔離層112薄化或平坦化，然後將其蝕刻以形成第一隔離結構114a和第二隔離結構114b。結果，第一鰭式結構110a由第一隔離結構114a所環繞，且第二鰭式結構110b由第二隔離結構114b所環繞。
每一個第一鰭式結構110a具有第一鰭高H1，且每一個第二鰭式結構110b具有第二鰭高H2。一些實施例中，第一鰭高H1等於第二鰭高H2。每一個第二鰭式結構110b具有頂寬W1和底寬W2，且頂寬W1小於底寬W2。每一個第一鰭式結構110a具有從底部到頂部固定的寬度。
第三角度θ3位於每一個第一鰭式結構110a的側壁表面與每一個第一隔離結構114a的頂面之間。每一個第一鰭式結構110a的側壁表面實質上正交於每一個第一隔離結構114a的頂面。第四角度θ4位於每一個第二鰭式結構110b的側壁表面與每一個第二隔離結構114b的頂面之間。一些實施例中，第三角度θ3小於第四角度θ4。一些實施例中，第三角度θ3在約80度至約90度的範圍內。一些實施例中，第四角度θ4在約80度至約120度的範圍內。第三角度θ3與第四角度θ4之間的角度差在約0度至約30度的範圍內。
接著，根據一些實施例，如第3G和4G圖所示，在鰭式結構110a、110b和隔離結構114a、114b上形成閘極結構120。閘極結構120包含閘極介電層116和閘極電極層118。然後，在閘極結構120兩側的側壁上形成一對間隙物層122。
接續前述，根據一些實施例，如第3H和4H圖所示，在鰭式結構110a、110b和隔離結構114a、114b上形成層間介電結構126。之後，鰭式場效電晶體裝置結構200將繼續形成其他裝置或結構。
在第二實施例中，形成具有不同鰭的輪廓的鰭式場效電晶體裝置結構200。在第一區11的第一鰭式結構110a具 有較直的側壁表面，而在第二區12的第二鰭式結構110b則具有傾斜的側壁表面。藉由形成不同的鰭的輪廓，可降低鰭式場效電晶體裝置結構200的寄生電容(parasite capacitance，C)，故可改善鰭式場效電晶體裝置結構200的截止頻率(Ft)。因此，鰭式場效電晶體裝置結構200可用於高頻率的裝置中。
第5A-5E圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構300的各個階段的透視示意圖。第6A-6E圖是顯示第5A-5E圖中形成鰭式場效電晶體裝置結構300的各個階段的剖面示意圖。第6A-6E圖是沿著第5A-5E圖中的線a-a’的剖面示意圖。一些用於形成鰭式場效電晶體裝置結構300的製程和材料可相似或等同於用於形成鰭式場效電晶體裝置結構100的製程和材料，在此便不重複。
根據一些實施例，如第5A和6A圖所示，在形成鰭式結構110a、110b之後，形成隔離層112覆蓋基底102上的鰭式結構110a、110b。
隨後，如第5B和6B圖所示，將隔離層112薄化或平坦化以暴露出圖案化遮罩層106的頂面。一些實施例中，藉由化學機械研磨(CMP)製程以薄化隔離層112。
接續前述，根據一些實施例，如第5C和6C圖所示，移除隔離層112的一部分以形成一些隔離結構114。此外，移除圖案化介電層104和圖案化遮罩層106。隔離結構114包含在第一區11上的第一隔離結構114a和在第二區12上的第二隔離結構114b。
應注意的是，由於第二鰭式結構110b具有較窄的 頂部，因此相鄰兩個第二鰭式結構110b之間的第二間距P2大於相鄰兩個第一鰭式結構110a之間的第一間距P1。因為蝕刻氣體可輕易地穿過較寬的開口(或較寬的第二間距P2)，故與第一隔離結構114a相比，第二隔離結構114b可被移除的較多。第一隔離結構114a移除的較少，使得每一個第一隔離結構114a的頂面高於每一個第二隔離結構114b的頂面。
每一個第一鰭式結構110a的第一鰭高H1小於每一個第二鰭式結構110b的第二鰭高H2。每一個第一隔離結構114a的第一深度D1大於每一個第二隔離結構114b的第二深度D2。此外，第三角度θ3小於第四角度θ4。
接著，根據一些實施例，如第5D和6D圖所示，在鰭式結構110a、110b和隔離結構114a、114b上形成閘極結構120。閘極結構120包含閘極介電層116和閘極電極層118。然後，在閘極結構120兩側的側壁上形成一對間隙物層122。
接續前述，根據一些實施例，如第5E和6E圖所示，在鰭式結構110a、110b和隔離結構114a、114b上形成層間介電結構126。層間介電結構126在第一區11內具有第一部分，以及在第二區12內具有第二部分。層間介電結構126的第一部分的底面高於層間介電結構126的第二部分的底面。之後，鰭式場效電晶體裝置結構300將繼續形成其他裝置或結構。
在第三實施例中，形成具有不同鰭的輪廓和不同鰭高的鰭式場效電晶體裝置結構300。在第一區11的第一鰭式結構110a具有較直的側壁表面和較小的第一鰭高H1，而在第二區12的第二鰭式結構110b則具有傾斜的側壁表面和較大的第 二鰭高H2。藉由形成不同的鰭的輪廓和鰭高，可改善鰭式場效電晶體裝置結構300的截止頻率(Ft)。因此，鰭式場效電晶體裝置結構300可用於高頻率的裝置中。
第7A-7D圖是根據本發明的一些實施例，顯示形成鰭式場效電晶體裝置結構400的各個階段的透視示意圖。第8A-8D圖是顯示第7A-7D圖中形成鰭式場效電晶體裝置結構400的各個階段的剖面示意圖。第8A-8D圖是沿著第7A-7D圖中的線a-a’的剖面示意圖。一些用於形成鰭式場效電晶體裝置結構400的製程和材料可相似或等同於用於形成鰭式場效電晶體裝置結構100的製程和材料，在此便不重複。
如第7A和8A圖所示，第一區11內的每一個第一鰭式結構110a具有固定的鰭寬，且第二區12內的每一個第二鰭式結構110b具有從底部逐漸變細到頂部的漸細的寬度。然後將鰭式結構110a、110b上的隔離層112薄化或平坦化以暴露出圖案化遮罩層106的頂面。一些實施例中，藉由化學機械研磨(CMP)製程以薄化隔離層112。
接著，根據一些實施例，如第7B和8B圖所示，移除隔離層112的一部分以形成一些隔離結構114。此外，移除圖案化介電層104和圖案化遮罩層106。在第一區11上的第一隔離結構114a和在第二區12上的第二隔離結構114b皆具有相同的高度。
之後，根據一些實施例，如第7C和8C圖所示，在第一鰭式結構110a和第一隔離結構114a上形成遮罩層230，且移除第二隔離結構114b的一部分。一些實施例中，在第二隔離 結構114b上進行蝕刻製程232，以移除第二隔離結構114b的前述部分。
接著，根據一些實施例，如第7D和8D圖所示，在蝕刻製程232之後移除遮罩層230。遮罩層230可藉由乾式蝕刻製程或濕式蝕刻製程以移除。
第一區11內的第一鰭式結構110a和第二區12內的第二鰭式結構110b具有不同的鰭的輪廓與不同的鰭高。第二區12內的第二鰭式結構110b係蝕刻兩次且具有傾斜的側壁表面。之後，鰭式場效電晶體裝置結構400將繼續形成其他裝置或結構。
在第四實施例中，形成具有不同鰭的輪廓和不同鰭高的鰭式場效電晶體裝置結構400。在第一區11的第一鰭式結構110a具有較直的側壁表面和較低的第一鰭高H1，而在第二區12的第二鰭式結構110b則具有傾斜的側壁表面和較高的第二鰭高H2。藉由形成不同的鰭的輪廓和鰭高，可改善鰭式場效電晶體裝置結構400的截止頻率(Ft)。因此，鰭式場效電晶體裝置結構400可用於高頻率的裝置中。
在第一實施例中，第一鰭式結構110a和第二鰭式結構110b具有不同的鰭高。在第二實施例中，第一鰭式結構110a和第二鰭式結構110b具有不同的鰭的輪廓。在第三和第四實施例中，第一鰭式結構110a和第二鰭式結構110b具有不同的鰭高以及不同的鰭的輪廓。藉由形成不同的鰭高及/或不同的鰭的輪廓，可降低鰭式場效電晶體裝置結構100、200、300、400的寄生電容(C)，因此可改善鰭式場效電晶體裝置結構 100、200、300、400的截止頻率(Ft)。
提供鰭式場效電晶體裝置結構及其形成方法的實施例。鰭式場效電晶體裝置結構包含形成於基底上的隔離結構，以及自隔離結構延伸的鰭式結構。藉由兩道蝕刻製程可得到具有不同鰭高的鰭式場效電晶體裝置結構。對隔離結構的一部分進行兩次蝕刻以更精準地控制蝕刻量。具有不同的鰭高及/或不同的鰭的輪廓的鰭式場效電晶體裝置結構可降低鰭式場效電晶體裝置結構的寄生電容(C)，因此可改善鰭式場效電晶體裝置結構的效能。
一些實施例中，提供鰭式場效電晶體裝置結構的形成方法。方法包含在基底上形成複數個鰭式結構，且基底包含第一區和第二區。方法包含形成複數個隔離結構環繞鰭式結構，且隔離結構中每一個的頂面低於鰭式結構中每一個的頂面，以及隔離結構包含在第一區上的第一隔離結構和在第二區上的第二隔離結構。方法包含在第一隔離結構上形成遮罩層以暴露出第二隔離結構，以及移除第二隔離結構的一部份，使得第二隔離結構中每一個的頂面低於第一隔離結構中每一個的頂面。
一些實施例中，提供鰭式場效電晶體裝置結構的形成方法。方法包含在基底的第一區和第二區上分別形成第一鰭式結構和第二鰭式結構，以及在第二鰭式結構上形成遮罩層。方法包含蝕刻第一鰭式結構的一部份以形成從底部到頂部具有固定的鰭寬的第一鰭式結構，以及在第一鰭式結構和第二鰭式結構上形成隔離層。方法包含在隔離層上進行蝕刻製程以 在基底上形成隔離結構，其中隔離結構低於第一鰭式結構的頂面和第二鰭式結構的頂面，隔離結構包含在第一區上的第一隔離結構和在第二區上的第二隔離結構。第一角度位於第一鰭式結構的側壁表面與第一隔離結構的頂面之間，第二角度位於第二鰭式結構的側壁表面與第二隔離結構的頂面之間，且第一角度小於第二角度。
一些實施例中，提供鰭式場效電晶體裝置結構。鰭式場效電晶體裝置結構包含形成於基底上的第一隔離結構，以及形成於前述基底上的第二隔離結構。鰭式場效電晶體裝置結構包含延伸至第一隔離結構上的第一鰭式結構，且第一鰭式結構從底部到頂部具有固定的鰭寬，第一鰭式結構具有從第一鰭式結構的頂面測量至第一隔離結構的頂面的第一鰭高。鰭式場效電晶體裝置結構包含延伸至第二隔離結構上的第二鰭式結構，且第二鰭式結構從底部到頂部具有漸細的鰭寬，第二鰭式結構具有從第二鰭式結構的頂面測量至第二隔離結構的頂面的第二鰭高，以及第一鰭高小於第二鰭高。
以上概述數個實施例或範例之特徵，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例或範例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例之精神和範圍之下，做各式各樣的改變、取 代和替換。

Claims (20)

  1. 一種鰭式場效電晶體裝置結構的形成方法，包括：在一基底上形成複數個鰭式結構，其中該基底包括一第一區和一第二區；形成複數個隔離結構環繞該些鰭式結構，其中該些隔離結構中每一個的頂面低於該些鰭式結構中每一個的頂面，且該些隔離結構包含在該第一區上的複數個第一隔離結構，以及在第二區上的複數個第二隔離結構；在該些第一隔離結構上形成一遮罩層以暴露出該些第二隔離結構；以及移除該些第二隔離結構的一部份，使得該些第二隔離結構中每一個的頂面低於該些第一隔離結構中每一個的頂面。
  2. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構的形成方法，其中形成該些隔離結構環繞該些鰭式結構包括：在該些鰭式結構上沉積一隔離層；在該隔離層上進行一研磨製程；以及進行一蝕刻製程以移除該隔離層的一部份，使得該些隔離結構中每一個的頂面低於該些鰭式結構中每一個的頂面。
  3. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構的形成方法，更包括：在該些鰭式結構上形成一閘極介電層；以及在該閘極介電層上形成一閘極電極層。
  4. 如申請專利範圍第3項所述之鰭式場效電晶體裝置結構的形成方法，更包括： 在該閘極電極層的側壁表面上形成一間隙物層；以及在該些鰭式結構上和該閘極電極層旁形成一層間介電結構，其中該層間介電結構具有在該第一區上的一第一部分，以及在該第二區上的一第二部分，且該層間介電結構的該第一部分的底面高於該第二部分的底面。
  5. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構的形成方法，其中在該基底上形成該些鰭式結構包括：在該基底的該第一區上形成一第一鰭式結構且在該基底的該第二區上形成一第二鰭式結構，其中一第一角度位於該第一鰭式結構的側壁表面與該些第一隔離結構中每一個的頂面之間，一第二角度位於該第二鰭式結構的側壁表面與該些第二隔離結構中每一個的頂面之間，且該第一角度小於該第二角度。
  6. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構的形成方法，其中在該基底上形成該些鰭式結構包括：在該基底的該第一區上形成一第一鰭式結構且在該基底的該第二區上形成一第二鰭式結構，其中該第一鰭式結構具有一傾斜的側壁表面且該第二鰭式結構具有一垂直的側壁表面。
  7. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構的形成方法，其中在該基底上形成該些鰭式結構包括：在該基底上形成一墊層；在該墊層上形成一硬遮罩層；在該硬遮罩層上形成一光阻層； 將該光阻層圖案化以形成一圖案化光阻層；使用該圖案化光阻層作為遮罩，將該硬遮罩層和該墊層圖案化以形成該圖案化硬遮罩層和該圖案化墊層；以及使用該圖案化硬遮罩層和該圖案化墊層作為遮罩，蝕刻該基底的一部分以形成該些鰭式結構。
  8. 一種鰭式場效電晶體裝置結構的形成方法，包括：在一基底的一第一區和一第二區上分別形成一第一鰭式結構和一第二鰭式結構；在該第二鰭式結構上形成一遮罩層；蝕刻該第一鰭式結構的一部份以形成從底部到頂部具有固定的鰭寬的該第一鰭式結構；在該第一鰭式結構和該第二鰭式結構上形成一隔離層；以及在該隔離層上進行一蝕刻製程以在該基底上形成一隔離結構，其中該隔離結構低於該第一鰭式結構的頂面和該第二鰭式結構的頂面，該隔離結構包括在該第一區上的一第一隔離結構和在該第二區上的一第二隔離結構；其中一第一角度位於該第一鰭式結構的側壁表面與該第一隔離結構的頂面之間，一第二角度位於該第二鰭式結構的側壁表面與該第二隔離結構的頂面之間，且該第一角度小於該第二角度。
  9. 如申請專利範圍第8項所述之鰭式場效電晶體裝置結構的形成方法，其中該第二鰭式結構具有從底部逐漸變細到頂部的一漸細鰭寬。
  10. 如申請專利範圍第8項所述之鰭式場效電晶體裝置結構的形成方法，其中該第一隔離結構的頂面高於該第二隔離結構的頂面。
  11. 如申請專利範圍第8項所述之鰭式場效電晶體裝置結構的形成方法，更包括：在該第一隔離結構上形成一遮罩層以暴露出該第二隔離結構；以及移除該第二隔離結構的一部分，使得該第一隔離結構的頂面高於該第二隔離結構的頂面。
  12. 如申請專利範圍第8項所述之鰭式場效電晶體裝置結構的形成方法，其中在該第一區和該第二區上分別形成該第一鰭式結構和該第二鰭式結構包括：在該基底上形成一墊層；在該墊層上形成一硬遮罩層；在該硬遮罩層上形成一光阻層；將該光阻層圖案化以形成一圖案化光阻層；使用該圖案化光阻層作為遮罩，將該硬遮罩層和該墊層圖案化以形成該圖案化硬遮罩層和該圖案化墊層；以及使用該圖案化硬遮罩層和該圖案化墊層作為遮罩，蝕刻該基底的一部分。
  13. 如申請專利範圍第8項所述之鰭式場效電晶體裝置結構的形成方法，更包括：在該第一鰭式結構和該第二鰭式結構上形成一閘極介電層；以及 在該閘極介電層上形成一閘極電極層。
  14. 如申請專利範圍第13項所述之鰭式場效電晶體裝置結構的形成方法，更包括：在該閘極電極層的側壁表面上形成一間隙物層；以及在該第一鰭式結構和該第二鰭式結構上以及該閘極電極層旁形成一層間介電結構，其中該層間介電結構具有在該第一區上的一第一部分，以及在該第二區上的一第二部分，且該層間介電結構的該第一部分的底面低於該第二部分的底面。
  15. 如申請專利範圍第14項所述之鰭式場效電晶體裝置結構的形成方法，更包括：在該第一隔離結構上形成一另一第一鰭式結構，其中一第一間距位於該第一鰭式結構與該另一第一鰭式結構之間；以及在該第二隔離結構上形成一另一第二鰭式結構，其中一第二間距位於該第二鰭式結構與該另一第二鰭式結構之間，且該第二間距大於該第一間距。
  16. 一種鰭式場效電晶體裝置結構，包括：一第一隔離結構，形成於一基底上；一第二隔離結構，形成於該基底上；一第一鰭式結構，延伸至該第一隔離結構上，其中該第一鰭式結構從底部到頂部具有一固定的鰭寬，且該第一鰭式結構具有一第一鰭高，從該第一鰭式結構的頂面測量至該第一隔離結構的頂面；以及 一第二鰭式結構，延伸至該第二隔離結構上，其中該第二鰭式結構從底部到頂部具有一漸細的鰭寬，且該第二鰭式結構具有一第二鰭高，從該第二鰭式結構的頂面測量至該第二隔離結構的頂面，以及該第一鰭高小於該第二鰭高。
  17. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構，更包括：一另一第一鰭式結構，延伸至該第一隔離結構上，其中一第一間距位於該第一鰭式結構與該另一第一鰭式結構之間；以及一另一第二鰭式結構，延伸至該第二隔離結構上，其中一第二間距位於該第二鰭式結構與該另一第二鰭式結構之間，且該第二間距大於該第一間距。
  18. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構，更包括：一閘極介電層，形成於該第一鰭式結構和該第二鰭式結構的一中間部份上；以及一閘極電極層，形成於該閘極介電層上。
  19. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構，更包括：一層間介電結構，形成於該第一隔離結構和該第二隔離結構上，其中該層間介電結構在一第一區上具有一第一部分，且在一第二區上具有一第二部分，以及該層間介電結構的該第一部分的底面高於該第二部分的底面。
  20. 如申請專利範圍第1項所述之鰭式場效電晶體裝置結構，其 中該第一隔離結構具有一第一深度，該第二隔離結構具有一第二深度，且該第一深度大於該第二深度。
TW106135928A 2017-08-31 2017-10-19 鰭式場效電晶體裝置結構及其形成方法 TWI660411B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/692,085 US10276720B2 (en) 2017-08-31 2017-08-31 Method for forming fin field effect transistor (FINFET) device structure
US15/692,085 2017-08-31

Publications (2)

Publication Number Publication Date
TW201913753A true TW201913753A (zh) 2019-04-01
TWI660411B TWI660411B (zh) 2019-05-21

Family

ID=65434355

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135928A TWI660411B (zh) 2017-08-31 2017-10-19 鰭式場效電晶體裝置結構及其形成方法

Country Status (3)

Country Link
US (3) US10276720B2 (zh)
CN (1) CN109427894B (zh)
TW (1) TWI660411B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109994471B (zh) * 2017-12-29 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
JP7042726B2 (ja) * 2018-10-04 2022-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111370370B (zh) * 2018-12-26 2023-03-14 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128797A1 (en) * 2006-11-30 2008-06-05 International Business Machines Corporation Structure and method for multiple height finfet devices
US9922878B2 (en) * 2010-01-08 2018-03-20 Semiconductor Manufacturing International (Shanghai) Corporation Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9202917B2 (en) * 2013-07-29 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buried SiGe oxide FinFET scheme for device enhancement
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9184087B2 (en) * 2013-12-27 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming FinFETs with different fin heights
CN111564371B (zh) * 2014-09-09 2023-03-24 蓝枪半导体有限责任公司 鳍状结构及其制造方法
KR102245133B1 (ko) * 2014-10-13 2021-04-28 삼성전자 주식회사 이종 게이트 구조의 finFET를 구비한 반도체 소자 및 그 제조방법
US9418994B1 (en) 2015-03-26 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9997369B2 (en) * 2016-09-27 2018-06-12 International Business Machines Corporation Margin for fin cut using self-aligned triple patterning
US10217841B2 (en) * 2017-05-04 2019-02-26 International Business Machines Corporation Forming an uniform L-shaped inner spacer for a vertical transport fin field effect transistor (VT FinFET)
KR102221220B1 (ko) * 2017-05-24 2021-03-03 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US10276720B2 (en) 2019-04-30
US11949014B2 (en) 2024-04-02
US20190067483A1 (en) 2019-02-28
CN109427894B (zh) 2022-01-28
US11309423B2 (en) 2022-04-19
CN109427894A (zh) 2019-03-05
US20220238716A1 (en) 2022-07-28
TWI660411B (zh) 2019-05-21
US20190252547A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
US11139295B2 (en) Fin field effect transistor (FinFET) device and method
US11502187B2 (en) Semiconductor device structure and method for forming the same
US10763362B2 (en) Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
TWI575583B (zh) 鰭式場效電晶體裝置結構與其形成方法
KR101776411B1 (ko) 핀 전계 효과 트랜지스터（ｆｉｎｆｅｔ）디바이스 구조물 및 그 형성 방법
CN109427894B (zh) 鳍式场效晶体管装置结构及其形成方法
US11626402B2 (en) Semiconductor device structure
US10312149B1 (en) Fin field effect transistor (FinFET) device structure and method for forming the same
US11935958B2 (en) Semiconductor device structure and method for forming the same
US20240186417A1 (en) Semiconductor device structure and method for forming the same
US11626504B2 (en) Fin field effect transistor (FinFET) device structure
TWI820735B (zh) 半導體裝置及其製造方法
CN112750817A (zh) 半导体装置结构