CN103094231B - 电子器件以及用于制造电子器件的方法 - Google Patents

电子器件以及用于制造电子器件的方法 Download PDF

Info

Publication number
CN103094231B
CN103094231B CN201210421581.7A CN201210421581A CN103094231B CN 103094231 B CN103094231 B CN 103094231B CN 201210421581 A CN201210421581 A CN 201210421581A CN 103094231 B CN103094231 B CN 103094231B
Authority
CN
China
Prior art keywords
interarea
metal level
semiconductor chip
electronic device
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210421581.7A
Other languages
English (en)
Other versions
CN103094231A (zh
Inventor
哈利勒·哈希尼
弗兰克·卡尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103094231A publication Critical patent/CN103094231A/zh
Application granted granted Critical
Publication of CN103094231B publication Critical patent/CN103094231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种具有半导体芯片的电子器件和用于制造电子器件的方法，该半导体芯片具有第一主面、第二主面以及侧面，每个侧面都将第一主面连接至第二主面。在第二主面和侧面上布置有金属层，该金属层包括多孔结构。

Description

电子器件以及用于制造电子器件的方法
技术领域
本发明涉及一种电子器件以及用于制造电子器件的方法。
背景技术
在电子器件中，布置有半导体芯片并且半导体芯片的接触元件可以布置在半导体芯片的两个主要表面上。半导体芯片的接触元件中的一个或多个需要与电子器件的外部电接触区域连接，以使电子器件可以布置在电子板等上，例如，印刷电路板(PCB)。
发明内容
一种实施方式的电子器件具有半导体芯片，该半导体芯片具有第一主面、第二主面以及侧面，每个侧面都将第一主面连接至第二主面。金属层布置在第二主面以及侧面的上方。金属层具有多孔结构。
一种实施方式的电子器件具有半导体芯片，该半导体芯片具有在第一主面上的第一接触元件以及在第二主面上的第二接触元件。多孔金属层布置在第二接触元件上并且延伸至第一主面的平面。
一种实施方式的电子器件具有半导体芯片，该半导体芯片具有第一主面、第二主面以及侧面，每个侧面都将第一主面连接至第二主面。等离子粉尘制造的金属层布置在第二主面以及侧面的上方。
一种实施方式的电子器件具有半导体芯片，该半导体芯片具有第一主面、第二主面以及侧面，每个侧面都将第一主面连接至第二主面。金属层布置在第二主面以及侧面的上方。金属层具有一种或多种均质材料成分，并且该金属层在第二主面和所述侧面上具有大致相等的厚度。
用于制造电子器件的实施方式方法提供了多个半导体芯片。半导体芯片每个都包括第一主面、第二主面以及侧面，每个侧面都将第一主面连接至第二主面。半导体芯片布置在载体(carrier)上，并使第一主面面向载体。金属层淀积在第二主面以及侧面的上方。载体单一化为多个电子器件。
附图说明
包括附图，以提供对实施方式的进一步理解，并且这些附图并入说明书并且构成本说明书的一部分。该附图示出了实施方式并且与描述一起用于解释实施方式的原理。将容易领会其它实施方式和实施方式的许多将要实现的优点，因为参照下面详细的描述这些实施方式变得更好理解。附图的元件不必要相对于彼此按照比例绘制。相同的附图标记指示相应的类似部件。
图1示出了根据一种实施方式的电子器件的示意性横截面侧视图；
图2示出了根据一种实施方式的电子器件的示意性横截面侧视图；
图3示出了根据一种实施方式的电子器件的示意性横截面侧视图；
图4A和图4B示出了根据一种实施方式的电子器件的示意性横截面侧视图(图4A)以及仰视图(图4B)；
图5示出了根据一种实施方式的电子器件的示意性横截面侧视图；
图6示出了描述用于制造根据一种实施方式的电子器件的方法的流程图；
图7A-图7F示出了描述用于制造电子器件的方法的示意性横截面侧视图；以及
图8A-图8E示出了描述用于制造电子器件的方法的示意性横截面侧视图。
具体实施方式
现在参照附图描述各方面和实施方式，其中，贯穿全文，相同的附图标记大致用于表示相同的元件。在下面的描述中，为了说明的目的，阐述多个具体细节，以便提供对实施方式的一个或多个方面的彻底的理解。然而，对于本领域技术人员可以显而易见的是，实施方式的一个或多个方面可以以较少程度的具体细节而实施。在其它例子中，已知的结构和元件以示意性形式示出，以便方便描述实施方式的一个或多个方面。应该理解的是，在不偏离本发明的范围的情况下，可以使用其它实施方式并且可以做出结构性或逻辑性改变。还应该注意的是，附图不是按比例的或者也无需按比例。
此外，尽管可以仅相对于多个实施例中的一个而披露一种实施方式的一个特定特征或者方面，但是，当可能期望并且对于任何一种给定或特定的应用来说是有利的时候，该特征或方面可与其它实施中的一个或多个其它特征或方面相结合。此外，在具体实施方式或权利要求中使用术语“包括”、“具有”、“带有”或者它们的其它变形，与术语“包括”的含义类似，这些术语只能旨在是涵盖性的。可以使用术语“接合”、“连接”及其派生词。应该理解的是，这些术语可以用于指示两个元件相互配合或者相互作用，而不考虑它们是直接物理的或电的接触还是它们不是直接相互接触。此外，术语“示例性”仅仅意味着一个实例，而不意味着是最好或最佳的。因此，不应从限定意义来考虑下面详细的描述，并且本发明的范围由所附权利要求限定。
电子器件以及用于制造电子器件的方法的实施方式可以使用各种类型的半导体芯片或者包括在半导体芯片中的电路、在它们之中的逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS(微电机系统)、电源集成电路、具有集成无源元件的芯片等。实施方式还可以使用包括MOS晶体管结构或竖直晶体管结构的半导体芯片，竖直晶体管结构类似于例如IGBT(绝缘栅极双极晶体管)结构或者通常是晶体管结构，其中，至少一个电接触焊盘布置在半导体芯片的第一主面上并且至少一个其它电接触焊盘布置在与半导体芯片第一主面相对的半导体芯片的第二主面上。
在几个实施方式中，多个层或多个叠层(layerstacks)施加到彼此，或者材料施加或者淀积在层上。应该理解的是，任何诸如“施加”、“淀积”的术语都意味着，字面上覆盖了用于将层施加到彼此的全部类型和技术。具体地说，它们旨在包含将层作为整体同时施加的技术，类似例如层压技术以及例如溅射、电镀、模制、CVD法等的用于将层以顺序方式淀积的技术。
半导体芯片可以在其一个或多个外表面上包括接触元件或接触焊盘，其中，接触元件用于电接触半导体芯片。接触元件可以具有任何期望的形式或形状。例如，它们可以具有接线片(land)的形式，即，在半导体封装件的外表面上的平接触层。接触元件或者接触焊盘可以由任何导电性材料制成，例如，由诸如铝、金、或铜的金属制成，例如或者金属合金、或者导电有机材料、或者导电半导体材料。
在权利要求中以及下面的描述中，将用于制造电子器件的方法的不同实施方式描述为过程或措施的特定序列，尤其在流程图中。应该注意的是，实施方式不应限于所述的特定序列。还可以同时地或者以任何其它有用且适当的顺序来执行不同过程或者措施的特定的一个或者全部。
参照图1，示出了根据一种实施方式的电子器件的示意性横截面侧视图。根据图1的电子器件10包括半导体芯片1，该半导体芯片包括第一主面1A、第二主面1B以及均用于将第一主面1A连接至第二主面1B的侧面1C。电子器件10进一步包括布置在第二主面1B和侧面1C上方的金属层2，该金属层2包括多孔结构。
根据电子器件10的一种实施方式，半导体芯片1具有包括四个侧面1C的传统形状，并且金属层2布置在四个侧面1C之上。
根据电子器件10的一种实施方式，金属层2布置在侧面1C上，其布置方式使得该金属层从第二主面1B向下延伸至第一主面1A的平面。
根据电子器件10的一种实施方式，半导体芯片1包括竖直晶体管结构。因此半导体芯片1包括第一主面1A上的至少一个第一接触元件以及第二主面1B上的至少一个第二接触元件。金属层2与第二主面1B上的第二接触元件保持电接触。
根据图1的电子器件10的一种实施方式，电子器件进一步包括布置在侧面与金属层2之间的相互扩散阻碍层，该相互扩散阻碍层适于阻碍金属层2与半导体芯片1的原子之间的相互扩散。可替换地或者另外地，相互扩散阻碍层还可以布置在第二主面1B与金属层2之间。然而，在这种情形中，相互扩散防止层应该优选地是导电的，以便在第二接触元件与金属层之间建立电接触。
根据电子器件10的一实施方式，在第二主面1B与侧面1C上，金属层2具有大致相等的厚度。根据一个实施方式，该厚度可以在从50μm到250μm的范围内。
根据电子器件10的一实施方式，半导体芯片1具有小于100μm的厚度，即，第一主面1A与第二主面1B之间的高度。
根据电子器件10的一实施方式，金属层2可以通过等离子粉尘法制造。
根据电子器件10的一实施方式，金属层2的多孔性使得其包含多个孔并且金属层2具有在2％到40％范围内的多孔性。
根据电子器件10的一实施方式，金属层2由元素铜或者铜与至少一种其它元素或金属的合金形成。还可能的是，金属层2大致基于铜但包括少量的任何种类的元素或者金属，或者基于芯-壳(core-shell)材料，其中铜作为芯而贵金属用于壳。
根据电子器件10的一种实施方式，金属层2包括布置在第二主面1B上的上水平部分、布置在侧面1C上的竖直部分、以及在第一主面1A的平面中延伸的下水平部分。后面将示出其具体实施方式。具体地说，该实施方式可以使得竖直部分与下水平部分中的一个或多个形成环绕半导体芯片1的闭合环的形式。
根据电子器件10的一种实施方式，电子器件10进一步包括布置在半导体芯片1的第一主面1A的边缘上的环状场限定层。后面将示出其实施方式。
参照图2，示出了根据实施方式的电子器件的示意性横截面侧视图。图2中的电子器件20包括半导体芯片1，该半导体芯片具有在第一主面1A上的第一接触元件1.1以及在第二主面1B上的第二接触元件1.2。电子器件20进一步包括布置在第二接触元件1.2上并且延伸至第一主面1A的平面的多孔金属层2。
根据电子器件20的一实施方式，电子器件20进一步包括布置在第二主面1B与金属层2之间的环状相互扩散阻碍层。
根据电子器件20的一实施方式，电子器件20进一步包括布置在半导体芯片1的第一主面1A的边缘上的环状场限定层。
电子器件20的其它实施方式可以形成具有如上结合图2中的电子器件10所描述的特征与实施方式中的任何一个。
参照图3，示出了根据一实施方式的电子器件的示意性横截面侧视图。图3的电子器件30包括半导体芯片1，该半导体芯片包括第一主面1A、第二主面1B以及均用于将第一主面1A连接至第二主面1B的侧面1C。电子器件30进一步包括布置在第二主面1B和侧面1C上的金属层，金属层包括一种或多种均质材料成分，并且在第二面1B与侧面1C上金属层具有大致相等的厚度。
根据电子器件30的一实施方式，金属层2包括在第一主面1A的平面中延伸的下水平部分。
根据电子器件30的一实施方式，电子器件30进一步包括布置在侧面1C与金属层2之间的相互扩散阻碍层，该相互扩散阻碍层适于阻碍金属层2与半导体芯片1的原子之间的相互扩散。可替换地或者另外地，相互扩散阻碍层还可以布置在第二主面1B与金属层2之间。
参照图4A和图4B，示出了根据一实施方式的电子器件的示意性横截面侧视图(图4A)以及仰视图(图4B)。图4A与图4B的电子器件40包括半导体芯片1，该半导体芯片包括第一主面1A、第二主面1B以及均用于将第一主面1A连接至第二主面1B的侧面1C。电子器件40进一步包括布置在第二主面1B和侧面1C上的金属层2，该金属层2包括多孔结构。金属层2布置在半导体芯片1的全部四个侧面1C上。半导体芯片包括在第一主面1A上的第一接触元件1.1以及在第二主面1B上的第二接触元件1.2。第二接触元件1.2与金属层2电连接。电子器件40进一步包括布置在侧面1C与金属层2之间的相互扩散阻碍层4以便防止金属层2与半导体芯片1的原子之间的相互扩散。相互扩散阻碍层4可以例如由二氧化硅(SiO2)形成的电绝缘层构成。金属层2包括位于半导体芯片1的第二主面1B上的上水平部分2A、布置在侧面1C上的竖直部分2B、以及下水平部分2C，该下水平部分的下表面与半导体芯片1的第一主面1A共面。例如，通过等离子粉尘法制造金属层2，其产生具有在整个金属层2上均匀分布的多个孔的多孔结构，并且金属层2具有在2％到40％范围内的多孔性。电子器件40还包括布置在半导体芯片1的第一主面1A的边缘上的环状场限定层。层5用于屏蔽该电场(防止从第一接触元件1.1散发到外界)。层5的下表面和层4的下表面布置在类似水平或者类似高度。金属层2的厚度沿着金属层2的所有部分2A-2C优选地是恒定的并且范围从50μm到250μm。
半导体芯片2包括例如竖直晶体管结构，其中，第一接触元件1.1由栅极接触元件和源极接触元件组成，并且第二接触元件1.2由漏极接触元件组成。
如在图4B中可见，金属层2的下水平部分2C构造为环绕半导体芯片1的环状形式。此外，相互扩散阻碍层4布置在半导体芯片1的侧面1C中的每一个上，以使其也以环状方式环绕半导体芯片1。场限定层5具有布置在半导体芯片1的第一主面1A上的细杆形式，并且平行并且邻近于第一主面1A的边缘延伸。第一接触元件1.1由栅极接触元件(g)、源极接触元件(c)、以及所谓的源感应元件(s)构成。
参照图5，示出了根据一种实施方式的电子器件的示意性横截面侧视图。电子器件50具有与图4A和图4B中的电子器件40类似的结构，因此下面将仅描述与图4A、图4B的电子器件40不同的那些特征。示出的是，电子器件40包括布置在半导体芯片1的侧面1C上的相互扩散防止层4。与此相反，图5中的该电子器件50包括布置在第二主面1B与金属层2之间以及在侧面1C与金属层2之间的相互扩散阻碍层6。相互扩散阻碍层6可以由导电性障碍层构成，该导电性障碍层由单一钛(Ti)层制成或者由包括两个或更多个钛层以及诸如TiW的钛合金的叠层制成。相互扩散阻碍层6是导电性的，从而其也可以布置在第二接触元件1.2与金属层2之间。与电子器件40的相互扩散阻碍层4类似，电子器件50的相互扩散阻碍层6适于阻碍在金属层2与半导体芯片1的原子之间的相互扩散。相互扩散阻碍层6同样布置在半导体芯片1的全部四个侧面1C上。在图5中，层5的下表面和层6的下表面被示出为是共面的或者是大致共面的。然而，应该理解的是，层5的下表面和层6的下表面也可以布置在类似水平或者类似高度。
参照图6，示出了用于制造根据一实施方式的电子器件的方法的流程图。图6中的方法60包括提供多个半导体芯片61，该半导体芯片每个都包括第一主面、第二主面以及侧面，每个侧面都将第一主面连接至第二主面，将半导体芯片布置在载体上并使第一主面面向载体(62)，将金属层淀积在第二主面和侧面63上，并且单一化(singulating)成多个电子器件64。
根据该方法60的一实施方式，淀积金属层在单个步骤中执行。
根据该方法60的一实施方式，通过等离子粉尘法执行淀积金属层。
根据该方法60的一实施方式，金属层以多孔金属层的形式淀积。根据电子器件60的一实施方式，金属层以相同厚度淀积在第二主面与侧面上。
根据该方法60的一实施方式，相互扩散阻碍层淀积在第二主面的一个或多个与金属层之间以及在侧面与金属层之间。相互扩散阻碍层适于阻碍金属层与半导体芯片的原子之间的相互扩散。
根据该方法60的一实施方式，场限定层淀积在半导体芯片的第一主面上。
根据该方法60的一实施方式，金属层淀积的厚度的范围是50μm到250μm内。
根据该方法60的一实施方式，在淀积金属层以后，执行退火步骤，具体地，持续时间为0.5小时并且温度在200℃-450℃的范围内。
根据该方法60的一实施方式，执行淀积金属层，其方式使得半导体芯片之间的中间空间也沉积有金属层。因此，当使面板单一化成多个电子器件时，电子器件中的每一个都包括以环状方式环绕半导体芯片的金属层的下水平部分。
参照图7A-7E，示出了用于制造根据一实施方式的电子器件的方法的示意性横截面侧视图。图7A示出了载体100，其例如由金属制成或包括金属，在其上具有双面胶带，以使多个半导体芯片1可以固定地放置在载体100上。如上所述，半导体芯片1中的每一个都包括竖直晶体管结构，并且每个都预先制造有场限定层5。
图7B示出了通过本领域公知的淀积方法等来涂覆例如二氧化硅的电介质材料以后的装置，这些方法例如化学气相淀积(CVD)、等离子粉尘法、或者任何类型的层压方法。由此制造的相互扩散阻碍层4的厚度在100nm至5μm的范围内，特别地，1μm至2μm。如可以看到的，在半导体芯片1之间的中间空间上也涂覆有电介质材料。
图7C示出了在执行电介质涂层的各向异性蚀刻以后的装置，从而电介质层4仅保持在半导体芯片1的侧壁1C上。
图7D示出了在通过等离子粉尘技术在涂覆了金属粉末或“芯-壳”材料以后的装置。金属粉末可以与等离子气体一起加速，特别地，电离氩等离子体，并且通过等离子粉尘头200而被引导到该装置的上表面上，其以逐线方式(一条线接一条线，line-by-line)扫过该装置的上表面。执行涂覆，使得所获得的金属层2的厚度在50μm至250μm的范围内。可以看出，金属层2也淀积在半导体芯片1之间的中间空间上。此后，在200℃到450℃，对金属层2进行0.5小时的退火或回火。
参照图7E，示出了将所获得的面板切割成或锯成多个电子器件的步骤。这可以通过锯子300执行，其持续地移除金属层2的材料，直至其沿着形成栅格图案的锯路(sawingstreet)到达载体100的上表面，从而电子器件中的每一个通过锯路彼此隔开。锯路足够窄，使得电子器件被制造成，每一个的金属层2都具有下水平部分2C。
参照图7F，示出了在将电子器件从载体100释放之后获得的多个电子器件。
参照图8A-8E，示出了用于制造根据一实施方式的电子器件的方法的示意性横截面侧视图。在下面仅详细地解释相对于如图7A-7F中说明的方法的区别。如图8A中示出的，将半导体芯片1放置在载体100上，这与如图7A中示出的类似。此后，如图8B中示出的，障碍层7等(例如，钛/氮化钛(Ti/TiN)或钛/钨(Ti/W)或钛)淀积在半导体芯片1以及它们之间的中间空间上。图8C示出了通过各向异性蚀刻将障碍层7从该中间空间移除以后的装置，从而，结果是，障碍层7保持在半导体芯片1的侧面1C与第二主面1B上。如图8D-图8E中示出的步骤则与如图7D-7F中示出并且描述的类似。因此，获得了电子器件，其中，包括了作为相互扩散阻碍层的、覆盖半导体芯片1的侧面1C和第二主面1B的障碍层7。
尽管相对于一个或多个实施例已说明并且描述了本发明，在不偏离所附权利要求的精神和范围的情况下可以对示出的实例做出改变和/或修改。特别地，关于通过上述部件或结构(组件、装置、电路、系统等)执行的多种功能，除非另有指明，否则用于描述这些部件的术语(包括引用“装置”)旨在与执行所述部件(例如，其在功能上等同)的特定功能的任何部件或结构对应，即使不与执行在这里示出的本发明的示例性实施例中的功能的所公开结构等同。

Claims (17)

1.一种电子器件，所述电子器件包括：
半导体芯片，所述半导体芯片包括第一主面、第二主面以及侧面，所述侧面中的每一个均将所述第一主面连接至所述第二主面；
金属层，所述金属层布置在所述第二主面和所述侧面上且以环绕所述半导体芯片的闭合环的形式形成在所述第一主面的平面中延伸的下水平部分，所述金属层包括多孔结构；以及
相互扩散阻碍层，所述相互扩散阻碍层布置在所述第二主面与所述金属层之间以及在所述侧面与所述金属层之间，其中，所述相互扩散阻碍层布置在所述半导体芯片的所述侧面的每一个侧面上，其中，所述相互扩散阻碍层由单一钛(Ti)层制成或者由包括两个或更多个钛层以及钛合金的叠层制成。
2.根据权利要求1所述的电子器件，进一步包括所述金属层，所述金属层从所述第二主面延伸到所述第一主面的平面。
3.根据权利要求2所述的电子器件，进一步包括所述金属层，所述金属层包括上水平部分和竖直部分，所述上水平部分布置在所述第二主面上，所述竖直部分布置在所述侧面上。
4.根据权利要求1所述的电子器件，进一步包括环状场限定层，所述环状场限定层布置在所述半导体芯片的所述第一主面的边缘上。
5.根据权利要求1所述的电子器件，进一步包括所述半导体芯片，所述半导体芯片具有在所述第一主面上的第一接触元件以及在所述第二主面上的第二接触元件。
6.根据权利要求1所述的电子器件，其中，所述金属层是通过等离子粉尘法制造的金属层。
7.根据权利要求1所述的电子器件，其中，所述金属层包括芯-壳材料。
8.根据权利要求1所述的电子器件，进一步包括：
其中，所述相互扩散阻碍层阻碍所述金属层的原子与所述半导体芯片的原子之间的相互扩散。
9.根据权利要求1所述的电子器件，其中，所述金属层的厚度在50μm至250μm的范围内。
10.根据权利要求1所述的电子器件，其中，所述半导体芯片的厚度在100μm以下。
11.一种电子器件，所述电子器件包括：
半导体芯片，所述半导体芯片具有侧面、在第一主面上的第一接触元件以及在第二主面上的第二接触元件，所述侧面中的每一个均将所述第一主面连接至所述第二主面；
多孔金属层，所述多孔金属层布置在所述第二接触元件上并且所述多孔金属层延伸至所述第一主面的平面，在所述多孔金属层中，以环绕所述半导体芯片的闭合环的形式形成在所述第一主面的平面中延伸的下水平部分；以及
相互扩散阻碍层，所述相互扩散阻碍层布置在所述第二主面与所述金属层之间以及在所述侧面与所述金属层之间，其中，所述相互扩散阻碍层布置在所述半导体芯片的所述侧面的每一个侧面上，其中，所述相互扩散阻碍层由单一钛(Ti)层制成或者由包括两个或更多个钛层以及钛合金的叠层制成；以及
布置在所述半导体芯片的所述第一主面的边缘上的环状场限定层。
12.一种电子器件，所述电子器件包括：
半导体芯片，所述半导体芯片包括第一主面、第二主面以及侧面，所述侧面中的每一个均将所述第一主面连接至所述第二主面；
通过等离子粉尘法制造的金属层，其布置在所述第二主面和所述侧面上，且以环绕所述半导体芯片的闭合环的形式形成在所述第一主面的平面中延伸的下水平部分；以及
相互扩散阻碍层，所述相互扩散阻碍层布置在所述第二主面与所述金属层之间以及在所述侧面与所述金属层之间，其中，所述相互扩散阻碍层布置在所述半导体芯片的所述侧面的每一个侧面上，其中，所述相互扩散阻碍层由单一钛(Ti)层制成或者由包括两个或更多个钛层以及钛合金的叠层制成。
13.根据权利要求12所述的电子器件，进一步包括：
半导体芯片，所述半导体芯片具有在所述第一主面上的第一接触元件以及在所述第二主面上的第二接触元件；以及
通过等离子粉尘法制造的金属层，其电连接至所述第二接触元件。
14.一种电子器件，该电子器件包括：
半导体芯片，所述半导体芯片包括第一主面、第二主面以及侧面，所述侧面中的每一个均将所述第一主面连接至所述第二主面；
金属层，所述金属层布置在所述第二主面和所述侧面上且以环绕所述半导体芯片的闭合环的形式形成在所述第一主面的平面中延伸的下水平部分，所述金属层包括一种或多种均质材料成分，并且在所述第二主面与所述侧面上所述金属层具有相等的厚度；以及
相互扩散阻碍层，所述相互扩散阻碍层布置在所述第二主面与所述金属层之间以及在所述侧面与所述金属层之间，其中，所述相互扩散阻碍层布置在所述半导体芯片的所述侧面的每一个侧面上，其中，所述相互扩散阻碍层由单一钛(Ti)层制成或者由包括两个或更多个钛层以及钛合金的叠层制成。
15.一种用于制造电子器件的方法，所述方法包括：
提供多个半导体芯片，所述多个半导体芯片每个都包括第一主面、第二主面以及侧面，所述侧面中的每一个均将所述第一主面连接至所述第二主面；
将所述半导体芯片放置在载体上，并使所述第一主面面向所述载体；
在所述第二主面和所述侧面上沉积金属层，在所述金属层中，以环绕所述半导体芯片的闭合环的形式形成在所述第一主面的平面中延伸的下水平部分；以及
将所述载体单一化为多个电子器件
其中，所述方法进一步包括将相互扩散阻碍层布置在所述第二主面与所述金属层之间以及在所述侧面与所述金属层之间，其中，所述相互扩散阻碍层布置在所述半导体芯片的所述侧面的每一个侧面上，其中，所述相互扩散阻碍层由单一钛(Ti)层制成或者由包括两个或更多个钛层以及钛合金的叠层制成。
16.根据权利要求15所述的方法，其中，沉积所述金属层在单个步骤中执行。
17.根据权利要求15所述的方法，其中，通过等离子粉尘方法执行沉积所述金属层。
CN201210421581.7A 2011-10-27 2012-10-29 电子器件以及用于制造电子器件的方法 Active CN103094231B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/282,927 US9406646B2 (en) 2011-10-27 2011-10-27 Electronic device and method for fabricating an electronic device
US13/282,927 2011-10-27

Publications (2)

Publication Number Publication Date
CN103094231A CN103094231A (zh) 2013-05-08
CN103094231B true CN103094231B (zh) 2016-06-08

Family

ID=48084491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210421581.7A Active CN103094231B (zh) 2011-10-27 2012-10-29 电子器件以及用于制造电子器件的方法

Country Status (3)

Country Link
US (1) US9406646B2 (zh)
CN (1) CN103094231B (zh)
DE (1) DE102012110188B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685347B2 (en) 2013-11-04 2017-06-20 Infineon Technologies Ag Semiconductor device and method for producing the same
US9595469B2 (en) 2013-11-04 2017-03-14 Infineon Technologies Ag Semiconductor device and method for producing the same
DE102014100772B4 (de) * 2014-01-23 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
US10211172B2 (en) * 2014-03-13 2019-02-19 Maxim Integrated Products, Inc. Wafer-based electronic component packaging
US9844134B2 (en) * 2015-01-29 2017-12-12 Infineon Technologies Ag Device including a metallization layer and method of manufacturing a device
DE102015119553A1 (de) 2015-11-12 2017-05-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip und Verfahren zur Beschichtung eines strahlungsemittierenden Halbleiterchips
EP3499552A1 (en) * 2017-12-14 2019-06-19 Nexperia B.V. Semiconductor device and method of manufacture
CN109860240A (zh) * 2018-12-18 2019-06-07 武汉华星光电半导体显示技术有限公司 基板、显示面板及其制作方法和显示装置
US11127930B2 (en) 2018-12-18 2021-09-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Substrate and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312975B1 (en) * 1998-02-10 2001-11-06 Stmicroelectronics S.A. Semiconductor package and method of manufacturing the same
CN101465301A (zh) * 2007-12-21 2009-06-24 万国半导体股份有限公司 晶片水平的芯片级封装

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424408A (en) * 1979-11-21 1984-01-03 Elarde Vito D High temperature circuit board
US4320251A (en) * 1980-07-28 1982-03-16 Solamat Inc. Ohmic contacts for solar cells by arc plasma spraying
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
JP4354069B2 (ja) * 2000-02-08 2009-10-28 日本碍子株式会社 逆導通機能を有する半導体装置
US6620645B2 (en) 2000-11-16 2003-09-16 G.T. Equipment Technologies, Inc Making and connecting bus bars on solar cells
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
DE10351028B4 (de) 2003-10-31 2005-09-08 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102004047357A1 (de) 2004-09-29 2006-04-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Elektrische Anordnung und Verfahren zum Herstellen einer elektrischen Anordnung
DE102004061907A1 (de) 2004-12-22 2006-07-13 Siemens Ag Halbleitermodul mit geringer thermischer Belastung
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
KR100781586B1 (ko) * 2006-02-24 2007-12-05 삼성전기주식회사 코어-셀 구조의 금속 나노입자 및 이의 제조방법
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
US20080283999A1 (en) * 2007-05-18 2008-11-20 Eric Tosaya Chip Package with Pin Stabilization Layer
DE102007029422A1 (de) 2007-06-26 2009-01-08 Behr-Hella Thermocontrol Gmbh Thermische Kontaktierung eines Leistungsbauelements auf einem Schaltungsträger durch Kaltgasspritzen
DE102007041926B4 (de) 2007-09-04 2012-03-29 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
JP5123633B2 (ja) 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
US8693079B2 (en) * 2008-01-31 2014-04-08 Ajjer, Llc Sealants and conductive busbars for chromogenic devices
US20090321955A1 (en) * 2008-06-30 2009-12-31 Sabina Houle Securing integrated circuit dice to substrates
US7767495B2 (en) 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
US20110318213A1 (en) * 2009-09-08 2011-12-29 Carol Anne Handwerker Shell activated sintering of core-shell particles
US8410600B2 (en) 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US8232636B2 (en) * 2010-01-26 2012-07-31 International Business Machines Corporation Reliability enhancement of metal thermal interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312975B1 (en) * 1998-02-10 2001-11-06 Stmicroelectronics S.A. Semiconductor package and method of manufacturing the same
CN101465301A (zh) * 2007-12-21 2009-06-24 万国半导体股份有限公司 晶片水平的芯片级封装

Also Published As

Publication number Publication date
DE102012110188B4 (de) 2019-07-18
DE102012110188A1 (de) 2013-05-02
CN103094231A (zh) 2013-05-08
US20130105977A1 (en) 2013-05-02
US9406646B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
CN103094231B (zh) 电子器件以及用于制造电子器件的方法
CN102593046B (zh) 制造半导体器件封装件的方法
CN102272904B (zh) 制造沟道式电容器的方法
CN103748646B (zh) 用于rf应用的mems可变电容器的布线
CN101946320A (zh) 具有低成本衬底的集成无源装置和方法
CN102543829A (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
US20110108950A1 (en) Vertical metal insulator metal capacitor
CN105393345A (zh) 金属无pvd传导结构
CN102971840A (zh) 用于金属化的方法、器件和材料
US9865534B2 (en) Stress reduction apparatus
CN102915993A (zh) 具有传感器的集成电路和制造这种集成电路的方法
CN102136430B (zh) 半导体封装结构及其制造方法
TW200715466A (en) Method of forming an electrical isolation associated with a wiring level on a semiconductor wafer
CN103797566A (zh) 形成贯穿衬底的导通体的方法
US20180254239A1 (en) FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs)
CN106972000B (zh) 半导体集成电路装置及其制造方法
US8709850B2 (en) Method for production of a thermoelectric apparatus
CN103871914B (zh) 制作层堆叠的方法
US10184911B2 (en) Method for manufacturing humidity sensor
CN103956326A (zh) 无源集成转接板的制作方法及所对应的无源集成转接板
CN108063131A (zh) 包括反熔丝结构的集成电路及其制造方法
US20100200540A1 (en) Large substrate structural vias
CN107735871A (zh) 具有金属载体的器件和用于制造器件的方法
US8587095B2 (en) Method for establishing and closing a trench of a semiconductor component
CN100424868C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant