CN101946320A - 具有低成本衬底的集成无源装置和方法 - Google Patents

具有低成本衬底的集成无源装置和方法 Download PDF

Info

Publication number
CN101946320A
CN101946320A CN2009801061599A CN200980106159A CN101946320A CN 101946320 A CN101946320 A CN 101946320A CN 2009801061599 A CN2009801061599 A CN 2009801061599A CN 200980106159 A CN200980106159 A CN 200980106159A CN 101946320 A CN101946320 A CN 101946320A
Authority
CN
China
Prior art keywords
dielectric layer
initial dielectric
substrate
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801061599A
Other languages
English (en)
Inventor
T·K.·戴利
K·L.·科斯特洛
J·G.·科特纳基斯
J·R.·芬德
J·S.·休伊斯
A·迈特
A·C.·雷耶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101946320A publication Critical patent/CN101946320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

根据本发明的一个方面，提供一种形成如集成无源装置(72)的微电子组件的方法。在硅衬底(20)上形成包括例如氮化铝或氮化硅或氧化硅或其组合的电荷捕获膜的绝缘初始电介质层(32)。在该初始电介质层(32)上形成至少一个无源电子部件(62)。在与硅衬底(20)接触的该初始电介质层(32)中使用氮化硅或氧化硅的实施例中，理想地，在沉积该初始电介质层之前通过将硅表面(22)暴露于引起表面损伤的处理(例如，氩等离子体)来预处理硅表面(22)，以帮助在大约零偏压下在硅表面附近提供载流子耗尽。使用这种硅衬底的集成无源装置中的RF损耗等于或低于利用GaAs获得的RF损耗。

Description

具有低成本衬底的集成无源装置和方法
技术领域
本发明一般涉及微电子组件和用于形成微电子组件的方法，并且更具体地涉及具有低成本衬底的集成无源装置(IPD)和用于形成该IPD的方法。
背景技术
近年来，无线通信装置(如蜂窝电话)不断地向用户提供数量越来越多的特性以及改进的性能和计算能力，同时装置的总体尺寸不断下降。在这种装置中的重要的一类部件被称为“无源电子部件”，包括电容器、电阻器、传输线和电感器。通常，这些部件一起工作以执行各种功能，如谐波过滤、去耦合、阻抗匹配和切换。
在过去的几年中，在无线通信装置中使用分立的无源电子部件并且将它们安装在各种电路板和衬底上。然而，由于性能要求不断增加同时最终装置的总体尺寸下降，所以将所有需要的部件都安装到最终无线装置中变得越来越困难。
近年来，已经开发出集成无源装置(IPD)，其中无源电子部件有时与有源电子部件(如晶体管)一起，直接形成在衬底(如晶片或微电子管芯)上。然而，为了优化性能，IPD典型地形成在与硅相比电阻率较高的衬底上，如由砷化镓(GaAs)、玻璃、石英或蓝宝石制成的衬底，硅衬底一般被认为具有太低的电阻率，以至于不能在用于无线通信装置的IPD中使用。
与在这种高电阻率衬底上形成IPD有关的一个问题是这些材料与硅相比昂贵得多。另外，为了使用玻璃、石英或蓝宝石衬底，必须修改用于形成集成电路的制造工具和工艺，例如但不意图限制为，在硅衬底上的互补金属氧化物半导体(CMOS)处理。这些工艺修改进一步增加了制造成本和生产时间。
因此，希望提供一种用于在较不昂贵的衬底(如硅)上制造IPD而不牺牲重要性能特性的结构和方法。另外，希望提供一种使用用于形成具有有源电子部件的集成电路的相同处理工具和类似工艺步骤制造IPD的方法。此外，通过后续详细描述和所附权利要求，连同附图和上述技术领域及背景技术，本发明的其它所希望的特点和特征将变得很明显。
附图说明
下面结合附图描述本发明，在附图中相同的标号表示相同的元件。
图1是半导体衬底的顶视平面图；
图2是图1的半导体衬底的一部分的截面侧视图；
图3是其上形成有初始电介质层的图1和图2的半导体衬底的截面侧视图；
图4是在初始电介质层上形成有附着层的图3的半导体衬底的截面侧视图；
图5是在附着层上形成有第一传导层的图4的半导体衬底的截面侧视图；
图6是在将第一传导层图案化以形成第一传导板之后的图5的半导体衬底的截面侧视图；
图7是在第一传导板上形成有另一电介质层的图6的半导体衬底的截面侧视图；
图8是在该另一电介质层上形成有第二传导层的图7的半导体衬底的截面侧视图；
图9是在已经图案化第二传导层和所述另一电介质层以形成第二传导板并且在第一和第二传导板之间具有电介质层之后的图8的半导体衬底的截面侧视图；
图10是在其上形成多个无源电子部件从而形成根据本发明的一个实施例的微电子组件之后的图9的半导体衬底的放大截面侧视图；
图11是可以使用图10的微电子组件的功率放大器(PA)模块的示意图；
图12-17是类似于图5的视图，但是示出了根据本发明的各种实施例的不同初始电介质层和表面处理的使用；
图18是示出根据本发明各种实施例的不同衬底、衬底表面处理和初始电介质层的信号衰减的图表；以及
图19是类似于图18的图表，其示出图18中所示的衬底、衬底表面处理和初始电介质层的一个子组的信号衰减的进一步细节；以及
图20是示出作为针对各种衬底和初始电介质层IPD结构经历的热循环数的函数的信号衰减的图表。
具体实施方式
以下的详细描述在本质上仅是示范性的并且不意图限制本发明或者本发明的应用和使用。此外，不意图受到上述技术领域、背景技术、发明内容或以下详细描述中给出的任何明确或暗示的理论的束缚。还应注意，图1-20仅是说明性的并且可以不按比例绘出。
图1至图10示出用于形成集成无源装置(integrated passivedevice，IPD)的方法。在硅衬底上，优选在高电阻率(HR)硅衬底上，形成初始电介质层，并且在该初始电介质层上形成至少一个无源电子部件。初始电介质层材料的选择、初始电介质层的沉积处理和初始电介质层沉积之前硅表面的预处理的结合可以增加硅衬底的有效电阻率，使得该硅衬底适合于在例如无线通信装置以及其它射频(RF)装置中使用的IPD中使用，并且在性能上可以与昂贵得多的衬底材料(如GaAs)相比。
参考图1和图2，其中示出半导体衬底20。半导体衬底20由半导体材料(如硅(Si))制成。在优选实施例中，衬底20是电阻率至少为1000ohm-cm的硅衬底，在硅的情况下，其可以称为“高电阻率”衬底，缩写为“HR”。如本领域技术人员所知，可以通过提纯硅，例如通过在从其切割该衬底的锭的形成期间对硅施加磁场，来增加衬底20的电阻率。可以通过公知技术如“浮区(floatzone)”或液封直拉(liquid encapsulation Czochralski，LEC)技术生长该衬底锭。
仍参考图1和图2，衬底20具有上表面22、下表面24和大约在25和800微米(μm)之间的厚度26，所述厚度优选在25和625μm之间。在一个实施例中，衬底20的上表面22基本上是平坦的并且衬底20的厚度26大约是250μm。在所示出的实施例中，衬底20是直径28例如大约为100、150、200或300毫米(mm)的半导体晶片，但是也可以使用更大或更小的衬底。一般来说，随着直径28增加，厚度26也增加，使得该晶片可以被处理而不会不当破裂。如图1中特别示出的，衬底20可以分割成多个包含集成无源装置(IPD)的管芯或“小块(dice)”30。尽管未示出，在一个实施例中，每个小块30可以包括至少局部形成的集成电路，如微处理器或功率集成电路，众所周知的，这种集成电路可以包括在其中形成的多个装置，如晶体管。尽管以下处理步骤可以示出为只在衬底20的一小部分上进行，但是应该理解，每个步骤也可以基本上在整个衬底20和/或多个小块30上同时进行。此外，尽管未示出，但是应该理解，通过沉积和去除多个附加处理层(如公知的光致抗蚀剂)可以促进下面描述的处理步骤。
参考图3，在衬底20的上表面22上(或之上)形成绝缘的初始电介质层32。在一个实施例中，初始电介质层32包括氮化物材料，如使用化学气相沉积(CVD)或通过其它公知技术形成的氮化硅。在另一个实施例中，初始电介质层32包括另一种氮化物材料，如使用溅射或其它公知技术形成的氮化铝。在进一步的实施例中，该初始电介质层还可以包括与上述氮化物材料中的一个或另一个结合的氧化物电介质材料，如通过化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)或者其它公知技术形成的氧化硅。在更进一步的实施例中，可以在沉积上述初始电介质材料中的一个或另一个之前预处理衬底20的表面22，例如蚀刻或进行其它表面破坏处理衬底20的表面22。在优选实施例中，绝缘的初始电介质层32包括单独的或者与CVD氮化硅结合的溅射的氮化铝，可以有也可以没有衬底表面的沉积前蚀刻或其它表面破坏处理。氧化硅还可以与铝或硅的氮化物结合使用。可以通过将晶片衬底20的表面22暴露于RF氩等离子体0.5-3.5分钟，更适当地大约1至3分钟，优选2.2分钟，来适当进行表面预处理。优选地通过在流动的氮气中DC溅射铝靶形成氮化铝。但是，也可以使用其它沉积技术。优选地使用硅烷(SiH4)通过等离子体增强化学气相沉积(PE-CVD)形成氮化硅，并且当包括氧化硅(例如，SiO2)时，优选使用其中四乙氧基硅烷(tetraethyl orthosilicate)或正硅酸乙酯(tetraethoxysilane)(TEOS)作为硅源以形成所谓TEOS氧化物的等离子体增强CVD(PECVD)形成氧化硅。在一个实施例中，初始电介质层32的形成在相对低的处理温度(如550℃或以下)发生或进行，但是也可以使用更高的温度。初始电介质层32的形成在150℃和550℃之间的处理温度下有效执行，更适当地在150℃和450℃之间的处理温度下执行，优选在大约350℃的处理温度下执行。
仍参考图3，初始电介质层32具有类似于衬底20的直径28的宽度34。也就是说，在一个实施例中，初始电介质层32基本覆盖衬底20的整个上表面22。初始电介质层32具有例如在大约10和10,000埃
Figure BPA00001207002000051
(1和1千纳米(nm))之间的有效厚度36，更适当地厚度大约300至
Figure BPA00001207002000052
(30至300nm)，并且在优选实施例中，初始层32的厚度36为大约(～100nm)，但是可以根据所包括的材料的组合使用更厚或更薄的层。例如，理论上对层32的厚度没有上限。然而，对实际生产的考虑建议使层32的厚度超过大约1至10微米(μm)几乎没有用处。通过表面破坏预处理或者在表面破坏预处理之后制备的衬底20的高电阻率硅和包含铝或硅的氮化物或氧化硅或者它们的组合的初始电介质层32的组合可以称为“高电阻率硅叠层”。
如图4中所示，然后在初始电介质层32上形成附着层38。在一个实施例中，附着层38由氮化硅(SixNy，其中x和y表示Si和N的相对比例)制成并且使用CVD(如等离子体增强PECVD)形成。在本文中用于附着层38和其它层的氮化硅被认为基本上是化学计量的Si3N4，但是因为它可以偏离化学计量，为了说明方便并且不是限制性的，在描述本文中使用的氮化硅材料时继续使用缩写词SixNy。也可以将其它绝缘材料(如氧化硅)用于附着层38。附着层38的形成可以在低于550℃的处理温度下发生或进行，更适当地在大约150℃至450℃的范围内，优选在大约350℃的处理温度下发生或进行，但是也可以使用更高的温度。例如并且不意味着限制性的，当在也可以在其中形成有源装置的衬底上使用附着层38时，则可能与这种有源装置一起遇到850℃至1000℃量级的温度，但是正如上面指出的，低于约550℃的沉积温度更有效。尽管没有特别示出，但是附着层38具有例如50和
Figure BPA00001207002000061
(5和300nm)之间的有效厚度，更优选地在大约500和
Figure BPA00001207002000062
(50和200nm)之间的厚度以及优选为大约
Figure BPA00001207002000063
(100nm)的厚度。尽管附着层38是希望有的，但是它不是必须的并且在进一步的实施例中，附着层38可以被省略或者与初始电介质层32结合，如图5和以下描述中的结合电介质层33所表示的。为了便于在各图和相关文本中识别，将缩写词“AL”用于附着层38。例如，在图18-19中，图例“有AL”表示附着层38与所表示的其它电介质层(如果有的话)一起存在。
如图5中所示，然后在附着层38上形成第一(或下部)传导层40。下部传导层40由导电材料(如铝(Al)、铜(Cu)、金(Au)或它们的任何实际组合(例如，AlCu))制成并且例如使用热蒸发或电子束蒸发、物理气相沉积(PVD)、CVD、原子层沉积(ALD)或电镀来形成。下部传导层40具有例如在0.5和1.5μm之间的厚度42，但是也可以使用更薄或更厚的层。在本领域中通常将下部传导层40称为“metal-l”，缩写为“M1”，其中在形成IPD时采用几个叠置的传导层。
参考图6，然后从M1层40形成第一(或下部)传导板44。可以通过本领域中公知的处理形成第一传导板44，所述处理例如对光致抗蚀剂图案化和镀；物理沉积、图案化和蚀刻；或者在金的金属化情况中对光致抗蚀剂图案化、金属蒸发和剥离(lift-off)。在一个实施例中，根据所使用的布局规则以及例如当M1形成一层电容器时的期望电容值，第一传导板44具有例如大约30μm或者更高或更低的宽度46。
参考图7，然后在第一传导板44以及附着层38的露出部分上形成进一步的电介质层48。在一个实施例中，进一步的电介质层48由氮化硅制成并且使用与已经讨论的技术基本上相同的技术形成。进一步的电介质层48具有例如在50和500nm之间的厚度50，但是根据要由进一步的电介质层48执行的电学功能也可以使用更厚和更薄的层。其它电介质材料也可以用于层48。
如图8中所示，在电介质层48上形成第二传导层52。在本领域中通常将第二传导层52称为“金属-2”，简称为“M2”。M2层52由导电材料制成，所述导电材料例如但不意图限于铝(Al)、铜(Cu)、金(Au)或者它们的任何组合(例如，AlCu)，并且M2层52例如使用热蒸发、PVD、CVD、ALD或电镀形成。M2层52具有例如适合地在1和15μm之间的厚度54。
如图9中所示，然后图案化(和/或蚀刻)M2层52并且在一些实施例中还有电介质层48，以在由M1形成的第一传导板44上形成电介质体56和由M2层52形成的传导板58。在所描述的实施例中，电介质体56覆盖整个第一传导板44，而第二传导板58适合地具有小于第一传导板44的宽度46(图6)的宽度60。第二传导板58的宽度60可以例如在4和8μm之间，但是根据传导板52要进行的电气功能也可以使用更大或更小的尺度。电介质体56和第二传导板58的形成可以基本上完成作为例如电容器的集成无源电子部件的形成。在图9中所示的具体的示范性实施例中，该无源电子部件被标识为本领域普遍理解的金属-绝缘体-金属(MIM)电容器62。通过在电介质48上形成从M2层52延伸的区域，还可以用相同的常用方式制作传输线和其它高频结构。
尽管没有关于图1-9示出，但是可以在图9的结构上沉积附加的绝缘层和第三或顶部金属层，称为“metal-3”，简称为“M3”，并且将其适当地图案化以形成进一步的导体、绝缘体、传输线和附加的RF部件。可以将与用于电介质层48和M2层52的电介质和导体材料相同的电介质和导体材料用于附加绝缘层和金属层M3，但是也可以使用其它材料。这在本领域中是容易理解的。图10是图2-9中所示的衬底(或管芯30)的一部分但是包括上述附加绝缘层和金属层M3的放大图。如图所示，还可以在衬底20上形成其它无源电子部件，如薄膜电阻器64和薄膜电感器66。电阻器64包括在初始电介质层32上形成的薄电阻膜68。在一个实施例中，该薄电阻膜由厚度在例如100nm和300nm之间的钛钨氮化物(TiWN)制成，并且通过CVD形成在初始电介质层32上。电感器66(例如使用层M3制成的)包括例如由厚度在1和15μm之间的铜和/或金制成的并且使用电镀和图案化适当地形成的导电线圈70。
如本领域的技术人员所理解的，电阻器64和电感器66可以至少部分在用于形成如图2-9中所示的MIM电容器62的相同处理步骤期间，例如在第一传导(M1)层40(图5和图6)和第二传导(M2)层(图8和图9)以及图10的第三传导(M3)层的形成和蚀刻期间形成。尽管没有特别示出，但是在衬底20上形成的多个部件(例如，如10中所示的电容器62、电阻器64和电感器66、传输线等)可以耦合，从而由此形成谐波滤波器、耦合器、开关、变压器、双工器(diplexer)和其它RF部件(例如，图11中所示的)。所述电子部件的形成可以基本上完成在图1中所示的小块30之一上形成的如图10中所示的微电子或电子组件(或IPD)72。同样如图10中所示，可以在衬底20上的所有部件上形成钝化层74(例如，CVD SixNy)以提供保护而免受环境影响(如湿气)。
在可包括提供触点(例如，焊料球)、导体(例如，导线结合物)以及将所述电子部件和触点互连的平面引线的最后处理步骤之后，可以将衬底20锯分成单个微电子块30或IPD(例如图10中所示的)，或者半导体芯片，封装并安装在各种电子或计算系统中。图11示意性示出其中可以使用块30的示范性功率放大器(PA)模块76。在所描述的实施例中，PA模块76包括功率放大器(或功率集成电路)78、去耦电路80、匹配/调谐电路(包括传输线和电容器)82、耦合器(包括传输线、电感器、电阻器和电容器)84、谐波滤波器(包括电容器和电感器)86和控制电路88，其中可以全部或部分使用如上所述的IPD制作元件76、80、82、84、86和88中的任何一个或全部。
尽管没有详细示出，但该功率放大器可以是公知的“智能”功率集成电路，并且可以包括被配置为管理电功率的功率电路部件和至少一个被配置为控制、调节、监视、影响或回应该功率电路操作的附加部件。在实践中，该功率电路部件可以包括功率晶体管，并且所述至少一个附加部件可以包括但不限于：传感器(例如，环境条件传感器、电磁传感器、电机传感器、电属性传感器、换能器等)；功率控制部件；模拟部件；数字逻辑部件；或者它们的组合。
图12-17是根据本发明不同实施例的或者作为参考结构用于比较测试目的的与图5及其后续图类似的截面侧视图，但是示出了针对不同衬底、不同初始电介质层和不同衬底表面处理的对应于图5中所示的加工状态的结构90-95。图12示出结构90，其中GaAs衬底19在其表面21上具有附着层(AL)38和M1 40。GaAs衬底的使用是已知的并且该结构被提供作为参考结构用于比较测试目的。然而，为了进行同类比较，在该结构中还包括AL 38，因为它在所测试的大多数其它结构中存在，所述结构包括根据本发明不同实施例的图13-16的结构91-94。
图13示出结构91，其中硅衬底20具有直接位于衬底20的表面22上的TEOS氧化物层321并且在TEOS层321和M1层40之间具有SixNy AL38。该结构还被提供用于当表面22未被预处理时的比较测试目的。
图14示出结构92，其中硅衬底20具有直接位于衬底20的表面22上的氮化铝(AlN)层322，并且在AlN层322和M1层40之间具有SixNy AL 38。
图15示出结构93，其中硅衬底20具有直接位于衬底20的表面22上的AlN层322，TEOS层321位于AlN层322上，SixNy AL 38在TEOS层321和M1层40之间。
图16示出结构94，其中硅衬底20具有直接位于衬底20的表面22上的SixNy层323。在结构94中没有单独标出附着层(AL)38，因为层322是SixNy本身，但是可以认为存在。在进一步的实施例中，在形成SixNy层323之前可以例如通过干等离子体蚀刻或其它表面损伤手段预处理结构94的表面22。
图17示出结构95，其中硅衬底20具有直接位于衬底20的表面22上的TiW层68(图10)。在结构95中不包括附着层(AL)38，该结构也被提供用于比较目的。为了描述方便，各种电介质层和层321、322、323的组合被统称为初始电介质层32。
图18示出图表100，其提供根据本发明的各种比较测试结构和实施例的不同衬底、衬底电阻率、衬底表面处理和初始电介质层的信号衰减数据。在传输线结构上，特别是在例如由各种初始电介质层上的三个平行的M1导体形成的共平面波导(CPW)结构上，以5GHz进行该衰减测量，其体现了上述的和图12-17中所示的各种材料组合和处理。该测量在具有相同几何结构的并且经过如上面关于图1-17描述的处理的多个样品上进行。观测到的每个结构的衰减数据的范围由表100的上部的每一列中的像“I梁(I-beam)”状符号示出。I梁符号的上部横条示出观测到的特定类样品的最高衰减，I梁符号的下部横条示出观测到的该类样品的最低衰减，而中间横条近似代表中值。该中值是给定样品的衰减值的一半在其之上一半在其之下的值。
继续参考图18，图表100顶部的行101中的标号1至18被用于标识具有不同形成程序和/或初始电介质层32的不同材料的样品。从以基本相同方式加工的但是例如根据图12-17中所示结构具有不同材料和处理组合的多个样品获得每一列中的衰减数据。衰减数据下面紧接着的行102的数字与图12-17相关联并且指示所测试的结构的类型。衰减数据下面的第二行103标识构成初始电介质层32的材料、各层的厚度和如何加工衬底和各层的具体组合。行103中的缩写词“AL”表示样品中包括附着层38并且与几个样品相关的后缀100、120、140仅为了参考的目的指示在用于沉积AlN层的反应溅射操作期间每分钟在标准立方厘米内氮的流速。第三行104指示是否提供任何初步表面处理，例如在氩中的干等离子体蚀刻。第四行105指示用于衬底20的半导体衬底材料(例如，GaAs或Si)和导电类型(P或N)及其大致的电阻率。
从左向右考虑图18的图表100，对于栏1，测试样品被配置成图12的结构90，其中衬底19(类似于图5的衬底20)是高电阻率(～1E6ohm-cm)的GaAs，附着层(AL)38直接形成在与衬底20的表面22类似的衬底19的表面21上，M1层40提供在AL 38上。值得注意的是，测得了非常低的衰减，这与使用GaAs衬底的现有技术的经验一致。
如行105中指出的，列2-9对应于具有～1.5E1 ohm-cm的相对低电阻率的P型Si衬底。如行104中指出的，列2-3对应于使衬底20的表面22在形成初始电介质层32之前在干氩中RF等离子体轰击或蚀刻大约130秒。在列2中，结构92具有AlN的初始电介质层322加上大约
Figure BPA00001207002000111
的AL 38，并且在列3中，结构94具有大约的SixNy的初始电介质层323。在这两种情况下，衰减相对高，这表明衬底电阻率、表面处理和材料的该组合在完成的硅衬底上未提供足够高电阻率的表面。起作用的因素是这些样品的硅衬底的相对低的电阻率(例如，1.5E1 ohm-cm)。对应于列4-9的样品具有相同的相对低的衬底电阻率，不预蚀刻，并且也给出与构成初始电介质层32的材料的具体组合无关的相对高的衰减。在所有样品上都存在AL 38。
如行105所示，列10-16中的数据是使用P型硅衬底获得的，并且列17-18中的数据是使用N型硅衬底获得的，它们都具有高电阻率(HR)，也就是说，电阻率等于或大于约1E3 ohm-cm。如行104所示，列10-11中的数据是从对应于列10中的具有大约
Figure BPA00001207002000113
的AlN层32加上大约
Figure BPA00001207002000114
的AL 38的结构92和列11中的具有大约
Figure BPA00001207002000115
的SixNy的层32的结构94的样品获得的，结构92和结构94二者的衬底20的表面22都经过干等离子体蚀刻预处理。获得了低衰减值，这表明结合这种表面预处理的材料的这些组合在提供零偏压下具有基本耗尽的表面区域的硅衬底方面是成功的，所述表面区域提供低衰减值并且可以在该表面区域上形成低损耗IPD。
如行104所示，列12-18对应于不受到表面预处理蚀刻或等同的表面破坏处理的样品。列13-14和17中的使用包含大约
Figure BPA00001207002000121
的AlN的初始电介质层322加上AL 38的结构92的那些样品对于P型和N型衬底都继续提供低衰减，而列16和18中的具有大约
Figure BPA00001207002000122
的SixNy的初始电介质层321(但是不经过干等离子体蚀刻)的结构94不提供低衰减。列15(和8)中的衬底20上形成的初始层是TiW的比较结构95提供非常高的衰减。该数据表明，利用高电阻率的硅，通过当将SixNy(列11，结构94)用于初始电介质层时预处理硅衬底表面或者通过使用经过表面预处理(列10，结构92)和不经过表面预处理(列13-14、17，结构92)的包含AlN的初始电介质层可以获得与GaAs衬底的性能大致相当的低损耗衬底。这是一个重要的结果，因为它表明在适当地制备的情况下，低成本的硅衬底可以提供具有相当于使用贵得多的GaAs衬底获得的低RF衰减的IPD。
图19示出与图18的图表100类似的图表200，但是示出了图18的列1、10-11、13-14和17中所示的衬底、衬底表面处理和初始电介质层的子组的信号衰减的更多细节。横坐标的比例被放大以更清楚地示出低衰减数据。图20的列(a)对应于图19的列1，其中使用GaAs衬底作为参考，列(b)对应于列10，列(c)对应于列11，列(d)对应于列13，列(e)对应于列14，列(f)对应于列17。列(b)至(f)中出现的样品使用高电阻率(≥1E3 ohm-cm)的硅衬底。附着层(AL)38存在于所有样品上。GaAs衬底提供用于与本文中描述的根据本发明的几个实施例的用于IPD的改进的低损耗硅衬底比较的重要基准，因为该数据显示如果利用某些初始电介质层和/或表面处理适当配置硅衬底，那么使用硅衬底可以获得等于或者优于利用GaAs得到的损耗特性。因此，适当配置的硅衬底可以代替GaAs衬底，从而显著节省成本，这是因为硅晶片和GaAs晶片的成本有很大差异并且可以使用与现有的用于硅集成电路(IC)制造的相同的技术在这种硅衬底上制作IPD使得加工更加方便。
附着层38存在于所有样品上。在使用SixNy作为初始电介质层的那些样品的情况下(见列c)，所示出的厚度是大约
Figure BPA00001207002000131
的SixNy初始电介质层加上大约
Figure BPA00001207002000132
的SixNy的AL 38的组合厚度。要注意的是：(I)在具有AL 38的并且未经过预蚀刻的高电阻率(≥1E3 ohm-cm)硅衬底上的初始电介质层32中包括AlN的结构92(列d-f)可提供与电阻率高得多的(～1E6 ohm-cm)并且也贵得多的GaAs衬底相比相等或更好的损耗(衰减)性能；以及，(II)如果提供预沉积衬底表面处理，则可以用包含氮化硅的结构92(列c)代替AlN，从而导致接近高电阻率GaAs损耗性能(～0.38dB/cm的中值衰减)的损耗性能(例如，～0.7dB/cm的中值衰减)。尽管当使用SixNy作为初始电介质层时的优选预沉积表面处理在本文中称为“蚀刻”，但是这不意图是限制性的。相信在所谓的“蚀刻”或“预处理”期间衬底表面暴露于其中的干氩RF等离子体的有益影响与在该等离子体暴露期间发生的重要轰击表面损伤相关，并且在获得零偏压下耗尽自由载流子的初始电介质层下的衬底表面中该表面损伤比通常与“蚀刻”处理相关的材料去除更显著(并且因此更低损耗)。因此，对结合SixNy初始电介质层使用等离子体暴露提供较低损耗衬底的本实施例来说，从衬底表面去除大量材料可能不是必要的。也可以使用其它表面损伤技术和其它初始电介质层材料。注意，以非常有利的结果用于初始电介质层的AlN优选是被反应溅射的，处理也能以具有能量的并引起损伤的粒子轰击硅衬底表面。因此，即使不特别提供预处理，AlN氮化物的沉积作为溅射沉积的结果也伴随着表面损伤。因此，其它表面损伤处理也可以提供类似的益处。此外，尽管SixNy便于与表面的预沉积等离子体暴露结合使用以获得低损耗的衬底，但是也可以使用其它材料，只要与等离子体暴露或其它表面损伤预处理产生的表面损伤结合，得到的电介质覆盖的表面在零偏压下具有较低的近表面载流子浓度，并且因此在高频情况下具有较低的衰减以用于制作现代IPD即可。
在15ohm-cm硅上包含AlN(加上SixNy的AL 38)的图14的结构92上获得电容-电压(CV)曲线。这些CV曲线表明在零偏压时硅表面(例如，表面22)基本耗尽了自由载流子。作为施加偏置电压的结果CV曲线电容增加，这是因为所施加的电压可在表面处引起自由载流子的显著累积。相反，当半导体表面耗尽自由载流子时电容最低。将AlN用于初始电介质层32的那些样品对于零偏压两侧几伏特具有最小电容并且显示没有电容增加，直到施加更大的电压。这表明这些硅衬底的表面区域在零偏压以及对于零偏压两侧几伏特基本耗尽自由载流子。
表面耗尽可以作为在电介质中或者在电介质-半导体界面处或者在半导体的近表面区域内捕获固定电荷的结果出现。通过在表面上溅射电介质(例如，AlN)膜或者通过将表面暴露于有能量的粒子，例如但不是限定性的，通过RF等离子体或者通过其它表面损伤手段产生的表面陷阱可以提供这种电荷捕获部位并且产生观测到的偏移的CV曲线和低RF衰减。除了在半导体表面内或表面处产生电荷陷阱以外，沉积在高电阻率硅衬底上的电介质膜可以包含足够的固定电荷以在零偏压或接近零偏压时耗尽硅表面。因此，在电介质中或者在电介质-半导体界面处或者在硅衬底的近表面损伤区域内捕获的电荷可以在零偏压下耗尽硅表面的自由载流子，从而减小在初始电介质层32上或其上方形成的传输线或其它无源部件中出现的RF信号的衰减。这在整体和部分上被认为是图19的列(b)至(f)中所示的样品在硅衬底上性能改进的理由。尽管本文描述的具体材料和处理在提供足以耗尽高电阻率硅衬底的表面的需要的固定电荷方面是成功的，但是本发明不局限于此，并且也可以使用实现该结果的任何材料、表面处理和层形成处理或者它们的结合。
与获得用于IPD的低成本低损耗衬底有关的另一个要素是这种衬底的热稳定性。例如，已经知道当使用氧化硅作为初始电介质层时(例如，图13的结构91)，与没有这种氧化物层的结构相比，与衬底有关的衰减(损耗)可以减小，并且氧化物层的越厚损耗越低。图20示出图表300，其绘出作为被测试的传输线结构经历的热循环数的函数的针对各种类型的衬底和初始电介质层的信号衰减(损耗)，它是以与图18-19的数据相同的方式在5GHz测得的。测量每个样品，然后热循环，然后再次测量，该处理重复图20的行302中所示的热循环数。如前所述，“I梁”形状的符号表示从每个测试样品获得的数据范围。行302标识与每个数据组有关的热循环数。因此，在列(i)至(iii)的每一列中从左到右呈现的数据(见行301)是同一样品在热循环之前(0)和各热循环[(1)...(6)]之后的行为。每个热循环在325摄氏度进行5分钟。所有样品中都包括附着层38。行301标识列(i)至(iii)。列(i)示出具有GaAs衬底的样品的衰减行为。本质上，对于具有类似于用于图18-19的数据的CPW测试结构的GaAs衬底，作为热循环的结果，没有显著变化。列(ii)示出在以TEOS氧化物为初始电介质层的高电阻率(≥1E3 ohm-cm)硅上形成的相同类型的测试结构(例如，结构91)的衰减行为。如图20上指出的，使用两个TEOS厚度：5微米(μm)和10微米(μm)。观察到将～10μm的TEOS用于结构91的初始电介质层321提供相当低的衰减(例如，与GaAs的～0.25dB/cm相比，中值为～0.6dB/cm)，但是TEOS初始电介质样品的损耗随着每一个热循环而增加，对于10μm厚的层在第6个热循环之后损耗上升到约1.0dB/cm。5μm厚的TEOS层的热漂移更糟。这种热漂移不是所希望的。列(iii)示出没有TEOS层的结构92的具有大约
Figure BPA00001207002000151
AlN初始电介质层的装置和结构93的具有大约
Figure BPA00001207002000152
AlN加上5μm TEOS层的装置的热循环结果。要注意的是，具有包括AlN的初始电介质层的测试装置无论它们是否包括TEOS层在这种热循环之后都没有表现出明显的衰减变化。因此，包括AlN的初始电介质层的使用使得能够不仅提供用于IPD的成本低得多的衬底而且还提供像贵得多的GaAs衬底那样热稳定的衬底。
上面描述的形成IPD的结构和方法的一个优点是由于AlN的初始电介质层的使用或者与被认为产生表面损伤的衬底表面预处理结合的SixNy的初始电介质层的使用，硅衬底的有效电阻率增加。结果，包含这些改进的硅衬底的IPD经历的衬底损耗被最小化，并且IPD的总RF性能被改进，同时还得益于相对于GaAs、石英、蓝宝石和其它现有技术的衬底、与硅衬底的使用有关的非常显著的成本下降。另一个优点是因为硅的相对低的成本，尤其是当与砷化镓、石英和蓝宝石相比时，IPD的总制造成本被最小化而不牺牲性能。进一步的优点是因为在半导体制造中已经普遍使用硅，所以可以没有本质性修改地使用相同的工艺和工具来形成这种IPD。结果，制造成本被进一步降低，尤其是当与需要特殊处理的玻璃和石英衬底相比时更是如此。即使与使用厚TEOS层作为初始电介质层的硅衬底相比，所发明的结构和处理不仅提供了优异的损耗性能而且还节省大量的制作时间和成本，因为非常厚(例如，～10μm)的TEOS层被例如比该TEOS初始电介质层薄一个半至两个数量级的相对更薄的AlN层
Figure BPA00001207002000161
或SixNy层
Figure BPA00001207002000162
代替。使用较少的电介质的经济优势是改进的周期时间、更强的使用现有工具的能力(不需要购买额外的工具来适应非常长的10μm厚的处理时间)以及更低的化学品开支。
根据本文描述的结构和方法制备的硅衬底可以具有基本等于或优于使用贵得多的GaAs衬底观察到的衰减损耗性能。此外，这种改进的硅衬底是热稳定的，也就是说，减少的衰减损耗不会作为热循环的结果而劣化。此外，由于减小的周期时间以及改进的工具和化学品使用，对该改进的硅衬底的改进的衰减性能起作用的特别薄的关键层加工起来更经济。此外，可以根据本文描述的处理步骤使用成本降低并且性能改进的该改进硅衬底来形成复杂的IPD，例如但不意图限于，全部或部分对图11的功率放大器模块起作用的IPD 78、80、82、84、86、88。还可以根据本文的教导形成IPD以提供改进的电感器、电容器、电阻器、传输线、天线、匹配网络、去耦电路、滤波器电路、双工器、谐波滤波器和具有广泛应用的许多其它类型的无源部件和电路，特别是那些在衰减损耗倍受关注的高频工作的部件。这些是本发明的显著优点。
根据第一实施例，提供一种形成集成无源装置(IPD)的方法，该方法包括：在硅衬底上形成包括氮化铝的绝缘初始电介质层以及在所述绝缘初始电介质层上形成至少一个无源电子部件。根据进一步的实施例，所述绝缘初始电介质层是氮化铝层并且所述至少一个无源电子部件包括电容器、电阻器、电感器和传输线中的至少一个。根据另一实施例，所述绝缘初始电介质层包括氮化铝层和另一电介质层。根据又一实施例，所述另一电介质层包括氮化硅。根据又一实施例，所述另一电介质层包括氧化硅。根据又一实施例，所述绝缘初始电介质层在大约150℃和550℃之间的温度形成。根据另一实施例中，所述绝缘初始电介质层通过反应溅射形成。根据又一实施例，所述绝缘电介质层的厚度在大约10和10000埃之间。根据又一实施例，所述绝缘初始电介质层的厚度在大约300和3000埃之间。根据又一实施例，所述绝缘初始电介质层的厚度为大约1000埃。
根据第二实施例，提供一种形成集成无源装置(IPD)的方法，该方法包括：提供具有等于或大于大约1000ohm-cm的电阻率并且具有外表面的硅衬底；将所述衬底的外表面暴露于引起表面损伤的环境；在所述外表面上形成包括氮化铝、氮化硅、TEOS或其组合的初始电介质层；以及在所述初始电介质层上形成多个无源电子部件。根据进一步实施例，所述引起表面损伤的环境是暴露于使用基本上惰性的气体形成的等离子体。根据再进一步的实施例，所述基本上惰性的气体是氩。根据又进一步的实施例，所述引起表面损伤的环境是沉积溅射的氮化铝层。根据再进一步的实施例，所述多个无源电子部件包括电容器、电阻器、传输线和电感器中的至少一个，并且所述多个元源电子部件的形成包括在所述初始电介质层上形成第一导电层以及在所述第一导电层上形成第二导电层。
根据第三实施例，提供一种微电子组件，包括：具有至少1000ohm-cm电阻率的硅衬底；包括氮化铝的初始电介质层；以及在所述初始电介质层上形成的多个无源电子部件。根据进一步的实施例，所述初始电介质层包括氮化硅。根据再进一步的实施例，所述多个无源电子部件包括电容器、电阻器、传输线和电感器中的至少一个。根据又进一步的实施例，所述多个无源电子部件共同形成谐波滤波器、耦合器或变压器。根据又进一步的实施例，所述微电子组件还包括耦合到所述多个无源电子部件的集成电路。
尽管在以上本发明的详细说明中给出了至少一个示范性实施例，但是应该理解存在大量的变体。还应该理解，所述示范性实施例仅是例子，并且绝不意图限制本发明的范围、应用或配置。更确切地说，以上详细说明为本领域的技术人员提供了用于实施本发明的示范性实施例的方便的路线图，应该理解，在不偏离所附权利要求及其法律上的等同物中给出的本发明范围的情况下，可以对示范性实施例中描述的要素的功能和结构进行各种变化。

Claims (20)

1.一种形成集成无源装置(IPD)的方法，包括：
在硅衬底上形成包括氮化铝的绝缘初始电介质层；以及
在所述绝缘初始电介质层上形成至少一个无源电子部件。
2.根据权利要求1所述的方法，其中所述绝缘初始电介质层是氮化铝层并且所述至少一个无源电子部件包括电容器、电阻器、电感器和传输线中的至少一个。
3.根据权利要求1所述的方法，其中所述绝缘初始电介质层包括氮化铝层和另一个电介质层。
4.根据权利要求3所述的方法，其中所述另一个电介质层包括氮化硅。
5.根据权利要求3所述的方法，其中所述另一个电介质层包括氧化硅。
6.根据权利要求1所述的方法，其中在大约150℃和550℃之间的温度下形成所述绝缘初始电介质层。
7.根据权利要求1所述的方法，其中通过反应溅射形成所述绝缘初始电介质层。
8.根据权利要求1所述的方法，其中所述绝缘初始电介质层的厚度大约在10和10000埃之间。
9.根据权利要求8所述的方法，其中所述绝缘初始电介质层的厚度大约在300和3000埃之间。
10.根据权利要求9所述的方法，其中所述绝缘初始电介质层的厚度大约为1000埃。
11.一种形成集成无源装置(IPD)的方法，包括：
提供具有等于或大于大约1000ohm-cm的电阻率并且具有外表面的硅衬底；
将所述衬底的所述外表面暴露于引起表面损伤的环境；
基本上在所述外表面上形成包括氮化铝、氮化硅、TEOS或者它们的组合的初始电介质层；以及
在所述初始电介质层上形成多个无源电子部件。
12.根据权利要求11所述的方法，其中所述引起表面损伤的环境是暴露于使用基本上惰性的气体形成的等离子体。
13.根据权利要求11所述的方法，其中所述基本上惰性的气体是氩。
14.根据权利要求11所述的方法，其中所述引起表面损伤的环境是沉积溅射的氮化铝层。
15.根据权利要求11所述的方法，其中所述多个无源电子部件包括电容器、电阻器、传输线和电感器中的至少一个，并且所述多个无源电子部件的形成包括：
在所述初始电介质层上形成第一传导层；以及
在所述第一传导层上形成第二传导层。
16.一种微电子组件，包括：
具有至少1000ohm-cm的电阻率的硅衬底；
包括氮化铝的初始电介质层；以及
在所述初始电介质层上形成的多个无源电子部件。
17.根据权利要求16所述的微电子组件，其中所述初始电介质层还包括氮化硅或TEOS。
18.根据权利要求16所述的微电子组件，其中所述多个无源电子部件包括电容器、电阻器、传输线和电感器中的至少一个。
19.根据权利要求16所述的微电子组件，其中所述多个无源电子部件共同形成谐波滤波器、耦合器或变压器。
20.根据权利要求16所述的微电子组件，还包括耦合到所述多个无源电子部件的集成电路。
CN2009801061599A 2008-03-24 2009-02-05 具有低成本衬底的集成无源装置和方法 Pending CN101946320A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/054,105 2008-03-24
US12/054,105 US20090236689A1 (en) 2008-03-24 2008-03-24 Integrated passive device and method with low cost substrate
PCT/US2009/033177 WO2009120407A2 (en) 2008-03-24 2009-02-05 Integrated passive device and method with low cost substrate

Publications (1)

Publication Number Publication Date
CN101946320A true CN101946320A (zh) 2011-01-12

Family

ID=41088022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801061599A Pending CN101946320A (zh) 2008-03-24 2009-02-05 具有低成本衬底的集成无源装置和方法

Country Status (5)

Country Link
US (1) US20090236689A1 (zh)
KR (1) KR20100138953A (zh)
CN (1) CN101946320A (zh)
TW (1) TW200945497A (zh)
WO (1) WO2009120407A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098677A (zh) * 2016-07-20 2016-11-09 北京翰飞电子科技有限公司 单芯片正交混合耦合器管芯和平衡式功率放大器模块

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907446B2 (en) * 2009-05-19 2014-12-09 Texas Instruments Incorporated Integrated circuit structure with capacitor and resistor and method for forming
US20100305427A1 (en) * 2009-06-01 2010-12-02 General Electric Company Long-range planar sensor array for use in a surgical navigation system
US8426263B2 (en) 2011-03-31 2013-04-23 Freescale Semiconductor, Inc. Patterning a gate stack of a non-volatile memory (NVM) with formation of a metal-oxide-semiconductor field effect transistor (MOSFET)
US8415217B2 (en) 2011-03-31 2013-04-09 Freescale Semiconductor, Inc. Patterning a gate stack of a non-volatile memory (NVM) with formation of a capacitor
US8420480B2 (en) 2011-03-31 2013-04-16 Freescale Semiconductor, Inc. Patterning a gate stack of a non-volatile memory (NVM) with formation of a gate edge diode
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FI130149B (en) 2013-11-26 2023-03-15 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US9385079B2 (en) * 2014-01-29 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming stacked capacitors with fuse protection
US9899499B2 (en) * 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US10312134B2 (en) 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP6726180B2 (ja) 2014-11-18 2020-07-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3367424B1 (en) 2015-03-03 2022-10-19 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
EP3739620B1 (en) 2015-06-01 2022-02-16 GlobalWafers Co., Ltd. A silicon germanium-on-insulator structure
CN107667416B (zh) 2015-06-01 2021-08-31 环球晶圆股份有限公司 制造绝缘体上半导体的方法
CN117198983A (zh) 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
JP7002456B2 (ja) 2016-03-07 2022-01-20 グローバルウェーハズ カンパニー リミテッド 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
JP6914278B2 (ja) 2016-06-08 2021-08-04 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP3792965B1 (en) 2016-10-26 2022-05-11 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
SG10201913059PA (en) 2016-12-05 2020-02-27 Globalwafers Co Ltd High resistivity silicon-on-insulator structure and method of manufacture thereof
EP3653761B1 (en) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield
JP6974502B2 (ja) 2017-05-29 2021-12-01 テクノロギアン トゥトキムスケスクス ヴェーテーテー オイTeknologian Tutkimuskeskus Vtt Oy 半導体装置
WO2019013904A1 (en) 2017-07-14 2019-01-17 Globalwafers Co., Ltd. METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION
EP3785293B1 (en) 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
TWI698029B (zh) * 2018-11-28 2020-07-01 財團法人金屬工業研究發展中心 形成半導體結構之方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136458A (en) * 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
AU5784400A (en) * 1999-07-02 2001-01-22 Digirad Corporation Indirect back surface contact to semiconductor devices
US6140197A (en) * 1999-08-30 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method of making spiral-type RF inductors having a high quality factor (Q)
US6312568B2 (en) * 1999-12-07 2001-11-06 Applied Materials, Inc. Two-step AIN-PVD for improved film properties
JP2001284560A (ja) * 2000-03-30 2001-10-12 Nec Corp 半導体装置およびその製造方法
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
AU2003234403A1 (en) * 2002-05-16 2003-12-02 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US20040075170A1 (en) * 2002-10-21 2004-04-22 Yinon Degani High frequency integrated circuits
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006261328A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 容量素子、半導体装置、及び容量素子の製造方法
JP4707056B2 (ja) * 2005-08-31 2011-06-22 富士通株式会社 集積型電子部品および集積型電子部品製造方法
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
WO2008062800A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Semiconductor device and its drive method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098677A (zh) * 2016-07-20 2016-11-09 北京翰飞电子科技有限公司 单芯片正交混合耦合器管芯和平衡式功率放大器模块
CN106098677B (zh) * 2016-07-20 2018-05-01 北京翰飞电子科技有限公司 单芯片正交混合耦合器管芯和平衡式功率放大器模块

Also Published As

Publication number Publication date
US20090236689A1 (en) 2009-09-24
KR20100138953A (ko) 2010-12-31
WO2009120407A3 (en) 2009-11-19
TW200945497A (en) 2009-11-01
WO2009120407A2 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101946320A (zh) 具有低成本衬底的集成无源装置和方法
CN100499361C (zh) 电子器件及其制造方法
US9837299B2 (en) Methods of forming 3-D circuits with integrated passive devices
US8790985B2 (en) High voltage resistance coupling structure
US8154850B2 (en) Systems and methods for a thin film capacitor having a composite high-k thin film stack
CN1988080B (zh) 电子元件
US7935607B2 (en) Integrated passive device with a high resistivity substrate and method for forming the same
KR20090057894A (ko) 반도체 소자와 집적 패시브 소자의 제조 방법
US6759746B1 (en) Die attachment and method
CN103094231A (zh) 电子器件以及用于制造电子器件的方法
CN101145511A (zh) 制造感应器的方法
US7056801B2 (en) Radio frequency integrated circuit, and method for manufacturing the same
KR100850115B1 (ko) 반도체 소자 접합 방법
KR100331226B1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
CN208078026U (zh) 硅基射频电容
US20190139919A1 (en) Corrosion resistant aluminum bond pad structure
US11335635B2 (en) Thin film resistors of semiconductor devices
US20230009805A1 (en) Surface acoustic wave device and method for fabricating the same
JP2000021635A (ja) スパイラルインダクタおよびそれを用いた集積回路
US11548779B2 (en) Capacitive micro structure
CN107104120A (zh) 磁感应器件及制造方法
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
CN117855193A (zh) 接地屏蔽层的形成方法
KR20010036731A (ko) 마이크로 수동소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20110112