KR20010036731A - 마이크로 수동소자의 제조 방법 - Google Patents

마이크로 수동소자의 제조 방법 Download PDF

Info

Publication number
KR20010036731A
KR20010036731A KR1019990043856A KR19990043856A KR20010036731A KR 20010036731 A KR20010036731 A KR 20010036731A KR 1019990043856 A KR1019990043856 A KR 1019990043856A KR 19990043856 A KR19990043856 A KR 19990043856A KR 20010036731 A KR20010036731 A KR 20010036731A
Authority
KR
South Korea
Prior art keywords
substrate
metal
via holes
manufacturing
conductive line
Prior art date
Application number
KR1019990043856A
Other languages
English (en)
Other versions
KR100348250B1 (ko
Inventor
박재영
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990043856A priority Critical patent/KR100348250B1/ko
Publication of KR20010036731A publication Critical patent/KR20010036731A/ko
Application granted granted Critical
Publication of KR100348250B1 publication Critical patent/KR100348250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 높은 인덕턴스, Q 값(Quality factor), 공진 주파수 그리고 낮은 DC 저항을 갖고 집적화가 가능한 마이크로 인덕터를 제공하기 위한 것으로서, 기판에 선택적으로 상하부가 관통된 다수개의 비아 홀을 형성하기 위해 적외선을 선택적으로 입사하고 열처리하는 공정, 상기 기판의 한쪽 면인 제 1 면 위에 제 1 금속으로 상기 다수개의 비아 홀이 연결되도록 전도라인을 형성하고 상기 전도라인을 포함한 제 1 면에 보호막을 형성하는 공정, 식각용액을 이용하여 다수개의 비아 홀을 형성하고 상기 다수개의 비아 홀에 전도성을 갖는 제 2 금속을 증착하는 공정, 및 상기 희생층 및 보호막을 제거하는 공정을 포함하여 이루어지는데 있다.

Description

마이크로 수동소자의 제조 방법{fabrication method for micro passive element}
본 발명은 마이크로 수동소자에 관한 것으로, 특히 고주파용 마이크로 인덕터 수동소자의 제조 방법에 관한 것이다.
지금까지 휴대용 소형 무선호출기(pagers), 휴대용 무선 단말기(cellular phones), GPS 수신기(Global Positioning System receivers), 캠코더(camcoders), 무선 주파수(Radio Frequency : RF), 그리고 혼합된 신호 시스템 등과 같은 많은 소비전자의 생산품에서 각 인덕터들이 분리된 형태로 IC 칩들과 결합되어 사용됨에 따라 시스템의 단가, 크기, 무게, 그리고 신뢰성 면에서 개선이 요구되어 왔다.
따라서, 이들 인덕터들은 IC 칩들과 통합(integration)하여 상기의 요구에 만족시키기 위하여 많은 연구가 진행되어 왔고, 그 결과 평면의 생산기술(planar technology)을 이용하여 나선형(spiral) 타입의 2 차원 인덕터가 실제 상업상의 생산품으로 사용되게 되었다.
현재 사용중인 RF 평면 인덕터(planar inductors)는 기판{실리콘, 석영(quartz), GaAs, 세라믹(ceramic), 알루미나 기판(alumina substrates)} 바로 위에 형성되기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive) 손실(특히 실리콘 기판을 사용했을 때) 등과 같은 나쁜 영향이 발생되어 평면 전도성의 성능이 좋지 못했다.
따라서 고주파에서는 기판의 손실이 적은 석영, GaAs, 세라믹, 알루미나 기판을 사용하거나, 실리콘 기판의 경우 집적 인덕터가 형성된 영역 밑을 식각하여 기판의 영향을 제거하는 방법이 사용되고 있지만 이 두 경우 모두 여전히 기판의 영향의 제거에 큰 효과를 거두지 못하고 있다.
그래서 평면 전도성의 성능을 좋게 하기 위해서 초기에는 이들 인덕터들을 스퍼터링(sputtering)이나 증착(evaporating)된 얇은 Au 막을 사용하여 구현되었다.
그리고 현재는 전기도금을 이용하여 증착된 두께 2~3um의 Au 막을 사용하여 만든 평면의 나선형(spiral-type) 인덕터나 솔레노이드형(solenoid type)의 인덕터가 상업적으로 사용되고 있다.
또한 기판의 손실은 적지만 고가인 석영, GaAs, 세라믹, 알루미나 기판을 이용하면서 동시에 기판으로부터 수 um을 공중에 띄우는 기술이 개발되어 이용되고 있다.
그러나 이와 같은 미세기계 가공(micromachining) 이라는 신기술의 발달로 생성된 몇몇 고주파용 마이크로 인덕터들의 성능은 현재 MMIC(Monolithic Microwave Integrated Circuit) 회로소자로 사용되고 있는 평면 인덕터들보다 기판의 전도성 손실과 기생용량의 영향 등에서 향상되었지만 지금 당장 MMIC 회로소자에는 사용되고 있지 않다.
그 가장 큰 이유는 마이크로 인덕터들을 만들 때 사용되는 재료와 공정이 GaAs 생산기술을 이용하여 개발되는 MMIC 회로소자와 다르기 때문이다.
따라서 RF 엔지니어(engineer)들은 통합된 RF 회로 모듈(module)이나 시스템을 제작할 경우에 성능이 우수하지는 않지만 GaAs 생산기술을 이용하여 개발된 평면 인덕터를 사용한다.
또한 아주 좋은 성능의 인덕터가 필요한 경우에는 이산(discrete) 인덕터를 조립해서 사용한다.
그러나 이상에서 설명한 종래 기술에 따른 마이크로 수동소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 기판 바로 위에 인덕터 소자를 형성하기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive) 손실 등과 같은 나쁜 영향이 발생되고, 그에 따라 평면 전도성의 성능이 나빠지는 문제가 있다.
둘째, 값비싼 Au를 전도성 성능을 위해 기판 상에 두껍게 형성하기 때문에 낮은 단가의 시스템을 구현하기 위해서는 적절하지 못한 문제가 있다.
셋째, 솔레노이드형(solenoid-type) 인덕터의 평면 기법은 크로스 부분(cross-sectional)의 영역 증가에 한계로 인덕터의 턴(turns) 수를 증가시켜 기생용량을 증가시키고 그에 따라 공진 주파수와 사용주파수가 낮아지는 문제가 있다.
넷째, 마이크로 인덕터들을 만들 때 사용되는 재료와 공정이 GaAs 생산기술을 이용하여 개발되는 MMIC 회로소자와 다르기 때문에 인덕터 공정시 시스템 및 모듈과 동시에 병행해서 제조할 수 없는 문제가 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판으로부터 발생되는 영향을 줄이고, 또한 고품질과 저 가격을 만족시키며 낮은 DC 저항을 갖고 집적화가 가능한 마이크로 인덕터 소자를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 솔레노이드형(solenoid-type)의 집적 인덕터의 사시도
도 2 는 본 발명에 따른 코어(core)의 교차 구간 영역을 나타낸 솔레노이드형 인덕터의 단면도
도 3 (a)는 본 발명에 따른 코어(core) 영역이 식각된 에어 코어(air core)를 나타낸 평면도
(b)는 본 발명에 따른 코어 영역에 감광성 유리(photosensitive glass)가 남아 있는 구조를 나타낸 평면도
도 4 는 본 발명에 따른 나선형(spiral-type)의 집적 인덕터의 사시도
도 5 는 본 발명에 따른 나선형의 집적 인덕터의 단면도
도 6 은 도 1과 도 4에 나타낸 구조의 인덕터를 형성하는 전도라인의 단면도
도 7 은 본 발명에 따른 솔레노이드형의 집적 인덕터의 제조 공정도
도 8 은 도 7의 공정을 통하여 다수개의 비아 홀과 에어 코어를 형성시키는 공정의 평면도
도 9 는 본 발명에 따른 집적화된 나선형 마이크로 인덕터의 제조 공정도
도 10 은 본 발명에 따른 집적화된 나선형의 마이크로 인덕터의 제조 공정도
*도면의 주요부분에 대한 부호의 설명
10 : 기판 20 : 전도라인
21 : 상부 전도라인 22 : 하부 전도라인
23 : 중부 전도라인 30 : 신호 연결부
40 : 땜납 범프(solder bump) 50 : 감광성 유리
60 : 포스트 70, 71 : 씨드 금속층
80, 81 : 희생층 90 : 폴리메릭 물질
100 : 코어 영역
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 수동소자의 제조방법의 특징은, 기판에 선택적으로 상하부가 관통된 다수개의 비아 홀을 형성하기 위해 적외선을 선택적으로 입사하고 열처리하는 공정, 상기 기판의 한쪽 면인 제 1 면 위에 제 1 금속으로 상기 다수개의 비아 홀이 연결되도록 전도라인을 형성하고 상기 전도라인을 포함한 제 1 면에 보호막을 형성하는 공정, 식각용액을 이용하여 다수개의 비아 홀을 형성하고 상기 다수개의 비아 홀에 전도성을 갖는 제 2 금속을 증착하는 공정, 및 상기 희생층 및 보호막을 제거하는 공정을 포함하여 이루어지는데 있다.
본 발명의 특징에 따른 작용은 감광성 유리(photosensitive glass) 라는 새로운 절연기판을 사용하고 또한 인덕터가 완성되면 상기 기판을 제거하기 때문에 고주파에서 발생되는 기판으로의 전도성 손실 및 기생용량을 제거할 수 있으며, 또한 높은 전도성을 갖는 두꺼운 구리를 이용하기 때문에 DC 저항이 다른 어느 평면 인덕터보다 낮출 수 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 마이크로 수동소자의 제조 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
제 1 실시예
도 1 은 본 발명에 따른 솔레노이드형(solenoid-type)의 집적 인덕터의 사시도로서, 기판(10)과, 상기 기판(10) 위에 일정 높이를 가지고 솔레노이드형으로 형성된 전도라인(20)과, 상기 전도라인(20)을 지지하며 신호를 인가하는 신호연결부(30)와, 상기 신호연결부(30)와 기판(10)을 연결하는 땜납 범프(solder bump)(40)로 구성된다.
상기 도 1에서 구성된 솔레노이드형(solenoid-type) 인덕터는 기판(10)으로 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive) 손실 등과 같은 나쁜 영향을 줄이기 위하여 기판(10)과 전도라인(20) 사이에 일정 거리를 갖는다.
도 2 는 본 발명에 따른 코어(core)의 교차 구간 영역을 나타낸 솔레노이드형 인덕터의 단면도로서, 감광성유리(50)와, 상기 감광성유리(50) 위에 형성된 상부 전도라인(21)과, 상기 감광성유리(50) 하부에 형성된 하부 전도라인(22)과, 상기 감광성유리(50) 상하부를 관통하는 비아 홀을 형성하여 상기 상부 전도라인(21)과 하부 전도라인(22)을 연결하는 중부 전도라인(23)과, 상기 하부 전도라인(22) 양 측면에 형성되어 외부와의 연결을 돕는 땜납 범프(solder bump)(40)로 구성된다.
그리고 도 3 (a)는 본 발명에 따른 코어(core) 영역이 식각된 에어 코어(air core)를 나타낸 평면도이고, 도 3 (b)는 본 발명에 따른 코어 영역에 감광성 유리(photosensitive glass)가 남아 있는 구조를 나타낸 평면도이다.
이와 같이 구성된 본 발명에 따른 마이크로 수동소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 7 은 본 발명에 따른 솔레노이드형의 집적 인덕터의 제조 공정도이다.
먼저, 도 7 (a)를 보면 감광성유리(photosensitive glass)(50) 위에 상부 전도체와 하부 전도체를 연결시키기 위한 비아 패턴(via pattern) 형성을 위해 전면에 마스크를 증착한 후 적외선을 입사하고 600℃의 고온에서 열처리를 한다.
이때 상기 감광성 유리의 두께와 비례하여 인덕터 코어의 교차 구간(cross-sectional) 영역은 크게 형성할 수 있기 때문에 다른 평면 인덕터와 비교할 수 없을 정도의 높은 인덕턴스를 얻을 수 있다.
그리고 도 7 (b)와 같이 위쪽 면에 씨드 금속층(70)을 형성하고, 에폭시 수지(epoxy) 또는 폴리머(polymer)를 이용하여 상부 전도라인을 위한 몰드(molds)를 형성한다.
이어 상기 형성된 몰드안에 전기도금을 이용하여 높은 전도성을 갖는 구리를 증착하여 상부 전도라인(21)을 형성한다.
그리고 도 7 (c)와 같이 희생층(80)인 에폭시 수지(epoxy) 또는 폴리머를 코팅하고 큐어링(curing)한다
이어 다수개의 비아(vias)를 형성하기 위하여 불산용액속에 넣으면 자외선이 입사된 부분이 제거되어 다수개의 비아 홀이 형성된다.
그리고 상기 형성된 비아 홀은 전기도금을 이용하여 구리(23)로 증착된다.
그리고 도 7 (d)와 같이 상기 구리(23)가 증착된 다수개의 비아 홀 위에 씨드 금속층(71)을 형성하고 에폭시 수지 또는 폴리머를 이용하여 하부 전도라인을 위한 다수개의 몰드(molds)를 형성한다.
이어 상기 다수개의 몰드안에 전기도금을 이용하여 높은 전도성을 갖는 구리를 증착하여 하부 전도라인(22)을 형성하고 희생층(81)인 에폭시 수지 또는 폴리머를 코팅하고 큐어링한다.
그리고 도 7 (e)와 같이 양 측면에 두 개의 땜납 범프(solder bumps)를 위한 패턴을 건식 식각을 이용하여 형성한다.
이때 상기 땜납 범프(solder bumps)를 위한 두 개의 몰드는 전기 도금을 이용하여 형성된 전도라인 위에 희생층인 감광성 에폭시 수지나 폴리머를 이용하여 형성된다.
그리고 도 7 (f)와 같이 상기 땜납 범프(solder bumps)(40) 형성을 위한 두 개의 몰드안에 전기도금을 이용하여 Au, Au-Sn, 또는 다른 합금으로 증착한다.
이어 도 7 (g)와 같이 상기 희생층(80)(81)인 에폭시 수지나 폴리머를 제거하고 씨드 금속층(70)(71)을 선택적으로 제거하여 전도라인을 절연시킨다.
이때 감광성 유리 기판(50)은 도 3 (a)에서 나타낸 것처럼 선택적으로 식각 시킨다.
도 8 은 도 7의 공정을 통하여 에어 코어(air core)를 갖는 솔레노이드형의 집적 인덕터를 만들 때 다수개의 비아 홀과 에어 코어를 형성시키는 공정의 평면도이다.
도 8 (a)와 같이 감광성 유리(photosensitive glass) 기판(50) 위에 다수개의 비아 홀과 코어모양을 자외선을 입사하고 열처리 한 후 도 8 (b)와 같이 폴리메릭 물질(polymeric material)(90)로 코어 영역(100)을 보호한다.
상기 코어 영역(100)을 폴리메릭 물질(90)로 보호하지 않으면 상기 코어 영역(100)이 다수개의 비아 홀과 함께 식각되어 공정을 할 수 없게 된다.
그리고 다수개의 비아 홀(via holes)이 형성되면 도 8 (c)와 같이 상기 폴리메릭 물질(90)을 제거하고 전기도금을 이용하여 금속(22)을 증착한다.
제 2 실시예
도 4 는 본 발명에 따른 나선형(spiral-type)의 집적 인덕터의 사시도로서, 기판 위에 일정 높이를 가지고 나선형으로 형성된 전도라인(20)과, 상기 전도라인(20)을 지지하는 다수개의 유리 포스트(posts)(60)와, 상기 전도라인(20) 양단에 형성되어 전도라인(20)으로 신호를 인가하는 신호연결부(30)와, 상기 신호연결부(30)와 기판을 연결하는 땜납 범프(solder bump)(40)로 구성된다.
도 5 는 본 발명에 따른 나선형의 집적 인덕터의 단면도로서, 전도라인(20)이 일정 높이만큼 기판 위에 형성되어 있어 기판으로 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive) 손실 등과 같은 나쁜 영향을 줄일 수 있다.
도 6 은 도 1과 도 4에 나타낸 구조의 인덕터를 형성하는 전도라인의 단면도로서, 도 6 과 같이 낮은 비용과 높은 전도성을 갖는 구리(copper)(24)에 Ni 또는 합금으로 금속층(25)을 코팅하고, 이어 전면에 Au 또는 Ag로 보호층(26)을 형성하여 전도체를 형성한다.
이와 같이 전기도금을 이용하여 높은 전도성을 갖는 두꺼운 구리를 이용하여 DC 저항이 다른 어느 평면 인덕터들보다 낮출 수 있다.
이와 같이 구성된 본 발명에 따른 마이크로 수동소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 9 는 본 발명에 따른 집적화된 나선형 마이크로 인덕터의 제조 공정도이다.
먼저, 도 9 (a)와 같이 감광성 유리(photosensitive glass)(50) 위에 두 개의 비아 홀(via holds)을 형성하기 위하여 마스크를 이용하여 적외선을 선택적으로 입사하고 열처리를 한다.
그리고 도 9 (b)와 같이 한쪽 면에 씨드 금속층(70)을 증착하고 포토레지스트, 에폭시 수지, 또는 폴리이미드를 이용하여 나선형의 몰드를 형성한다.
이어 상기 몰드안에 전기도금을 이용하여 높은 전도성을 갖는 구리 금속을 증착하여 나선형 전도라인(21)을 형성한다.
이어 도 9 (c)와 같이 한쪽 면에 희생층(80)인 폴리메릭 물질로 코팅하고 큐어링 함으로써, 불산용액속에서 비아 홀을 형성할 때 상기 씨드 금속층(70)과 전기도금된 전도라인(21)이 영향을 받지 않도록 한다.
그리고 불산용액속에 넣어 다수개의 비아 홀을 형성하고 상기 형성된 비아 홀은 전기도금을 이용하여 높은 전도성을 갖는 구리로 증착하여 신호연결부(30)를 형성한다.
이때 전체 비아 높이의 약 90% 정도만 증착한다.
이어 도 9 (d)와 같이 상기 구리가 덜 증착된 비아 홀은 땜납 범프(40)를 형성하기 위한 몰드로 이용되어 전기도금을 이용하여 Au, Au-Sn, 또는 다른 합금을 증착하여 땜납 범프(40)를 형성한다.
그리고 도 9 (e)와 같이 나선형 전도라인(21) 제조를 위해 사용된 희생층(80)을 제거하고 씨드 금속층(70)을 선택적으로 제거하여 본 발명에 따른 땜납 범프(40)를 갖는 집적화된 나선 타입의 마이크로 인덕터가 형성되게 된다.
도 10 은 본 발명에 따른 집적화된 나선형의 마이크로 인덕터의 제조 공정도이다.
도 10을 보면 도 9의 제조 공정에서 제거되지 않았던 감광성 유리(50)를 선택적으로 제거하고 다수개의 유리 포스트(posts)(30)로 전도라인을 지지하는 경우로서, 상기 감광성 유리에 의해 발생되는 전도성 손실 및 기생 용량을 더욱 효과적으로 제거하기 위한 구조를 나타내었다.
먼저, 도 10 (a)와 같이 감광성 유리(photosensitive glass) 위에 두 개의 비아 홀을 형성하고 선택적으로 유리를 식각하여 포스트를 형성하기 위한 마스크를 이용하여 적외선을 입사하고 열처리를 한다.
그리고 도 10 (b)와 같이 전면에 씨드 금속층(70)을 형성하고 포토레지스트, 에폭시 수지, 또는 폴리이미드를 이용하여 나선형의 몰드를 형성하고 전기도금을 이용하여 높은 전도성을 갖는 구리 금속으로 증착하여 전도성 라인(21)을 한다.
이어 도 10 (c)와 같이 전면에 폴리메릭 물질(80)로 코팅하고 큐어링 함으로써, 불산 용액속에서 다수개의 비아 홀을 형성할 때 상기 씨드 금속층(70)과 전도성 라인(21)에 영향을 받지 않도록 한다.
그리고 반대편 면에 폴리이미드나 크롬과 같은 금속을 선택적으로 증착하여 상기 다수개의 비아 홀만 불산 용액에 노출되도록 보호막(71)을 형성한 후 다수개의 비아 홀을 형성하고 상기 보호막(71)을 제거한다.
이어 상기 형성된 다수개의 비아 홀은 전기도금을 이용하여 높은 전도성을 갖는 구리로 전체 비아 홀 높이의 90%만 증착하여 유리 포스트(30)를 형성한다.
이때 형성된 상기 덜 증착된 비아 홀은 땜납 범프를 형성하기 위한 몰드로 사용된다.
그리고 도 10 (d)와 같이 상기 몰드에 전기 도금을 이용하여 Au, Au-Sn, 또는 다른 합금으로 증착하여 땜납 범프(40)를 형성한다.
이어 도 10 (e)와 같이 불산용액속에 넣어 선택적으로 감광성 유리(50)를 식각하여 나선형 전도라인(21)을 지지하는 포스트(60)를 형성한다.
그리고 상기 나선형 전도라인(21)을 형성하기 위해 사용된 희생층(80)을 제거하고 씨드 금속층(70)을 제거하면 본 발명에 따른 땜납 범프를 갖는 집적화된 나선형의 마이크로 인덕터가 형성되게 된다.
이상에서 설명한 바와 같은 본 발명에 따른 마이크로 수동소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 기판과 일정거리를 두거나 기판을 부분적으로 제거하여 인덕터 소자를 형성하기 때문에 기판으로부터 발생되는 기생용량, 유전체 손실, 그리고 전도성(conductive) 손실 등과 같은 나쁜 영향을 줄일 수 있고, 그에 따라 인덕터의 성능을 향상시킬 수 있다.
둘째, 값비싼 Au을 기판 상에 두껍게 형성하지 않고, 또한 감광성 유리(photosensitive glass) 기판의 가격이 현재 집적화된 마이크로 인덕터를 제작하기 위해 사용되는 다른 기판보다 저렴하기 때문에 저가의 집적 인덕터를 제조할 수 있다.
셋째, 전기도금을 이용하여 높은 전도성을 갖는 두꺼운 구리를 사용하기 때문에 낮은 DC 저항을 가지고 집적화를 할 수 있다.
넷째, 인덕터 코어의 교차 구간(cross-sectional) 영역을 크게 형성할 수 있어서 높은 인덕턴스를 얻을 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (10)

  1. 기판에 선택적으로 상하부가 관통된 다수개의 비아 홀을 형성하기 위해 적외선을 선택적으로 입사하고 열처리하는 공정,
    상기 기판의 한쪽 면인 제 1 면 위에 제 1 금속으로 상기 다수개의 비아 홀이 연결되도록 전도라인을 형성하고 상기 전도라인을 포함한 제 1 면에 보호막을 형성하는 공정,
    식각용액을 이용하여 다수개의 비아 홀을 형성하고 상기 다수개의 비아 홀에 전도성을 갖는 제 2 금속을 증착하는 공정, 및
    상기 희생층 및 보호막을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 기판의 다른 쪽 면인 제 2 면 위에 희생층을 이용하여 하부 전도라인을 위한 몰드를 형성하고 상기 형성된 몰드안에 전도성을 갖는 제 1 금속을 증착하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 제 2 면 위에 희생층을 이용하여 상기 하부 전도라인 양측에 땜납 범프(solder bumps)를 위한 몰드를 형성하고 상기 형성된 몰드안에 제 4 금속을 증착하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 2 금속 증착 공정은 상기 비아 홀의 높이에서 소정 높이만큼을 제외시키고 제 2 금속을 증착하는 공정,
    상기 제외된 소정 높이의 비아 홀에 제 4 금속을 증착하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  5. 제 3 항 및 제 4 항에 있어서,
    상기 제 4 금속은 전기도금을 이용하여 Au, Au-Sn, 또는 합금 중 어느 하나로 증착된 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 기판은 감광성 유리(photosensitive glass)로 형성되는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 희생층 및 보호막은 에폭시 수지(epoxy) 또는 폴리머(polymer)중 어느 하나로 형성되는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 식각 용액은 불산 용액을 사용하는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 금속은 전기도금을 이용하여 구리로 증착되는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 적외선 입사와 열처리 공정 후 전면에 씨드 금속층을 형성하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 마이크로 수동소자의 제조방법.
KR1019990043856A 1999-10-11 1999-10-11 마이크로 수동소자의 제조 방법 KR100348250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990043856A KR100348250B1 (ko) 1999-10-11 1999-10-11 마이크로 수동소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043856A KR100348250B1 (ko) 1999-10-11 1999-10-11 마이크로 수동소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010036731A true KR20010036731A (ko) 2001-05-07
KR100348250B1 KR100348250B1 (ko) 2002-08-09

Family

ID=19614825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043856A KR100348250B1 (ko) 1999-10-11 1999-10-11 마이크로 수동소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100348250B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126756A1 (en) * 2005-05-26 2006-11-30 Telephus Inc. Integrated passive device chip and method of manufacturing the same
US7807337B2 (en) 2003-11-06 2010-10-05 Samsung Electronics Co., Ltd. Inductor for a system-on-a-chip and a method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744112B2 (ja) * 1988-10-14 1995-05-15 株式会社村田製作所 積層型インダクター
JPH0744113B2 (ja) * 1988-11-24 1995-05-15 株式会社村田製作所 積層型インダクター
JPH06163268A (ja) * 1992-11-19 1994-06-10 Tokin Corp インダクタ
US5572180A (en) * 1995-11-16 1996-11-05 Motorola, Inc. Surface mountable inductor
JP3509362B2 (ja) * 1996-01-26 2004-03-22 シャープ株式会社 半導体装置及びその製造方法
JP3582256B2 (ja) * 1996-10-23 2004-10-27 松下電器産業株式会社 インピーダンス素子及びその製造方法
JPH10335592A (ja) * 1997-06-05 1998-12-18 Sony Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807337B2 (en) 2003-11-06 2010-10-05 Samsung Electronics Co., Ltd. Inductor for a system-on-a-chip and a method for manufacturing the same
WO2006126756A1 (en) * 2005-05-26 2006-11-30 Telephus Inc. Integrated passive device chip and method of manufacturing the same
KR100772460B1 (ko) * 2005-05-26 2007-11-01 텔레포스 주식회사 집적 수동소자 칩 및 그 제조방법

Also Published As

Publication number Publication date
KR100348250B1 (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
KR100443954B1 (ko) 반도체장치
CN100499361C (zh) 电子器件及其制造方法
US5478773A (en) Method of making an electronic device having an integrated inductor
TW544817B (en) Semiconductor device
US5450263A (en) Thin film inductors, inductor network and integration with other passive and active devices
JP2615151B2 (ja) チップ型コイル及びその製造方法
US6518165B1 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate
US8035192B2 (en) Semiconductor device and manufacturing method thereof
JP2002525846A (ja) 一体型の誘導性素子及びその製造方法
US10886593B2 (en) Structure of integrated radio frequency multi-chip package and method of fabricating the same
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
KR100469248B1 (ko) 무선통신 모듈용 마이크로 인덕터
KR100348250B1 (ko) 마이크로 수동소자의 제조 방법
EP1885019A1 (en) A method of fabricating a 3D RFID antenna and device manufactured therewith
EP3132469B1 (en) Pattern between pattern for low profile substrate
US6781229B1 (en) Method for integrating passives on-die utilizing under bump metal and related structure
US20070176287A1 (en) Thin integrated circuit device packages for improved radio frequency performance
JP4316851B2 (ja) 半導体チップの製造方法
CN111952245A (zh) 晶圆级贴片互联方式
KR100331226B1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
US20240097648A1 (en) Package comprising an acoustic device and a polymer cap layer
US11316247B2 (en) Semiconductor packaging structure having antenna module
KR100348247B1 (ko) 마이크로 수동소자 및 제조 방법
KR20230137330A (ko) 주변 상호연결부들을 포함하는 기판을 갖는 패키지
JPH07263865A (ja) 薄膜多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee