JPH06163268A - インダクタ - Google Patents
インダクタInfo
- Publication number
- JPH06163268A JPH06163268A JP30988092A JP30988092A JPH06163268A JP H06163268 A JPH06163268 A JP H06163268A JP 30988092 A JP30988092 A JP 30988092A JP 30988092 A JP30988092 A JP 30988092A JP H06163268 A JPH06163268 A JP H06163268A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- magnetic
- conductor
- layer
- end portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 巻数を増やしたい場合でも、製造コストが低
くて、高度な印刷技術が不要のインダクタを得ることで
ある。 【構成】 本発明のインダクタは、導電材が埋め込まれ
た貫通孔２５ａ、２５ｂを持つ内部磁性体板２５を一対
の外層磁性体板２１、２１´間に介在させている。この
結果、内部磁性体板の導電材が、帯状導電体と接続さ
れ、磁性体内にコイル状の導電体が形成される。
くて、高度な印刷技術が不要のインダクタを得ることで
ある。 【構成】 本発明のインダクタは、導電材が埋め込まれ
た貫通孔２５ａ、２５ｂを持つ内部磁性体板２５を一対
の外層磁性体板２１、２１´間に介在させている。この
結果、内部磁性体板の導電材が、帯状導電体と接続さ
れ、磁性体内にコイル状の導電体が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、インダクタに関するも
のである。
のである。
【０００２】
【従来の技術】プリント基板などに実装されるインダク
タとしては、積層型のものが用いられる。この積層型の
インダクタは、予めパターンが刻設された版を用いてパ
ターン印刷によって形成された複数の導電体層と、フェ
ライト粉末とメチルセルロース等の結合樹脂とを混合し
た磁性ペーストよりなる、開口した切り欠き窓を持つ複
数の磁性体層とを、所望の寸法に加工してなる強磁性体
の磁性体生シートの間で交互に積層又は印刷することに
より、製造される。
タとしては、積層型のものが用いられる。この積層型の
インダクタは、予めパターンが刻設された版を用いてパ
ターン印刷によって形成された複数の導電体層と、フェ
ライト粉末とメチルセルロース等の結合樹脂とを混合し
た磁性ペーストよりなる、開口した切り欠き窓を持つ複
数の磁性体層とを、所望の寸法に加工してなる強磁性体
の磁性体生シートの間で交互に積層又は印刷することに
より、製造される。
【０００３】図２を参照して、リード用パターンの導電
体層２は、磁性体生シートの磁性体板１１の一辺の縁部
と対応する位置に所定の厚みを持つ初端部分２ａから渦
状に周回して終端部分２ｂまで平坦に延在している。切
り欠き窓３ａが終端部分２ｂに対応するように磁性体パ
ターンの磁性体層３を導電体層２上に位置決めして重畳
する。次に、磁性体パターンの導体層４の始端部分４ａ
と磁性体層３の切り欠き窓３ａとが重なるように、磁性
体層３の上に導電体層４を重畳する。同様にして、導電
体パターンの磁性体層５、導電体層６、磁性体層７、導
電体層８、磁性体層９、及びリード用パターンの導電体
層１０を順に重畳する。最後に、磁性体板１１´を重畳
することにより、導電体層の始端部分２ａから導体層４
の始端部分４ａ、終端部分４ｂ、始端部分６ａ、終端部
分６ｂ、始端部分８ａ、終端部分８ｂ、始端部分１０
ａ、終端部分１０ｂに至るまで、磁性体内に所定の巻数
を持つ周回導体層を含む積層型のインダクタが得られ
る。
体層２は、磁性体生シートの磁性体板１１の一辺の縁部
と対応する位置に所定の厚みを持つ初端部分２ａから渦
状に周回して終端部分２ｂまで平坦に延在している。切
り欠き窓３ａが終端部分２ｂに対応するように磁性体パ
ターンの磁性体層３を導電体層２上に位置決めして重畳
する。次に、磁性体パターンの導体層４の始端部分４ａ
と磁性体層３の切り欠き窓３ａとが重なるように、磁性
体層３の上に導電体層４を重畳する。同様にして、導電
体パターンの磁性体層５、導電体層６、磁性体層７、導
電体層８、磁性体層９、及びリード用パターンの導電体
層１０を順に重畳する。最後に、磁性体板１１´を重畳
することにより、導電体層の始端部分２ａから導体層４
の始端部分４ａ、終端部分４ｂ、始端部分６ａ、終端部
分６ｂ、始端部分８ａ、終端部分８ｂ、始端部分１０
ａ、終端部分１０ｂに至るまで、磁性体内に所定の巻数
を持つ周回導体層を含む積層型のインダクタが得られ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の積層型インダクタでは、巻数を増やしたい場合、層
数を大きくする必要があるため、製造時間がかかって、
製造コストが高くなってしまう。
来の積層型インダクタでは、巻数を増やしたい場合、層
数を大きくする必要があるため、製造時間がかかって、
製造コストが高くなってしまう。
【０００５】また、高積層の印刷を行うため、高度な印
刷技術を要するという欠点がある。
刷技術を要するという欠点がある。
【０００６】そこで、本発明の技術的課題は、巻数を増
やしたい場合でも、製造コストが低くて、高度な印刷技
術が不要のインダクタを得ることにある。
やしたい場合でも、製造コストが低くて、高度な印刷技
術が不要のインダクタを得ることにある。
【０００７】
【課題を解決するための手段】本発明によれば、複数の
貫通孔にそれぞれ導電材を貫通延在させた磁性体と、該
磁性体表面に前記複数の導電体の内特定の２本の一端を
除いて２本ずつの端部を接続して一連の導電体線路を形
成せるように設けた複数の導電体パターンと、前記特定
の導電体の一端のそれぞれに接続されたリード用パター
ンとを有することを特徴とするインダクタが得られる。
貫通孔にそれぞれ導電材を貫通延在させた磁性体と、該
磁性体表面に前記複数の導電体の内特定の２本の一端を
除いて２本ずつの端部を接続して一連の導電体線路を形
成せるように設けた複数の導電体パターンと、前記特定
の導電体の一端のそれぞれに接続されたリード用パター
ンとを有することを特徴とするインダクタが得られる。
【０００８】
【作用】磁性体の導電材は導電体パターンと接続され、
磁性体内に一連の導電体線路が形成される。
磁性体内に一連の導電体線路が形成される。
【０００９】
【実施例】本発明の一実施例のインダクタを図面を用い
て説明する。
て説明する。
【００１０】図１を参照して、本発明の一実施例のイン
ダクタは、フェライトより成る生シートの磁性体である
一対の外層磁性体板２１、２１´の間に、導電材が埋め
込まれた貫通孔２５ａ、２５ｂを持つ内部磁性体板２５
を介在させ、所望の巻数に相当する分だけの複数の導電
体パターンである複数の帯状導電体層２２−１、２２−
２、２２−３、２２´−１、２２´−２、２２´−３、
リード用パターン２４、２４´をそれぞれ印刷しこれら
を重畳加圧する。その後、この重畳加圧されたものを一
体焼結し、相対する両端面へ銀ペーストをリード用パタ
ーン２４、２４´の縁辺に塗布又は焼き付けを施して外
部電極（図示せず）を取り付けることにより、積層型の
インダクタが得られる。
ダクタは、フェライトより成る生シートの磁性体である
一対の外層磁性体板２１、２１´の間に、導電材が埋め
込まれた貫通孔２５ａ、２５ｂを持つ内部磁性体板２５
を介在させ、所望の巻数に相当する分だけの複数の導電
体パターンである複数の帯状導電体層２２−１、２２−
２、２２−３、２２´−１、２２´−２、２２´−３、
リード用パターン２４、２４´をそれぞれ印刷しこれら
を重畳加圧する。その後、この重畳加圧されたものを一
体焼結し、相対する両端面へ銀ペーストをリード用パタ
ーン２４、２４´の縁辺に塗布又は焼き付けを施して外
部電極（図示せず）を取り付けることにより、積層型の
インダクタが得られる。
【００１１】貫通孔２５ａに埋め込まれた導電材は、帯
状導電体２２−１の初端部分２２ａと接続される。帯状
導電体２２−１の終端部分２２ｂは、貫通孔２５ｂに埋
め込まれた導電材と接続される。このようにして、各導
電材と各帯状導電体とが順に接続され、露出された外部
電極接続用のリードパターン２４、２４´の縁辺部が接
続される結果、磁性体内に一連のコイル状の導電体線路
が形成される。
状導電体２２−１の初端部分２２ａと接続される。帯状
導電体２２−１の終端部分２２ｂは、貫通孔２５ｂに埋
め込まれた導電材と接続される。このようにして、各導
電材と各帯状導電体とが順に接続され、露出された外部
電極接続用のリードパターン２４、２４´の縁辺部が接
続される結果、磁性体内に一連のコイル状の導電体線路
が形成される。
【００１２】また、外層磁性体板２１、２１´を使用し
た実施例を説明したが、外層磁性体板２１、２１´を使
用しなくてもインダクタが得られる。尚、外層磁性体板
２１、２１´の代わりに磁性体層で印刷しても良い。
た実施例を説明したが、外層磁性体板２１、２１´を使
用しなくてもインダクタが得られる。尚、外層磁性体板
２１、２１´の代わりに磁性体層で印刷しても良い。
【００１３】
【発明の効果】以上示したように、本発明によれば、導
電材が埋め込まれた磁性体を一対の外層磁性体板間に介
在させたことにより、巻数を増やしたい場合、層数を重
ねる必要がないため、高度な印刷技術も不要となる。従
って、製造コストの低いインダクタを得ることができ
る。
電材が埋め込まれた磁性体を一対の外層磁性体板間に介
在させたことにより、巻数を増やしたい場合、層数を重
ねる必要がないため、高度な印刷技術も不要となる。従
って、製造コストの低いインダクタを得ることができ
る。
【図１】本発明の一実施例のインダクタを示す分解斜視
図である。
図である。
【図２】積層型インダクタの従来例の分解斜視図であ
る。
る。
２１、２１´ 外層磁性体板 ２２−１、２２−２、２２−３ 帯状導電体 ２２´−１、２２´−２、２２´−３ 帯状導電体 ２２ａ 帯状導電体の初端部分 ２２ｂ 帯状導電体の終端部分 ２４、２４´ リードパターン ２４ａ、２４´ａ 帯状突起部 ２５ 内部磁性体板 ２５ａ、２５ｂ 貫通孔
Claims (1)
- 【請求項１】 複数の貫通孔にそれぞれ導電材を貫通延
在させた磁性体と、該磁性体表面に前記複数の導電体の
内特定の２本の一端を除いて２本ずつの端部を接続して
一連の導電体線路を形成せるように設けた複数の導電体
パターンと、前記特定の導電体の一端のそれぞれに接続
されたリード用パターンとを有することを特徴とするイ
ンダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30988092A JPH06163268A (ja) | 1992-11-19 | 1992-11-19 | インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30988092A JPH06163268A (ja) | 1992-11-19 | 1992-11-19 | インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163268A true JPH06163268A (ja) | 1994-06-10 |
Family
ID=17998420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30988092A Pending JPH06163268A (ja) | 1992-11-19 | 1992-11-19 | インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163268A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348250B1 (ko) * | 1999-10-11 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자의 제조 방법 |
| KR100653429B1 (ko) * | 2005-01-28 | 2006-12-05 | 한명희 | 적층형 칩 타입 파워 인덕터 및 그 제조 방법 |
-
1992
- 1992-11-19 JP JP30988092A patent/JPH06163268A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348250B1 (ko) * | 1999-10-11 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자의 제조 방법 |
| KR100653429B1 (ko) * | 2005-01-28 | 2006-12-05 | 한명희 | 적층형 칩 타입 파워 인덕터 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689594A (en) | Multi-layer chip coil | |
| US6223422B1 (en) | Method of manufacturing multilayer-type chip inductors | |
| US6590486B2 (en) | Multilayer inductor | |
| JP3039538B1 (ja) | 積層型インダクタ | |
| JPH0258813A (ja) | 積層型インダクタ | |
| JP3132786B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| JP2853467B2 (ja) | 積層ビーズインダクタの製造方法 | |
| JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH06163268A (ja) | インダクタ | |
| JPH08186024A (ja) | 積層インダクタ | |
| JP4993800B2 (ja) | 電子部品 | |
| JP2002270432A (ja) | 積層部品及びその製造方法 | |
| KR20020090852A (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
| JPH0623217U (ja) | 積層セラミックインダクタ | |
| JP2607058Y2 (ja) | 積層チップインダクタ | |
| JP2552048Y2 (ja) | 積層型インダクタ | |
| JPH0245903A (ja) | インダクタ | |
| JP3365287B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2001060515A (ja) | 積層チップインダクタ | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JPS6344972Y2 (ja) | ||
| JPH02165608A (ja) | 積層インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011128 |