JPH0245903A - インダクタ - Google Patents
インダクタInfo
- Publication number
- JPH0245903A JPH0245903A JP19699788A JP19699788A JPH0245903A JP H0245903 A JPH0245903 A JP H0245903A JP 19699788 A JP19699788 A JP 19699788A JP 19699788 A JP19699788 A JP 19699788A JP H0245903 A JPH0245903 A JP H0245903A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- conductor pattern
- insulating
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 238000004804 winding Methods 0.000 abstract description 6
- 239000000696 magnetic material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(al産業上の利用分野
この発明はチップ型化に適したインダクタに関する。
(b)従来の技術
従来、チップ型部品として用いられているインダクタの
構成例を第8図と第9図に示す。
構成例を第8図と第9図に示す。
第8図の例はフェライトコア20に、導線21を直接巻
回したものであり、コア20の両端部に電極を形成して
いる。なお、コアに直接導線を巻回せず、ボビンを用い
るものもある。
回したものであり、コア20の両端部に電極を形成して
いる。なお、コアに直接導線を巻回せず、ボビンを用い
るものもある。
第9図(A)〜(F)は積層型チップインダクタの製造
手順を示している。先ず(A)に示すように絶縁性支持
板の表面に磁性体25aを印刷し、その表面に3/4タ
一ン分の導体26aを印刷する。続いて(B)に示すよ
うに導体の接続部を除いて他の領域に磁性体25bを印
刷する。さらに(C)に示すように表面に3/4タ一ン
分の導体26bを印刷する。以降同図(D)〜(F)に
示すように磁性体の印刷および導体の印刷を繰り返し、
一体焼成することによって積層型チップインダクタを構
成している。
手順を示している。先ず(A)に示すように絶縁性支持
板の表面に磁性体25aを印刷し、その表面に3/4タ
一ン分の導体26aを印刷する。続いて(B)に示すよ
うに導体の接続部を除いて他の領域に磁性体25bを印
刷する。さらに(C)に示すように表面に3/4タ一ン
分の導体26bを印刷する。以降同図(D)〜(F)に
示すように磁性体の印刷および導体の印刷を繰り返し、
一体焼成することによって積層型チップインダクタを構
成している。
(C)発明が解決しようとする課題
ところが、上述の@線型インダクタの場合、巻回工程を
必要とするため生産性が低く、小型化も困難であった。
必要とするため生産性が低く、小型化も困難であった。
また、重量が大きいため耐衝撃性が低いという欠点があ
った。積層型チップインダクタの場合、各層の導体間接
続が十分ではなく、オープン不良が生じ易く、歩留まり
および信頼性の面で問題があった。また、高温焼成を行
うため、生産時のエネルギー消費および生産時間の長時
間化に伴いコストアップを招く。さらに焼成後の収縮に
よるインダクタンス値のバラツキ管理が至難であった。
った。積層型チップインダクタの場合、各層の導体間接
続が十分ではなく、オープン不良が生じ易く、歩留まり
および信頼性の面で問題があった。また、高温焼成を行
うため、生産時のエネルギー消費および生産時間の長時
間化に伴いコストアップを招く。さらに焼成後の収縮に
よるインダクタンス値のバラツキ管理が至難であった。
また、製造された積層型チップインダクタを回路基板に
実装する際には、重量が大きくハンドリングが困難であ
ること、熱容量が大きいため半田付は時に多量の熱を必
要とすることなどの問題もあった。
実装する際には、重量が大きくハンドリングが困難であ
ること、熱容量が大きいため半田付は時に多量の熱を必
要とすることなどの問題もあった。
この発明の目的は、導線の巻回および磁性体と導体の複
数回におよぶ印刷工程を不要とし、上述の各種問題点を
解消したインダクタを提供することにある。
数回におよぶ印刷工程を不要とし、上述の各種問題点を
解消したインダクタを提供することにある。
(d1課題を解決するための手段
この発明のインダクタは、絶縁フィルムの片面または両
面に波形状の導体パターンを有し、この波形状導体パタ
ーンの半周期毎に前記フィルムが絶縁層を介してつづら
折りに折り重ねられてなることを特徴としている。
面に波形状の導体パターンを有し、この波形状導体パタ
ーンの半周期毎に前記フィルムが絶縁層を介してつづら
折りに折り重ねられてなることを特徴としている。
(e)作用
第1図(A)、(B)はこの発明の詳細な説明する図で
あり、(A)は平面図、(B)は折り重ね途中の斜視図
である。ここで1は絶縁フィルムであり、その片面また
は両面に波形状の導体パターン2を備えている。このフ
ィルムを実線部分を山、二点鎖線部分を谷としてつづら
折りに折重ねる。同図(B)はその途中の状態を示して
いる。
あり、(A)は平面図、(B)は折り重ね途中の斜視図
である。ここで1は絶縁フィルムであり、その片面また
は両面に波形状の導体パターン2を備えている。このフ
ィルムを実線部分を山、二点鎖線部分を谷としてつづら
折りに折重ねる。同図(B)はその途中の状態を示して
いる。
但し、絶縁層は省略している。このようにつづら折りに
折り重ねることによりフィルムの1単位に形成されてい
る導体パターン2がそれぞれコイルの1/2〜3/4タ
一ン分を構成し、2単位で1タ一ン分のコイルを形成す
る。
折り重ねることによりフィルムの1単位に形成されてい
る導体パターン2がそれぞれコイルの1/2〜3/4タ
一ン分を構成し、2単位で1タ一ン分のコイルを形成す
る。
このように絶縁フィルムに形成された波形状導体パター
ンがコイルを構成するため、巻線の巻回工程や磁性体と
導体の交互印刷および焼成が不要となり、これに伴う上
述の各種問題点が解消される。
ンがコイルを構成するため、巻線の巻回工程や磁性体と
導体の交互印刷および焼成が不要となり、これに伴う上
述の各種問題点が解消される。
(f)実施例
この発明の実施例であるチップインダクタを製造する際
用いられるフィルムシートの平面図を第3図に示す。図
中1はPET、PC,PPSなどの絶縁フィルム、2は
その上面に形成されている導体パターン、4.6は端子
電極をそれぞれ示している。ここで絶縁フィルム1には
予め100μm以下の細孔を多数分布させて、上面に形
成されている導体パターン2と下面に形成されている同
一形状の導体パターンとを電気的に導通させている。こ
れにより面積抵抗率の低下と断線の防止を図っている。
用いられるフィルムシートの平面図を第3図に示す。図
中1はPET、PC,PPSなどの絶縁フィルム、2は
その上面に形成されている導体パターン、4.6は端子
電極をそれぞれ示している。ここで絶縁フィルム1には
予め100μm以下の細孔を多数分布させて、上面に形
成されている導体パターン2と下面に形成されている同
一形状の導体パターンとを電気的に導通させている。こ
れにより面積抵抗率の低下と断線の防止を図っている。
導体パターン2などは絶縁フィルム1表面全面にAff
、Cuなどの金属材料をスパッタリングまたはメツキ法
により付与し、フォトリソグラフィによりエツチングレ
ジストパターンを形成し、エツチングすることによって
第3図に示す形状の導体パターン2を残す。なお、端子
電極4.6などは有機導電性ペーストの塗布および乾燥
・固化または電気メツキなどにより形成する。
、Cuなどの金属材料をスパッタリングまたはメツキ法
により付与し、フォトリソグラフィによりエツチングレ
ジストパターンを形成し、エツチングすることによって
第3図に示す形状の導体パターン2を残す。なお、端子
電極4.6などは有機導電性ペーストの塗布および乾燥
・固化または電気メツキなどにより形成する。
以上のように導体パターンなどを形成したフィルムシー
ト10に対して図中実線で示すラインR1−R1,R3
−R3,R5−R5およびRn−Rnを山とし、−点鎖
線で示すラインR2−R2R4−R4およびRn−+
Rn−+を谷としてつづら折りに折り重ねる。その際
対向する面に形成されている導体パターン同士が接触し
ないように、このフィルムシート10を2つの絶縁シー
ト間に挟持させた状態で折り重ねる。
ト10に対して図中実線で示すラインR1−R1,R3
−R3,R5−R5およびRn−Rnを山とし、−点鎖
線で示すラインR2−R2R4−R4およびRn−+
Rn−+を谷としてつづら折りに折り重ねる。その際
対向する面に形成されている導体パターン同士が接触し
ないように、このフィルムシート10を2つの絶縁シー
ト間に挟持させた状態で折り重ねる。
そのときの断面形状を第4図に示す。(但し折り重ね数
を少なくして図示している。)ここで1は絶縁フィルム
、2.3はその表裏に形成されている同一形状の導体パ
ターン、8,9はさらにその表裏を挟持する絶縁シート
である。また、4゜5および6,7は絶縁フィルム1端
部に形成した端子電極である。ここで絶縁フィルム1.
導体パターン2および3からなるフィルムシートと絶縁
シート8.9問および絶縁シート8.9の表面にそれぞ
れ接着剤を塗布し、折り重ねた状態で加圧・加熱するこ
とにより各層間を固着させている。
を少なくして図示している。)ここで1は絶縁フィルム
、2.3はその表裏に形成されている同一形状の導体パ
ターン、8,9はさらにその表裏を挟持する絶縁シート
である。また、4゜5および6,7は絶縁フィルム1端
部に形成した端子電極である。ここで絶縁フィルム1.
導体パターン2および3からなるフィルムシートと絶縁
シート8.9問および絶縁シート8.9の表面にそれぞ
れ接着剤を塗布し、折り重ねた状態で加圧・加熱するこ
とにより各層間を固着させている。
なお、端子電極4,5および6,7の形成部分を積層体
の側面に配置することにより、これがチップインダクタ
の外部電極として用いられる。
の側面に配置することにより、これがチップインダクタ
の外部電極として用いられる。
以上のように形成した積層体を第5図に示すように特定
ラインCl−C1,C2−C2・・・で切断することに
より第6図に示すチップインダクタを形成する。このと
き切断されるラインC1−C1,C2−C2などは第3
図において二点鎖線で示したラインCl−Cl、C2−
C2・・・などと対応している。したがって単一のチッ
プインダクタを構成するwA録フィルム上の導体パター
ンは第1図(A)、 (B)に示した例と同様に矩形
波形状のパターンとなる。
ラインCl−C1,C2−C2・・・で切断することに
より第6図に示すチップインダクタを形成する。このと
き切断されるラインC1−C1,C2−C2などは第3
図において二点鎖線で示したラインCl−Cl、C2−
C2・・・などと対応している。したがって単一のチッ
プインダクタを構成するwA録フィルム上の導体パター
ンは第1図(A)、 (B)に示した例と同様に矩形
波形状のパターンとなる。
単一のチップインダクタとして切り出した積層体に含ま
れているフィルムシート10の折り重ね状態を第2図に
示す。R1−R9は第3図に示した屈曲ラインに対応し
ている。また、矢印は導体パターン2および3からなる
コイルの形成状態を示している。このようにフィルムシ
ート10の二面によって1タ一ン分のコイルが形成され
る。たとえば絶縁フィルムとvA縁レシート合成厚みを
10〜30μmとすれば、3mm厚のチップインダクタ
としても約100−130タ一ン分のコイルを形成する
ことができる。なお、インダクタンス値しは L=にμSN2 /β で表される。ここでに°は係数、μは透磁率、Sはコイ
ルの断面積、Nはターン数、iは磁路長である。したが
ってインダクタンス値りの最終調整はプレス圧力の調整
により積層体の厚み寸法によりlを変化させることによ
り行うことができる。
れているフィルムシート10の折り重ね状態を第2図に
示す。R1−R9は第3図に示した屈曲ラインに対応し
ている。また、矢印は導体パターン2および3からなる
コイルの形成状態を示している。このようにフィルムシ
ート10の二面によって1タ一ン分のコイルが形成され
る。たとえば絶縁フィルムとvA縁レシート合成厚みを
10〜30μmとすれば、3mm厚のチップインダクタ
としても約100−130タ一ン分のコイルを形成する
ことができる。なお、インダクタンス値しは L=にμSN2 /β で表される。ここでに°は係数、μは透磁率、Sはコイ
ルの断面積、Nはターン数、iは磁路長である。したが
ってインダクタンス値りの最終調整はプレス圧力の調整
により積層体の厚み寸法によりlを変化させることによ
り行うことができる。
以上示した実施例では絶縁フィルム端部に形成されてい
る導体をそのまま端子電極として用いる例であったが、
例えば第7図に示すように積層体13の端部に断面U字
状の金属補強端子を埋設してもよい。また、第4図に示
した端子電極4および7部分に断面り字状の金属箔を接
合することによって補強してもよい。さらに最外層の電
極を全面電極として、その電極に磁気シールド効果を持
たせてもよい。なお、外装仕上として樹脂ケース詰め、
または樹脂のインジェクションモールドを行ってもよい
。
る導体をそのまま端子電極として用いる例であったが、
例えば第7図に示すように積層体13の端部に断面U字
状の金属補強端子を埋設してもよい。また、第4図に示
した端子電極4および7部分に断面り字状の金属箔を接
合することによって補強してもよい。さらに最外層の電
極を全面電極として、その電極に磁気シールド効果を持
たせてもよい。なお、外装仕上として樹脂ケース詰め、
または樹脂のインジェクションモールドを行ってもよい
。
また、実施例ではフィルムシートをその幅方向につづら
折りに折り重ねた例であったが、幅の狭いフィルムシー
トを用いる場合は、長手方向に波形状の導体パターンを
形成し、長手方向につづら折りに折り重ねてもよい。
折りに折り重ねた例であったが、幅の狭いフィルムシー
トを用いる場合は、長手方向に波形状の導体パターンを
形成し、長手方向につづら折りに折り重ねてもよい。
さらに実施例では導体パターンをエツチングにより形成
した例であったが絶縁フィルムの全面に導体膜を付与し
、打抜加工により導体パターンの非形成領域を打ち抜い
てもよい。その際、フィルムシートの強度低下を避ける
ため絶縁シートを接着剤により貼付してもよい。
した例であったが絶縁フィルムの全面に導体膜を付与し
、打抜加工により導体パターンの非形成領域を打ち抜い
てもよい。その際、フィルムシートの強度低下を避ける
ため絶縁シートを接着剤により貼付してもよい。
なお、インダクタンス値を大きくするために、絶縁フィ
ルムや絶縁シートにフェライト等の磁性粉を分散させる
か、組立酸中央部をプレス加工により打ち抜き、コアを
挿入してもよい。
ルムや絶縁シートにフェライト等の磁性粉を分散させる
か、組立酸中央部をプレス加工により打ち抜き、コアを
挿入してもよい。
(a発明の効果
以上のようにこの発明によれば、次に述べる効果を奏す
る。
る。
■導体パターンと製品のプレス加工後の寸法によりイン
ダクタンス値が決定するため、所定のインダクタンス値
を容易に得ることができる。
ダクタンス値が決定するため、所定のインダクタンス値
を容易に得ることができる。
0巻線の巻回工程または磁性体と導体の複数回にわたる
印刷工程および一体焼成を必要としないため、生産性が
高くなり、生産コストが低減する■全体の熱容量が小さ
いため、回路基板への取付時に半田付けが容易となる。
印刷工程および一体焼成を必要としないため、生産性が
高くなり、生産コストが低減する■全体の熱容量が小さ
いため、回路基板への取付時に半田付けが容易となる。
■全体的に軽量化(1/3〜115)になるため、回路
基板への実装時に部品のハンドリングが容易となる。
基板への実装時に部品のハンドリングが容易となる。
第1図(A)、 (B)はこの発明の詳細な説明する
ための図であり、(A)は導体パターンの形成された絶
縁フィルムの平面図、(B)はその折り重ね途中の斜視
図である。第2図はこの発明の実施例であるチップイン
ダクタの主要部の折り重ね状態を示す斜視図、第3図は
同チップインダクタに用いられるフィルムシートの構成
を示す平面図、第4図は同フィルムシートの折り重ね状
態を示す断面図である。第5図は折り重ねられたフィル
ムシートの状態を示す側面図、第6図は形成された1つ
のチップインダクタの形状を示す斜視図である。第7図
は他の実施例に係るチップインダクタの構成を示す斜視
図である。第8図は従来の巻線型チップインダクタの構
成を示す図、第9図(A)〜(F)は従来の積層型チッ
プインダクタの製造手順を示す平面図である。 絶縁フィルム1 .3−導体パターン1 .5.6.7一端子電極1 .9−絶縁シート、 0−フィルムシート。
ための図であり、(A)は導体パターンの形成された絶
縁フィルムの平面図、(B)はその折り重ね途中の斜視
図である。第2図はこの発明の実施例であるチップイン
ダクタの主要部の折り重ね状態を示す斜視図、第3図は
同チップインダクタに用いられるフィルムシートの構成
を示す平面図、第4図は同フィルムシートの折り重ね状
態を示す断面図である。第5図は折り重ねられたフィル
ムシートの状態を示す側面図、第6図は形成された1つ
のチップインダクタの形状を示す斜視図である。第7図
は他の実施例に係るチップインダクタの構成を示す斜視
図である。第8図は従来の巻線型チップインダクタの構
成を示す図、第9図(A)〜(F)は従来の積層型チッ
プインダクタの製造手順を示す平面図である。 絶縁フィルム1 .3−導体パターン1 .5.6.7一端子電極1 .9−絶縁シート、 0−フィルムシート。
Claims (1)
- (1)絶縁フィルムの片面または両面に波形状の導体パ
ターンを有し、この波形状導体パターンの半周期毎に前
記フィルムが絶縁層を介してつづら折りに折り重ねられ
てなるインダクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19699788A JPH0245903A (ja) | 1988-08-05 | 1988-08-05 | インダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19699788A JPH0245903A (ja) | 1988-08-05 | 1988-08-05 | インダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0245903A true JPH0245903A (ja) | 1990-02-15 |
Family
ID=16367108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19699788A Pending JPH0245903A (ja) | 1988-08-05 | 1988-08-05 | インダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0245903A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495213A (en) * | 1989-01-26 | 1996-02-27 | Ikeda; Takeshi | LC noise filter |
JP2009094150A (ja) * | 2007-10-04 | 2009-04-30 | Alps Electric Co Ltd | 平面コイル及びその製造方法 |
WO2014208683A1 (ja) * | 2013-06-27 | 2014-12-31 | 昭和電工株式会社 | 電力伝送体、電力供給装置、電力消費装置、電力供給システムおよび電力伝送体の製造方法 |
JP2015012234A (ja) * | 2013-07-01 | 2015-01-19 | 株式会社村田製作所 | コモンモードチョークコイルおよびその製造方法 |
-
1988
- 1988-08-05 JP JP19699788A patent/JPH0245903A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495213A (en) * | 1989-01-26 | 1996-02-27 | Ikeda; Takeshi | LC noise filter |
JP2009094150A (ja) * | 2007-10-04 | 2009-04-30 | Alps Electric Co Ltd | 平面コイル及びその製造方法 |
WO2014208683A1 (ja) * | 2013-06-27 | 2014-12-31 | 昭和電工株式会社 | 電力伝送体、電力供給装置、電力消費装置、電力供給システムおよび電力伝送体の製造方法 |
CN105308828A (zh) * | 2013-06-27 | 2016-02-03 | 昭和电工株式会社 | 电力传输体、电力供给装置、电力消耗装置、电力供给系统及电力传输体的制造方法 |
JPWO2014208683A1 (ja) * | 2013-06-27 | 2017-02-23 | 昭和電工株式会社 | 電力伝送体、電力供給装置、電力消費装置、電力供給システムおよび電力伝送体の製造方法 |
JP2015012234A (ja) * | 2013-07-01 | 2015-01-19 | 株式会社村田製作所 | コモンモードチョークコイルおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3164000B2 (ja) | 積層型インダクタ | |
US8159322B2 (en) | Laminated coil | |
JP4010920B2 (ja) | インダクティブ素子の製造方法 | |
US6590486B2 (en) | Multilayer inductor | |
JP2958892B2 (ja) | 平面インダクタ | |
US6238779B1 (en) | Laminated electric part | |
JPH0258813A (ja) | 積層型インダクタ | |
US4378620A (en) | Method of making small sized wound capacitors | |
JP2853467B2 (ja) | 積層ビーズインダクタの製造方法 | |
EP0055050B1 (en) | Lamination-wound chip coil and method for manufacturing the same | |
JPH0245903A (ja) | インダクタ | |
US4422127A (en) | Substantially small sized wound capacitor and manufacturing method therefor | |
JPS5924535B2 (ja) | 積層複合部品 | |
JPH0363205B2 (ja) | ||
JP2005167029A (ja) | 積層型インダクタ | |
JPH0441620Y2 (ja) | ||
JP2909122B2 (ja) | 積層複合部品 | |
KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
JPS6031242Y2 (ja) | Lc複合部品 | |
JPS6125222Y2 (ja) | ||
JPH03225905A (ja) | 積層複合部品とその製造方法 | |
JPH0410674Y2 (ja) | ||
JPS6028113Y2 (ja) | トリミングが可能な複合部品 | |
JPS6050046B2 (ja) | 複合部品のトリミング方法 | |
JPH0134341Y2 (ja) |