JPH0258813A - 積層型インダクタ - Google Patents
積層型インダクタInfo
- Publication number
- JPH0258813A JPH0258813A JP63211060A JP21106088A JPH0258813A JP H0258813 A JPH0258813 A JP H0258813A JP 63211060 A JP63211060 A JP 63211060A JP 21106088 A JP21106088 A JP 21106088A JP H0258813 A JPH0258813 A JP H0258813A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite layer
- conductor pattern
- ferrite
- hole
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 55
- 239000004020 conductor Substances 0.000 abstract description 43
- 230000002950 deficient Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は積層型インダクタに関し、特にたとえば雑音
防止用の積層型インダクタに関する。
防止用の積層型インダクタに関する。
(従来技術)
従来の積層型インダクタ1としては、たとえば第4図に
示すように、その一端から他端に向かって形成された直
線状の導体パターン2を含むフェライト層3の両主面に
、外側フェライト層4を積層したものがあった。これら
のフェライト層3および外側フェライト層4を積層一体
化して焼結した後、第5図に示すように、外部電極5を
形成して積層型インダクタ1が形成されていた。
示すように、その一端から他端に向かって形成された直
線状の導体パターン2を含むフェライト層3の両主面に
、外側フェライト層4を積層したものがあった。これら
のフェライト層3および外側フェライト層4を積層一体
化して焼結した後、第5図に示すように、外部電極5を
形成して積層型インダクタ1が形成されていた。
しかしながら、このような積層型インダクタ1では、導
体パターン2が直線状であるため、得られるインダクタ
ンスが小さい。そこで、大きなインダクタンスを得るた
めに、第6図に示すような積層型インダクタ6が考えら
れた。この積層型インダクタ6は、その一方主面上にコ
イルの端部となる第1の導体パターン7の形成された第
1のフェライト層8と、その両主面にスルーホール9を
介してコイルの半分にあたる第2の導体パターン10の
形成された第2のフェライト層11とを含む。これらの
第1のフェライト層8および第2のフェライト層11を
積層することによって、第1の導体パターン7と第2の
導体パターン10とが協働してコイルを形成する。この
ような積層型インダクタ6では、第4図および第5図に
示すような積層型インダクタ1よりも大きなインダクタ
ンスを得ることができる。
体パターン2が直線状であるため、得られるインダクタ
ンスが小さい。そこで、大きなインダクタンスを得るた
めに、第6図に示すような積層型インダクタ6が考えら
れた。この積層型インダクタ6は、その一方主面上にコ
イルの端部となる第1の導体パターン7の形成された第
1のフェライト層8と、その両主面にスルーホール9を
介してコイルの半分にあたる第2の導体パターン10の
形成された第2のフェライト層11とを含む。これらの
第1のフェライト層8および第2のフェライト層11を
積層することによって、第1の導体パターン7と第2の
導体パターン10とが協働してコイルを形成する。この
ような積層型インダクタ6では、第4図および第5図に
示すような積層型インダクタ1よりも大きなインダクタ
ンスを得ることができる。
(発明が解決しようとする課題)
しかしながら、第6図に示すような従来の積層型インダ
クタでは、複数のフェライト層に異なる複数の導体パタ
ーンを形成しなければならず、これらの印刷回数が多い
だけではなく、スルーホールの数も多い。そのため、積
層型インダクタを製造するのに手間がかかり、生産性が
悪くなる。さらに、複数のフェライト層を積層すること
によって多数の導体パターンの接続点が発生し、それに
よってコイルが形成されるため、それぞれのフェライト
層に形成された導体パターン間の電気的接続が不良にな
る確率が高く信頼性が低かった。
クタでは、複数のフェライト層に異なる複数の導体パタ
ーンを形成しなければならず、これらの印刷回数が多い
だけではなく、スルーホールの数も多い。そのため、積
層型インダクタを製造するのに手間がかかり、生産性が
悪くなる。さらに、複数のフェライト層を積層すること
によって多数の導体パターンの接続点が発生し、それに
よってコイルが形成されるため、それぞれのフェライト
層に形成された導体パターン間の電気的接続が不良にな
る確率が高く信頼性が低かった。
それゆえに、この発明の主たる目的は、製造時の生産性
および作業性が良く、かつ不良品の少ない積層型インダ
クタを提供することである。
および作業性が良く、かつ不良品の少ない積層型インダ
クタを提供することである。
(課題を解決するための手段)
この発明は、フェライト層と、フェライト層に形成され
るスルーホールと、フェライト層の両生面に片面ほぼ0
.75ターンずつのコイルが形成され、スルーホールを
通じて電気的に接続されることによってほぼ1.5ター
ンのコイルを形成する導体パターンと、フェライト層の
両主面上に積層される外側フェライト層と、フェライト
層および外側フェライト層の外部に形成され、導体パタ
ーンの端部と電気的に接続される外部電極とを有してな
る、積層型インダクタである。
るスルーホールと、フェライト層の両生面に片面ほぼ0
.75ターンずつのコイルが形成され、スルーホールを
通じて電気的に接続されることによってほぼ1.5ター
ンのコイルを形成する導体パターンと、フェライト層の
両主面上に積層される外側フェライト層と、フェライト
層および外側フェライト層の外部に形成され、導体パタ
ーンの端部と電気的に接続される外部電極とを有してな
る、積層型インダクタである。
(作用)
スルーホールを通じて1つのフェライhiの両面に形成
された導体パターンが接続され、これらの導体パターン
が協働してコイルを形成する。
された導体パターンが接続され、これらの導体パターン
が協働してコイルを形成する。
(発明の効果)
この発明によれば、複数のフェライト層に導体パターン
を形成する必要がなく、またスルーホールも1つだけで
あるため、製造時の作業性が良くなる。さらに、フェラ
イト層の両主面上に形成された導体パターンがスルーホ
ールを通じて確実に接続されているため、不良品が少な
くなる。
を形成する必要がなく、またスルーホールも1つだけで
あるため、製造時の作業性が良くなる。さらに、フェラ
イト層の両主面上に形成された導体パターンがスルーホ
ールを通じて確実に接続されているため、不良品が少な
くなる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
(実施例)
第1図はこの発明の一実施例を示す分解斜視図であり、
第2図はその斜視図である。この積層型インダクタ20
はフェライト層22を有する。フェライト層22には、
1つのスルーホール24が形成される。さらに、フェラ
イト層22の一方主面上には、その一端からスルーホー
ル24まで、フェライト層22の周縁部に沿って0.7
5ターンの第1の導体パターン26が形成される。この
第1の導体パターン26の端部26aはフェライト層2
2の一端に沿うように形成され、後述の外部電極と電気
的に接続される。
第2図はその斜視図である。この積層型インダクタ20
はフェライト層22を有する。フェライト層22には、
1つのスルーホール24が形成される。さらに、フェラ
イト層22の一方主面上には、その一端からスルーホー
ル24まで、フェライト層22の周縁部に沿って0.7
5ターンの第1の導体パターン26が形成される。この
第1の導体パターン26の端部26aはフェライト層2
2の一端に沿うように形成され、後述の外部電極と電気
的に接続される。
また、フェライト層22の他方主面上には、その他端か
らスルーホール24まで、フェライト層22の周縁部に
沿って0.75ターンの第2の導体バクーン28が形成
される。この第2の導体パターン28の端部28aは、
フェライト層22の他端に沿って形成され、後述の外部
電極と電気的に接続される。
らスルーホール24まで、フェライト層22の周縁部に
沿って0.75ターンの第2の導体バクーン28が形成
される。この第2の導体パターン28の端部28aは、
フェライト層22の他端に沿って形成され、後述の外部
電極と電気的に接続される。
これらの第1の導体パターン26と第2の導体パターン
28とは、スルーホール24を通じて電気的に接続され
、それによってコイルが形成される。
28とは、スルーホール24を通じて電気的に接続され
、それによってコイルが形成される。
フェライト層22の両主面上には、外側フェライト層3
0が積層される。外側フェライト層30は、フェライト
M22と同し材質で形成される。
0が積層される。外側フェライト層30は、フェライト
M22と同し材質で形成される。
この外側フェライト層30は、第1の導体パターン26
および第2の導体パターン28の磁芯材となるものであ
る。
および第2の導体パターン28の磁芯材となるものであ
る。
さらに、フェライト層22および外側フェライト層30
の外側端部には、2つの外部電極32が形成される。こ
れらの外部電極32は、第1の導体パターン26の端部
26aおよび第2の導体パターン28の端部28aと電
気的に接続される。
の外側端部には、2つの外部電極32が形成される。こ
れらの外部電極32は、第1の導体パターン26の端部
26aおよび第2の導体パターン28の端部28aと電
気的に接続される。
したがって、これらの外部電極32間にインダクタンス
が形成される。
が形成される。
このような積層型インダクタ20を製造するには、まず
第3A図に示すように、セラミックグリーンシート40
が準備される。このセラミックグリーンシート40は、
たとえばフェライト粉末。
第3A図に示すように、セラミックグリーンシート40
が準備される。このセラミックグリーンシート40は、
たとえばフェライト粉末。
有機溶媒およびバインダなどを混練して泥しようを形成
し、この泥しようを押出し法、引き上げ法あるいはブレ
ード法などによってシート状に形成したものである。そ
して、このセラミックグリーンシート40にスルーホー
ル42が形成される。
し、この泥しようを押出し法、引き上げ法あるいはブレ
ード法などによってシート状に形成したものである。そ
して、このセラミックグリーンシート40にスルーホー
ル42が形成される。
次に、第3B図に示すように、セラミックグリーンシー
ト40の一方主面上に、0.75ターンの第1の導体パ
ターン26の形状に導電ペースト44が塗布される。さ
らに、セラミックグリーンシート40の他方主面上には
、0,75ターンの第2の導体パターン28の形状に導
電ペースト44が塗布される。そして、スルーホール4
2は導体パターン26.28を印刷する時に導電ペース
トが流れ込むことによって、セラミックグリーンシート
40の両面の導体パターン26.28を接続する。
ト40の一方主面上に、0.75ターンの第1の導体パ
ターン26の形状に導電ペースト44が塗布される。さ
らに、セラミックグリーンシート40の他方主面上には
、0,75ターンの第2の導体パターン28の形状に導
電ペースト44が塗布される。そして、スルーホール4
2は導体パターン26.28を印刷する時に導電ペース
トが流れ込むことによって、セラミックグリーンシート
40の両面の導体パターン26.28を接続する。
次に、第3C図に示すように、導電ペースト44が塗布
されたセラミックグリーンシート40の両主面上に、別
のセラミックグリーンシート46が積層される。これら
のセラミックグリーンシート40および46を加圧して
焼成し、一体化された焼結体が形成される。この焼結体
にバレル研磨を行い、その端部に導電ペーストを塗布し
て焼成することにより、外部電極32が形成される。
されたセラミックグリーンシート40の両主面上に、別
のセラミックグリーンシート46が積層される。これら
のセラミックグリーンシート40および46を加圧して
焼成し、一体化された焼結体が形成される。この焼結体
にバレル研磨を行い、その端部に導電ペーストを塗布し
て焼成することにより、外部電極32が形成される。
このような積層型インダクタ20では、これを製造する
時に、従来の積層型インダクタに比べて、導体パターン
を形成するための導電ペースト44の塗布回数が少なく
、さらにスルーホール42の数も少ない。そのため、従
来に比べて、製造するのに手間がかからず、作業性が良
くなる。さらに、フェライト層22の両面に形成された
第1の導体パターン26と第2の導体パターン28とが
スルーホール24を通じて確実に接続されているため、
製造された積層型インダクタ20には、不良品の発生が
非常に少なく、かつ信頼性が高い。
時に、従来の積層型インダクタに比べて、導体パターン
を形成するための導電ペースト44の塗布回数が少なく
、さらにスルーホール42の数も少ない。そのため、従
来に比べて、製造するのに手間がかからず、作業性が良
くなる。さらに、フェライト層22の両面に形成された
第1の導体パターン26と第2の導体パターン28とが
スルーホール24を通じて確実に接続されているため、
製造された積層型インダクタ20には、不良品の発生が
非常に少なく、かつ信頼性が高い。
なお、導電ペースト44を塗布したセラミックグリーン
シート40を複数枚積層することによって並列のコイル
を構成したり、その積層方向を90°ずらしてトランス
としてのコイルにするごとができるなど、この発明の用
途は広い。
シート40を複数枚積層することによって並列のコイル
を構成したり、その積層方向を90°ずらしてトランス
としてのコイルにするごとができるなど、この発明の用
途は広い。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す分解斜視図である。
第2図は第1図実施例の斜視図である。
第3八図ないし第3C図は第1図および第2図に示す積
層型インダクタを製造する工程を示す図解である。 第4図はこの発明の背景となる従来の積層型インダクタ
の一例を示す分解斜視図である。 第5図は第4図に示す従来の積層型インダクタの斜視図
である。 第6図は第4図および第5図に示す積層型インダクタの
短所を補うために考えられた積層型インダクタの一例を
示す分解斜視図である。 図において、2 フェライト層、2 の導体パターン、 0は外側フェライ 0は積層型インダクタ、22は 4はスルーホール、26は第1 28は第2の導体パターン、3 ト層、32は外部電極を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 1) 全 啓 第 図 第3A図 第3C図 第 図
層型インダクタを製造する工程を示す図解である。 第4図はこの発明の背景となる従来の積層型インダクタ
の一例を示す分解斜視図である。 第5図は第4図に示す従来の積層型インダクタの斜視図
である。 第6図は第4図および第5図に示す積層型インダクタの
短所を補うために考えられた積層型インダクタの一例を
示す分解斜視図である。 図において、2 フェライト層、2 の導体パターン、 0は外側フェライ 0は積層型インダクタ、22は 4はスルーホール、26は第1 28は第2の導体パターン、3 ト層、32は外部電極を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 1) 全 啓 第 図 第3A図 第3C図 第 図
Claims (1)
- 【特許請求の範囲】 フェライト層、 前記フェライト層に形成されるスルーホール、前記フェ
ライト層の両主面に片面ほぼ0.75ターンずつのコイ
ルが形成され、前記スルーホールを通じて電気的に接続
されることによってほぼ1.5ターンのコイルを形成す
る導体パターン、前記フェライト層の両主面上に積層さ
れる外側フェライト層、および 前記フェライト層および前記外側フェライト層の外部に
形成され、前記導体パターンの端部と電気的に接続され
る外部電極を有してなる、積層型インダクタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63211060A JPH0258813A (ja) | 1988-08-24 | 1988-08-24 | 積層型インダクタ |
DE3927711A DE3927711C2 (de) | 1988-08-24 | 1989-08-22 | Lamellierte Induktivität |
US07/397,652 US5045380A (en) | 1988-08-24 | 1989-08-23 | Lamination type inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63211060A JPH0258813A (ja) | 1988-08-24 | 1988-08-24 | 積層型インダクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0258813A true JPH0258813A (ja) | 1990-02-28 |
Family
ID=16599734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63211060A Pending JPH0258813A (ja) | 1988-08-24 | 1988-08-24 | 積層型インダクタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5045380A (ja) |
JP (1) | JPH0258813A (ja) |
DE (1) | DE3927711C2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302932A (en) * | 1992-05-12 | 1994-04-12 | Dale Electronics, Inc. | Monolythic multilayer chip inductor and method for making same |
DE4306416A1 (de) * | 1993-03-02 | 1994-09-08 | Kolbe & Co Hans | Spulenstruktur für eine Leiterplattenanordnung |
JPH06325979A (ja) * | 1993-05-11 | 1994-11-25 | Murata Mfg Co Ltd | 複合電子部品 |
DE4432739B4 (de) * | 1994-09-14 | 2005-03-17 | Epcos Ag | Induktives elektrisches Bauteil |
US5572779A (en) * | 1994-11-09 | 1996-11-12 | Dale Electronics, Inc. | Method of making an electronic thick film component multiple terminal |
JP3650949B2 (ja) | 1997-07-04 | 2005-05-25 | 株式会社村田製作所 | 複合電子部品 |
US5945902A (en) * | 1997-09-22 | 1999-08-31 | Zefv Lipkes | Core and coil structure and method of making the same |
JP3712163B2 (ja) * | 1997-12-18 | 2005-11-02 | 株式会社村田製作所 | コイル部品の設計方法 |
US6191934B1 (en) * | 1998-10-02 | 2001-02-20 | Sarnoff Corporation & Co., Ltd. | High dielectric constant embedded capacitors |
JP2001155938A (ja) * | 1999-09-17 | 2001-06-08 | Fdk Corp | 積層インダクタおよびその製造方法 |
US8378777B2 (en) * | 2008-07-29 | 2013-02-19 | Cooper Technologies Company | Magnetic electrical device |
US9589716B2 (en) | 2006-09-12 | 2017-03-07 | Cooper Technologies Company | Laminated magnetic component and manufacture with soft magnetic powder polymer composite sheets |
US7791445B2 (en) * | 2006-09-12 | 2010-09-07 | Cooper Technologies Company | Low profile layered coil and cores for magnetic components |
US8941457B2 (en) * | 2006-09-12 | 2015-01-27 | Cooper Technologies Company | Miniature power inductor and methods of manufacture |
US8310332B2 (en) * | 2008-10-08 | 2012-11-13 | Cooper Technologies Company | High current amorphous powder core inductor |
US8466764B2 (en) | 2006-09-12 | 2013-06-18 | Cooper Technologies Company | Low profile layered coil and cores for magnetic components |
US9859043B2 (en) | 2008-07-11 | 2018-01-02 | Cooper Technologies Company | Magnetic components and methods of manufacturing the same |
US8659379B2 (en) | 2008-07-11 | 2014-02-25 | Cooper Technologies Company | Magnetic components and methods of manufacturing the same |
US8279037B2 (en) * | 2008-07-11 | 2012-10-02 | Cooper Technologies Company | Magnetic components and methods of manufacturing the same |
US9558881B2 (en) | 2008-07-11 | 2017-01-31 | Cooper Technologies Company | High current power inductor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56141411U (ja) * | 1980-03-25 | 1981-10-26 | ||
JPS6166911U (ja) * | 1984-10-09 | 1986-05-08 | ||
JPS6387808U (ja) * | 1986-11-26 | 1988-06-08 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE906831C (de) * | 1951-12-11 | 1954-03-18 | Rudolf Sliwka | Vereinfachte Herstellung von Induktionsspulen, Drosseln und Transformatoren |
CH488259A (de) * | 1968-03-14 | 1970-03-31 | Siemens Ag | In der Art von gedruckten Schaltungen ausgebildete Spule |
US3798059A (en) * | 1970-04-20 | 1974-03-19 | Rca Corp | Thick film inductor with ferromagnetic core |
CA938356A (en) * | 1970-07-07 | 1973-12-11 | Sato Ryoda | Transformer |
US3812442A (en) * | 1972-02-29 | 1974-05-21 | W Muckelroy | Ceramic inductor |
US3765082A (en) * | 1972-09-20 | 1973-10-16 | San Fernando Electric Mfg | Method of making an inductor chip |
FR2379229A1 (fr) * | 1977-01-26 | 1978-08-25 | Eurofarad | Composants electroniques multi-couches inductifs et leur procede de fabrication |
JPS6050331B2 (ja) * | 1978-09-07 | 1985-11-08 | ティーディーケイ株式会社 | インダクタンス素子とその製造方法 |
JPS5567158A (en) * | 1978-11-14 | 1980-05-21 | Mitsubishi Electric Corp | Inductor device of hybrid integrated circuit |
GB2045540B (en) * | 1978-12-28 | 1983-08-03 | Tdk Electronics Co Ltd | Electrical inductive device |
DE3018973A1 (de) * | 1980-05-17 | 1981-11-26 | Draloric Electronic GmbH, 6000 Frankfurt | Mehrschichtig aufgebaute miniaturinduktivitaet |
DE3022347A1 (de) * | 1980-06-14 | 1981-12-24 | Draloric Electronic GmbH, 8500 Nürnberg | Mehrschichtig aufgebaute miniaturinduktivitaet in chipbauform |
KR890004585B1 (ko) * | 1980-09-11 | 1989-11-16 | 아사히가세이고교가부시키가이샤 | 마이크로코일(microcoil) |
US4542553A (en) * | 1982-06-04 | 1985-09-24 | Cary Allan P | Device for removing debris from gutters |
JPS59189212U (ja) * | 1983-05-18 | 1984-12-15 | 株式会社村田製作所 | チツプ型インダクタ |
DE3423139A1 (de) * | 1983-06-23 | 1985-01-10 | Murata Eria N.A., Inc., Marietta, Ga. | Monolithische induktivitaet mit transformatoranwendungen |
JPS6261305A (ja) * | 1985-09-11 | 1987-03-18 | Murata Mfg Co Ltd | 積層チツプコイル |
JPS6298605A (ja) * | 1985-10-24 | 1987-05-08 | Murata Mfg Co Ltd | プリントコイル |
DE3607025A1 (de) * | 1986-03-04 | 1987-09-10 | Siemens Ag | Ferrit-chipinduktivitaet |
DE3628021A1 (de) * | 1986-08-19 | 1988-02-25 | Siemens Ag | Chip-bauteil mit wenigstens einer spule und verfahren zu dessen herstellung |
JPS6379307A (ja) * | 1986-09-22 | 1988-04-09 | Murata Mfg Co Ltd | 積層トランス |
DE3634986A1 (de) * | 1986-10-14 | 1988-04-21 | Oswald Brunn | Klappmoebel |
JP2598940B2 (ja) * | 1988-01-27 | 1997-04-09 | 株式会社村田製作所 | Lc複合部品 |
-
1988
- 1988-08-24 JP JP63211060A patent/JPH0258813A/ja active Pending
-
1989
- 1989-08-22 DE DE3927711A patent/DE3927711C2/de not_active Expired - Fee Related
- 1989-08-23 US US07/397,652 patent/US5045380A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56141411U (ja) * | 1980-03-25 | 1981-10-26 | ||
JPS6166911U (ja) * | 1984-10-09 | 1986-05-08 | ||
JPS6387808U (ja) * | 1986-11-26 | 1988-06-08 |
Also Published As
Publication number | Publication date |
---|---|
DE3927711C2 (de) | 1995-05-18 |
DE3927711A1 (de) | 1990-03-01 |
US5045380A (en) | 1991-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0258813A (ja) | 積層型インダクタ | |
US6189200B1 (en) | Method for producing multi-layered chip inductor | |
JP3164000B2 (ja) | 積層型インダクタ | |
US8159322B2 (en) | Laminated coil | |
US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
EP1067568B1 (en) | Lamination type coil component and method of producing the same | |
US6157285A (en) | Laminated inductor | |
US6223422B1 (en) | Method of manufacturing multilayer-type chip inductors | |
JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
JPS6379307A (ja) | 積層トランス | |
JP2001044036A (ja) | 積層インダクタ | |
US20030001711A1 (en) | Multilayer inductor | |
US20120062348A1 (en) | Laminated coil | |
KR20050059214A (ko) | 적층 코일 부품 및 그 제조방법 | |
JP3132786B2 (ja) | 積層チップインダクタおよびその製造方法 | |
US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
JP2002093623A (ja) | 積層インダクタ | |
JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
JPH03219605A (ja) | 積層型インダクタンス素子 | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
JP4635430B2 (ja) | 積層コイル部品 | |
JPH0254505A (ja) | 積層型インダクタ | |
JP2604022Y2 (ja) | 積層セラミックインダクタ | |
JPH03263310A (ja) | 積層インダクタの製造方法 |