JP2001284560A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001284560A
JP2001284560A JP2000095787A JP2000095787A JP2001284560A JP 2001284560 A JP2001284560 A JP 2001284560A JP 2000095787 A JP2000095787 A JP 2000095787A JP 2000095787 A JP2000095787 A JP 2000095787A JP 2001284560 A JP2001284560 A JP 2001284560A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
doped region
silicon
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000095787A
Other languages
English (en)
Inventor
Norifumi Satou
記史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000095787A priority Critical patent/JP2001284560A/ja
Priority to US09/820,781 priority patent/US20010028099A1/en
Priority to TW090107819A priority patent/TW502432B/zh
Priority to KR10-2001-0017011A priority patent/KR100433077B1/ko
Publication of JP2001284560A publication Critical patent/JP2001284560A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 一つのシリコン膜の中に形成される高濃度ド
ープ領域と低濃度ドープ領域または無ドープ領域につい
て、高濃度ドープ領域のシート抵抗値に対する低濃度ド
ープ領域または無ドープ領域のシート抵抗値の比を高め
る。 【解決手段】 シリコン基板１１上に、層間絶縁膜１２
を介してパターン化されたポリシリコン膜１３を形成す
る。このポリシリコン膜１３は、シート抵抗の低い高濃
度ドープ領域１３ａ、１３ｃと、シート抵抗の高い低濃
度ドープ領域１３ｂとを有する。ポリシリコン膜１３の
全体をＳｉＯ2膜１４で覆う。ＳｉＯ2膜１４の全体を、
水素を含む原料ガスを用いた低圧ＣＶＤ法で形成された
ＳｉＮx膜１５で覆う。ポリシリコン膜１３は、ＳｉＮx
膜１５の形成に使用される原料ガス中の水素により水素
化されている。その結果、高濃度ドープ領域１３ａ、１
３ｃのシート抵抗値がほとんど増加せずに、低濃度ドー
プ領域１３ｂのシート抵抗値が増加する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、さらに言えば、例えば配線として
機能する高濃度ドープ領域と、例えば抵抗器として機能
する低濃度ドープ領域または無ドープ領域とを有するシ
リコン膜を備えた半導体装置と、その半導体装置の製造
方法に関する。
【０００２】
【従来の技術】近年の半導体集積回路では、ポリシリコ
ン膜やアモルファスシリコン膜に適当な不純物を選択的
にドープしてそのポリシリコン膜あるいはアモルファス
シリコン膜の一部を抵抗器として使用し、他の一部また
は残り全部を配線または電極として使用することがしば
しばある。この場合、抵抗器として使用する部分の抵抗
値はできるだけ高い方が好ましく、配線または電極とし
て使用する部分の抵抗値はできるだけ低い方が好まし
い。換言すれば、配線または電極として使用する部分の
抵抗値に対する抵抗器として使用する部分の抵抗値の比
は、できるだけ大きいことが望ましい。
【０００３】この要求を実現するには、配線として使用
する部分の抵抗値はできるだけ低くする一方、抵抗器と
して使用する部分の抵抗値はできるだけ高くすることが
必要である。そこで、簡単な方法として、配線として使
用する部分への不純物ドープ量を増やしてそのシート抵
抗値を上げることが考えられる。しかし、不純物ドープ
量が多くなると、その不純物が拡散によって隣接する他
の膜や層に導入される可能性が高くなり、不具合を生じ
やすいという問題が生じる。また、配線として使用する
部分への不純物ドープをイオン注入法で行う場合には、
不純物ドープ量の増加に伴ってイオン注入に要する時間
が長くなるという問題もある。よって、このような簡単
な方法では前記抵抗値の比を大きくすることができず、
何らかの工夫が必要である。
【０００４】ポリシリコン膜あるいはアモルファスシリ
コン膜に関連するこの種の従来技術としては、次のよう
なものが提案されている。
【０００５】たとえば、特開平３−１６０７５２号公報
には、「ポリシリコン高抵抗の製造方法」が開示されて
いる。この方法では、まず、高抵抗のポリシリコン抵抗
層を直接覆うＣＶＤシリコン酸化膜と、このＣＶＤシリ
コン酸化膜を覆う減圧ＣＶＤシリコン窒化膜とを形成す
る。これらＣＶＤシリコン酸化膜と減圧ＣＶＤシリコン
窒化膜の双方が、層間絶縁膜として機能する。これらＣ
ＶＤシリコン酸化膜と減圧ＣＶＤシリコン窒化膜を貫通
するコンタクト孔を形成した後、前記減圧ＣＶＤシリコ
ン窒化膜上に配線用アルミニウム膜を蒸着により形成す
る。この配線用アルミニウム膜は、前記コンタクト孔を
介して前記ポリシリコン抵抗層に接続される。さらに、
前記配線用アルミニウム膜上にプラズマシリコン窒化膜
をパッシベーション膜として形成する。
【０００６】この「ポリシリコン高抵抗の製造方法」で
は、層間絶縁膜として、高抵抗のポリシリコン抵抗層を
直接覆うＣＶＤシリコン酸化膜に加えて、このＣＶＤシ
リコン酸化膜を覆う減圧ＣＶＤシリコン窒化膜を重ねて
形成しているので、パッシベーション膜としてプラズマ
シリコン窒化膜をその後に形成しても、ポリシリコン抵
抗膜の抵抗値がほとんど低下せず、パッシベーションの
前後で抵抗値を安定させることができる。換言すれば、
高抵抗のポリシリコン抵抗層を安定して得ることができ
る。
【０００７】特開昭６１−１６１７５０号公報には、ポ
リシリコン抵抗を備えた「半導体装置」が開示されてい
る。この半導体装置では、半導体基板の表面に設けられ
た酸化膜上に少なくとも一つのポリシリコン抵抗領域を
形成する。この少なくとも一つのポリシリコン抵抗領域
の一部の上には、シリコン酸化膜、反応温度の比較的高
いＣＶＤによるシリコン窒化膜、反応温度の比較的低い
プラズマＣＶＤによるシリコン窒化膜よりなる三層構造
の表面保護膜を設ける。少なくとも一つの前記ポリシリ
コン抵抗領域の一部が、「高抵抗ポリシリコン抵抗」を
構成する。さらに、少なくとも一つの前記ポリシリコン
抵抗領域の他の一部の上には、シリコン酸化膜と、反応
温度の比較的低いプラズマＣＶＤによるシリコン窒化膜
よりなる二層構造の表面保護膜を設ける。少なくとも一
つの前記ポリシリコン抵抗領域の他の一部が、「低抵抗
ポリシリコン抵抗」を構成する。
【０００８】この半導体装置では、前記ポリシリコン抵
抗領域の一部の上には、シリコン酸化膜、反応温度の比
較的高いＣＶＤによるシリコン窒化膜、反応温度の比較
的低いプラズマＣＶＤによるシリコン窒化膜よりなる三
層構造の表面保護膜を設け、前記ポリシリコン抵抗領域
の他の一部の上には、シリコン酸化膜と、反応温度の比
較的低いプラズマＣＶＤによるシリコン窒化膜よりなる
二層構造の表面保護膜を設けているので、前記ポリシリ
コン抵抗領域に対する１回の不純物添加（イオン注入）
によってシート抵抗（層抵抗）の異なる二つの領域を得
ることができる。つまり、シート抵抗の低い領域を形成
するための不純物添加工程（イオン注入工程）を省略で
きる。
【０００９】特開平４−２９９５６６号公報には、ポリ
シリコン抵抗を備えた「高抵抗用多結晶シリコン（ポリ
シリコン）の抵抗値維持方法」が開示されている。この
方法は、半導体素子内に高抵抗用ポリシリコンを有する
構造体上に、シリコン酸化膜およびシリコン窒化膜から
なる保護層を形成するに際し、これらの膜をプラズマＣ
ＶＤ法によって堆積させた後、Ｏ2プラズマを用いるア
ニーリング処理を行い、さらにＮ2雰囲気ガスを用いる
熱処理を行う。
【００１０】この方法では、上記の保護層を形成する工
程で高抵抗用ポリシリコンの結晶粒界に侵入した水素イ
オン等が、高抵抗用ポリシリコンに連関されその上下に
位置する周辺層、たとえばシリコン酸化膜またはＢＰＳ
Ｇ層に放出され、高抵抗用ポリシリコンが本来有してい
た高抵抗特性を回復して保持することができる。また、
これによりトランジスタ特性の劣化を防止できる。
【００１１】特開平６−８５１７５号公報には、多結晶
シリコン（ポリシリコン）からなる高抵抗素子を有する
「半導体装置」が開示されている。この半導体装置で
は、半導体基板上に形成されたポリシリコンからなる高
抵抗素子を有する。その高抵抗素子の上には、絶縁膜を
介して金属膜が形成されており、その金属膜の上にはさ
らにプラズマＣＶＤ法によって窒化膜が形成されてい
る。
【００１２】この半導体装置では、前記高抵抗素子が前
記金属膜によって覆われているため、プラズマＣＶＤ法
によって形成された窒化膜の膜中およびその膜の界面に
大量に含まれる水素は、前記金属膜によって阻まれ、下
方にある前記高抵抗素子には拡散しない。このため、前
記水素に起因する前記高抵抗素子の抵抗値の変動を防止
でき、安定した高い抵抗値が得られる。
【００１３】
【発明が解決しようとする課題】上述した従来技術には
それぞれ次のような問題がある。
【００１４】特開平３−１６０７５２号公報に開示され
た「ポリシリコン高抵抗の製造方法」では、ポリシリコ
ン膜の抵抗値を高くすることはできるが、それと同時に
そのポリシリコン膜の他の部分の抵抗値を低くすること
については、何ら開示していない。このため、この方法
では、低抵抗部部分の抵抗値に対する高抵抗部分の抵抗
値の比を高めることはできない。
【００１５】特開昭６１−１６１７５０号公報に開示さ
れた「半導体装置」では、前記ポリシリコン抵抗領域に
対する１回の不純物添加（イオン注入）によって、シー
ト抵抗（層抵抗）の異なる二つの領域を得ることができ
る。つまり、前記ポリシリコン抵抗領域の内部に高抵抗
領域と低抵抗領域を形成できる。しかし、この「半導体
装置」では、特開平３−１６０７５２号公報に開示され
た「ポリシリコン高抵抗の製造方法」と同様に、低抵抗
領域の抵抗値に対する高抵抗領域の抵抗値の比を高める
ことは困難である。
【００１６】特開平４−２９９５６６号公報に開示され
た「ポリシリコンの抵抗値維持方法」では、ポリシリコ
ン膜の抵抗値を高くすることはできるが、それと同時に
そのポリシリコン膜の他の部分の抵抗値を低くすること
については、何ら開示していない。このため、特開平３
−１６０７５２号公報に開示された「ポリシリコン高抵
抗の製造方法」と同様に、低抵抗部分の抵抗値に対する
高抵抗部分の抵抗値の比を高めることはできない。
【００１７】特開平６−８５１７５号公報に開示された
「半導体装置」では、ポリシリコン膜の抵抗値を高くす
ることはできるが、それと同時にそのポリシリコン膜の
他の部分の抵抗値を低くすることについては、何ら開示
していない。このため、特開平３−１６０７５２号公報
に開示された「ポリシリコン高抵抗の製造方法」と同様
に、低抵抗部分の抵抗値に対する高抵抗部分の抵抗値の
比を高めることはできない。
【００１８】本発明はこのような事情に鑑みてなされた
ものであり、その目的とするところは、一つのシリコン
膜の中に形成される高濃度ドープ領域と低濃度ドープ領
域または無ドープ領域について、高濃度ドープ領域のシ
ート抵抗値に対する低濃度ドープ領域または無ドープ領
域のシート抵抗値の比を高めることができる半導体装置
およびその製造方法を提供することにある。
【００１９】本発明の他の目的は、高濃度ドープ領域へ
の不純物ドープ量を増やさなくても前記シート抵抗値の
比を高めることができる半導体装置およびその製造方法
を提供することにある。
【００２０】本発明のさらに他の目的は、薄膜トランジ
スタ（Thin-Film Transistor、ＴＦＴ）のＯＮ抵抗値に
対するＯＦＦ抵抗値の比を高めることができる半導体装
置およびその製造方法を提供することにある。
【００２１】本発明のさらに他の目的は、スタティック
ＲＡＭ（Random-Access Memory、ＲＡＭ）（ＳＲＡＭ）
において配線として使用される高濃度ドープ領域のシー
ト抵抗値に対する、抵抗器として使用される低濃度ドー
プ領域または無ドープ領域とのシート抵抗値の比を高め
ることができる半導体装置およびその製造方法を提供す
ることにある。
【００２２】
【課題を解決するための手段】（１） 本発明の半導体
装置は、絶縁膜を介して半導体基板上に形成された、高
濃度ドープ領域と低濃度ドープ領域または無ドープ領域
とを有するシリコン膜と、前記ポリシリコン膜の全体を
覆う酸化シリコン膜と、水素を含む原料ガスを用いた低
圧ＣＶＤ法によって形成された、前記酸化シリコン膜の
全体を覆う窒化シリコン膜とを備え、前記シリコン膜
は、前記窒化シリコン膜の形成に使用される原料ガス中
の水素により水素化されていることを特徴とする。
【００２３】（２） 本発明の半導体装置では、前記シ
リコン膜が、前記酸化シリコン膜と、水素を含む原料ガ
スを用いた低圧ＣＶＤ法によって形成された前記窒化シ
リコン膜とによって覆われている。このため、前記窒化
シリコン膜の形成時に使用される原料ガスに含まれる水
素により、前記シリコン膜が水素化され、その結果、前
記高濃度ドープ領域のシート抵抗値がほとんど増加せず
に、前記低濃度ドープ領域または無ドープ領域のシート
抵抗値が増加する。
【００２４】よって、前記高濃度ドープ領域（例えば配
線として機能する）のシート抵抗値に対する、前記低濃
度ドープ領域または無ドープ領域（例えば抵抗器として
機能する）のシート抵抗値の比を高めることができる。
換言すれば、前記高濃度ドープ領域への不純物ドープ量
を増やさなくても、前記シート抵抗値の比を高めること
ができる。
【００２５】（３） 本発明の半導体装置の好ましい例
では、前記シリコン膜が、ポリシリコン膜またはアモル
ファスシリコン膜とされる。この場合に本発明の利点が
顕著に得られるからである。
【００２６】本発明の半導体装置の他の好ましい例で
は、前記シリコン膜の高濃度ドープ領域の不純物ドープ
量が、５×１０14ａｔｏｍｓ／ｃｍ2〜２×１０16ａｔ
ｏｍｓ／ｃｍ2の範囲内で設定される。その理由は次の
通りである。
【００２７】すなわち、前記高濃度ドープ領域の不純物
ドープ量が、５×１０14ａｔｏｍｓ／ｃｍ2以上であれ
ば、本発明で得られる（つまり、前記酸化シリコン膜と
前記窒化シリコン膜の双方を前記シリコン膜の上に形成
した場合に得られる）前記高濃度ドープ領域のシート抵
抗値が、前記酸化シリコン膜のみを（前記窒化シリコン
膜を設けずに）前記シリコン膜の上に形成した場合に得
られる前記高濃度ドープ領域のシート抵抗値と、概ね一
致するからである。換言すれば、前記酸化シリコン膜の
上に前記窒化シリコン膜をさらに追加して設けることに
よって、前記高濃度ドープ領域のシート抵抗値をほとん
ど上昇させずに、前記低濃度ドープ領域のシート抵抗値
のみを上昇させることができるからである。さらに言え
ば、前記シリコン膜の高濃度ドープ領域の不純物ドープ
量が５×１０14ａｔｏｍｓ／ｃｍ 2未満であると、前記
シリコン膜の水素化により、前記低濃度ドープ領域のシ
ート抵抗値と共に前記高濃度ドープ領域のシート抵抗値
も増加してしまい、その結果、前記低濃度ドープ領域の
シート抵抗値に対する前記高濃度ドープ領域のシート抵
抗値の比を高めることができ難くなるからである。
【００２８】他方、前記シリコン膜の高濃度ドープ領域
の不純物ドープ量が２×１０16ａｔｏｍｓ／ｃｍ2を超
えると、その後の熱処理工程などにより、前記高濃度ド
ープ領域にドープした不純物の拡散が生じやすくなり、
その結果、前記高濃度ドープ領域に隣接する他の膜に対
して悪影響を及ぼす恐れが高くなるからである。
【００２９】前記低濃度ドープ領域の不純物ドープ量
は、前記高濃度ドープ領域の不純物ドープ量より低けれ
ばよい。前記低濃度ドープ領域の不純物ドープ量は、通
常、前記シート抵抗値の比が所望の値になるように任意
に設定される。
【００３０】本発明の半導体装置のさらに他の好ましい
例では、前記低濃度ドープ領域の不純物ドープ量が、３
×１０14ａｔｏｍｓ／ｃｍ2以下に設定される。前記低
濃度ドープ領域の不純物ドープ量が、３×１０14ａｔｏ
ｍｓ／ｃｍ2以下に設定されると、前記酸化シリコン膜
と前記窒化シリコン膜の双方を前記シリコン膜の上に形
成することによって、前記低濃度ドープ領域のシート抵
抗値が大幅に（例えば１桁程度）増加するからである。
【００３１】本発明の半導体装置のさらに他の好ましい
例では、前記シリコン膜の厚さが、３０ｎｍ〜１００ｎ
ｍの範囲に設定される。この範囲であれば、本発明の利
点が顕著に現れるからであり、また、種々の半導体装置
に多用される範囲であるからである。
【００３２】本発明の半導体装置は、ＴＦＴに適用する
ことができる。この場合、前記高濃度ドープ領域がＴＦ
Ｔのソース・ドレイン電極となり、前記低濃度ドープ領
域がＴＦＴのチャネル領域となる。
【００３３】本発明の半導体装置は、ＳＲＡＭにも適用
することができる。この場合、前記高濃度ドープ領域が
ＳＲＡＭの記憶セルの配線となり、前記低濃度ドープ領
域がＳＲＡＭの記憶セルの負荷抵抗器となる。
【００３４】前記窒化シリコン膜の厚さは、１０ｎｍ以
上あれば、前記シリコン膜の水素化が達成できる。しか
し、１０ｎｍ〜５０ｎｍの範囲内で設定するのが好まし
い。５０ｎｍを越えると、前記窒化シリコン膜と前記酸
化シリコン膜を貫通するコンタクト孔をプラズマエッチ
ング法などで形成する際に、コンタクト孔の形成自体が
容易でなくなり、また、得られるコンタクト孔の断面形
状が滑らかになり難いからである。
【００３５】（４） 本発明の半導体装置の製造方法
は、絶縁膜を介して半導体基板上にシリコン膜を形成す
る工程と、前記シリコン膜に不純物を選択的にドープし
て、高濃度ドープ領域と低濃度ドープ領域または無ドー
プ領域とを形成する工程と、前記シリコン膜の全体を覆
う酸化シリコン膜を形成する工程と、水素を含む原料ガ
スを用いた低圧ＣＶＤ法によって、前記酸化シリコン膜
の全体を覆う窒化シリコン膜を形成する工程とを備え、
前記窒化シリコン膜を形成する工程において、前記シリ
コン膜は、前記窒化シリコン膜の形成に使用される原料
ガス中の水素により水素化されることを特徴とする。
【００３６】（５） 本発明の半導体装置の製造方法で
は、本発明の半導体装置で述べたのと同じ理由により、
前記高濃度ドープ領域のシート抵抗値に対する前記低濃
度ドープ領域または前記無ドープ領域のシート抵抗値の
比を高めることができる。換言すれば、前記高濃度ドー
プ領域のドープ量を増やさなくても、前記シート抵抗値
の比を高めることができる。
【００３７】（６） 本発明の半導体装置の製造方法の
好ましい例では、前記シリコン膜として、ポリシリコン
膜またはアモルファスシリコン膜が使用される。この場
合に本発明の利点が顕著に得られるからである。
【００３８】本発明の半導体装置の製造方法の他の好ま
しい例では、前記シリコン膜に不純物を選択的にドープ
する工程において、前記高濃度ドープ領域の不純物ドー
プ量が、５×１０14ａｔｏｍｓ／ｃｍ2〜２×１０16ａ
ｔｏｍｓ／ｃｍ2の範囲となるように設定される。その
理由は、本発明の半導体装置について先に述べたのと同
じである。
【００３９】前記低濃度ドープ領域の不純物ドープ量
は、前記高濃度ドープ領域の不純物ドープ量より低くな
るように設定されればよい。前記低濃度ドープ領域の不
純物ドープ量は、通常、前記シート抵抗値の比が所望の
値になるように任意に設定される。
【００４０】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記シリコン膜に不純物を選択的に
ドープする工程において、前記低濃度ドープ領域の不純
物ドープ量が、３×１０14ａｔｏｍｓ／ｃｍ2以下に設
定される。その理由は、本発明の半導体装置について先
に述べたのと同じである。
【００４１】本発明の半導体装置の製造方法のさらに他
の好ましい例では、前記シリコン膜の厚さが、３０ｎｍ
〜１００ｎｍの範囲に設定される。この範囲であれば、
本発明の利点が顕著に現れるからであり、また、種々の
半導体装置に多用される範囲であるからである。
【００４２】本発明の半導体装置の製造方法は、ＴＦＴ
に適用することができる。この場合、高濃度ドープ領域
がＴＦＴのソース・ドレイン電極となり、前記低濃度ド
ープ領域がＴＦＴのチャネル領域となる。
【００４３】本発明の半導体装置の製造方法は、ＳＲＡ
Ｍにも適用することができる。この場合、前記高濃度ド
ープ領域がＳＲＡＭの記憶セルの配線となり、前記低濃
度ドープ領域がＳＲＡＭの記憶セルの負荷抵抗器とな
る。
【００４４】前記窒化シリコン膜を形成する工程におい
て低圧ＣＶＤ法で使用される水素を含む原料ガスとして
は、ＳｉＨ2Ｃｌ2とＮＨ3の混合ガス、ＳｉＨ4とＮＨ3
の混合ガスなどが好ましい。しかし、窒化シリコン膜形
成用であって水素を含むものであれえば、任意のものを
使用可能である。
【００４５】また、この低圧ＣＶＤ法における他の条
件、例えば反応室内の温度や圧力なども、特に限定され
ない。前記窒化シリコン膜が形成でき、且つ前記シリコ
ン膜を水素化できるものであれば足りる。
【００４６】前記窒化シリコン膜の厚さは、１０ｎｍ以
上あれば、前記シリコン膜の水素化が達成できる。しか
し、１０ｎｍ〜５０ｎｍの範囲内で設定するのが好まし
い。その理由は、本発明の半導体装置について先に述べ
たのと同じである。
【００４７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面を参照しながら説明する。
【００４８】（第１実施形態）本発明の第１実施形態の
半導体装置の構成を図１と図２に示す。
【００４９】図１、図２より明らかなように、第１実施
形態の半導体装置では、種々の半導体素子が内部に形成
された単結晶シリコン基板１１の主表面上に、それら半
導体素子を覆う層間絶縁膜１２が形成されている。層間
絶縁膜１２は、基板１１の主表面の全体を覆っている。
層間絶縁膜１２の上には、パターン化されたポリシリコ
ン膜１３が形成されている。このポリシリコン膜１３
は、高濃度ドープ領域１３ａ、低濃度ドープ領域１３
ｂ、高濃度ドープ領域１３ｃを含んでいる。低濃度ドー
プ領域１３ｂは、比較的高いシート抵抗値を有していて
抵抗器として機能する。二つの高濃度ドープ領域１３ａ
と１３ｃは、比較的低いシート抵抗値を有していて配線
として機能する。高濃度ドープ領域１３ａと１３ｃの不
純物濃度は同じである。
【００５０】層間絶縁膜１２の上には、さらに、ポリシ
リコン膜１３の全体を覆うように、二酸化シリコン（Ｓ
ｉＯ2）膜１４が形成されている。ＳｉＯ2膜１４の上に
は、窒化シリコン（ＳｉＮx）膜１５が形成されてい
る。これらＳｉＯ2膜１４とＳｉＮx膜１５は、下方にあ
るポリシリコン膜１３（すなわち抵抗器と配線）の保護
膜を構成する。ＳｉＯ2膜とＳｉＮx膜１５は、基板１１
の全面を覆っている。
【００５１】ＳｉＮx膜１５の上には、基板１１の全面
を覆うように層間絶縁膜１６が形成されている。そし
て、コンタクト孔１７が、この層間絶縁膜１６と下方の
ＳｉＯ 2膜１４とＳｉＮx膜１５を貫通して形成されてい
る。このコンタクト孔１７の下端は、ポリシリコン膜１
３の高濃度領域１３ｃまで達している。層間絶縁膜１６
の上には、配線用の導電膜（図示せず）が形成されてい
る。その導電膜は、コンタクト孔１７を介して高濃度領
域１３ｃに接続されている。
【００５２】図１に明瞭に示すように、配線として機能
する高濃度ドープ領域１３ａは、直線的なストリップ状
であって、図１のＹ方向に延在している。低濃度ドープ
領域１３ｂは、直線的なストリップ状であって、図１の
Ｘ方向に延在している。低濃度ドープ領域１３ｂの一方
の端部は、高濃度ドープ領域１３ａに接続されている。
高濃度ドープ領域１３ｃは、矩形状であって、低濃度ド
ープ領域１３ｂの他方の端部に接続されている。コンタ
クト孔１７は、高濃度ドープ領域１３ｃに重なってい
る。
【００５３】高濃度ドープ領域１３ａは、基板１１内に
形成された半導体素子または他の配線（いずれも図示省
略）に接続されている。高濃度ドープ領域１３ｃは、層
間絶縁膜１６の上に形成された配線用導電膜にコンタク
ト孔１７を介して接続されている。こうして、低濃度ド
ープ領域１３ｂによって形成される抵抗器は、高濃度ド
ープ領域１３ａと１３ｃを介して、層間絶縁膜１２の下
方に形成された半導体素子または他の配線と、層間絶縁
膜１６の上に形成された配線とに接続される。
【００５４】次に、以上の構成を持つ第１実施形態の半
導体装置の製造方法について説明する。
【００５５】まず最初に、種々の半導体素子が内部に形
成された単結晶シリコン基板１１の主表面上に、その主
表面全体を覆う層間絶縁膜１２を形成する。この層間絶
縁膜１２の材質と厚さは、特に限定されない。
【００５６】次に、層間絶縁膜１２の上に、低圧ＣＶＤ
法によってポリシリコン膜１３を堆積させる。このポリ
シリコン膜１３の厚さは、例えば３０ｎｍ〜１００ｎｍ
の範囲内で適当な値に設定する。そして、フォトリソグ
ラフィ法とエッチング法により、そのポリシリコン膜１
３を図１に示すような形状にパターニングする。シート
抵抗値を高めるために、ポリシリコン膜１３は酸素を含
んでいてもよい。また、膜質の安定化のために、必要に
応じてポリシリコン膜１３に表面酸化処理を施してもよ
い。
【００５７】続いて、イオン注入法により、パターン化
したポリシリコン膜１３に選択的に不純物をドープし、
高濃度ドープ領域１３ａ、低濃度ドープ領域１３ｂ、高
濃度ドープ領域１３ｃを形成する。高濃度ドープ領域１
３ａ、１３ｃへの不純物ドープ量は、イオン注入のドー
ス量が５×１０14ａｔｏｍｓ／ｃｍ2〜２×１０16ａｔ
ｏｍｓ／ｃｍ2となる範囲内で設定する。低濃度ドープ
領域１３ｂの不純物ドープ量は、イオン注入のドース量
が３×１０14ａｔｏｍｓ／ｃｍ2以下になるように設定
される。
【００５８】ここで使用する不純物としては、特に限定
されず、任意のものが使用できる。ｎ型の不純物とし
て、例えばリン（Ｐ）、砒素（Ａｓ）などが使用でき
る。ｐ型の不純物として、例えば硼素（Ｂ）などが使用
できる。
【００５９】ポリシリコン膜１３の高濃度ドープ領域１
３ａ、低濃度ドープ領域１３ｂ、高濃度ドープ領域１３
ｃは、不純物を所定濃度にドープしたｎ型またはｐ型の
ポリシリコン膜１３を低圧ＣＶＤ法によって形成し、そ
の後、そのｎ型またはｐ型のポリシリコン膜１３にｎ型
またはｐ型の不純物をさらに選択的にドープすることに
よって形成できる。あるいは、低圧ＣＶＤ法によって不
純物をドープしないポリシリコン膜１３を形成し、その
後、そのポリシリコン膜１３の一部にｎ型またはｐ型の
不純物を低濃度で選択的にドープし、さらにそのポリシ
リコン膜１３の残りの部分にｎ型またはｐ型の不純物を
高濃度で選択的にドープして形成してもよい。要は、高
濃度ドープ領域１３ａ、低濃度ドープ領域１３ｂ、高濃
度ドープ領域１３ｃを形成できれば、その方法は任意で
ある。
【００６０】次に、層間絶縁膜１２上に、常圧ＣＶＤ法
や低圧ＣＶＤ法等により、基板１１の全面を覆うように
ＳｉＯ2膜１４を形成する。ＳｉＯ2膜１４により、パタ
ーン化したポリシリコン膜１３の全体が覆われる。Ｓｉ
Ｏ2膜１４の厚さは、例えば５０ｎｍ〜２０００ｎｍの
範囲内で設定する。
【００６１】次に、ＳｉＯ2膜１４上に、水素を含む原
料ガスを用いた低圧ＣＶＤ法により、基板１１の全面を
覆うようにＳｉＮx膜１５を形成する。ＳｉＮx膜１５に
より、ＳｉＯ2膜１４の全体が覆われる。ＳｉＮx膜１５
の厚さは、例えば１０ｎｍ〜５０ｎｍの範囲内で設定す
る。水素を含む原料ガスの典型的な例は、ＳｉＨ2Ｃｌ2
とＮＨ3の混合ガスであり、その典型的なガス圧比はＳ
ｉＨ2Ｃｌ2：ＮＨ3＝１：１０程度である。典型的な反
応室温度は７００℃〜８００℃、典型的な反応室圧力は
３９．９９６６Ｐａ〜５３．３２８８Ｐａ（０．３Ｔｏ
ｒｒ〜０．４Ｔｏｒｒ）である。
【００６２】ＳｉＮx膜１５は、下方にあるポリシリコ
ン膜１３の改質を目的として設けられるので、その膜厚
に対する制約はほとんどない。薄い方の制限は１０ｎｍ
程度である。１０ｎｍ程度あれば、水素化によるポリシ
リコン膜１３の改質効果が十分に得られるからである。
厚い方の制限は特にない。しかし、コンタクト孔１７の
断面形状を滑らかにすると共に、プラズマエッチング法
によってコンタクト孔１７を容易に形成できるようにす
るには、あまり厚くない方が好ましい。これらを考慮す
ると、ＳｉＮx膜１５の厚さは１０ｎｍ〜５０ｎｍの範
囲に設定するのが好ましい。
【００６３】続いて、ＳｉＮx膜１５の上に、ＣＶＤ法
などにより、基板１１の全面を覆うように層間絶縁膜１
６が形成される。層間絶縁膜１６の厚さは特に制限され
ない。
【００６４】その後、フォトリソグラフィ法とエッチン
グ法により、コンタクト孔１７が、層間絶縁膜１６とＳ
ｉＯ2膜１４とＳｉＮx膜１５を貫通してポリシリコン膜
１３の高濃度領域１３ｃまで達するように形成される。
【００６５】最後に、層間絶縁膜１６の上に配線用の導
電膜（図示せず）が形成される。この導電膜は、コンタ
クト孔１７を介して高濃度ドープ領域１３ｃに接続され
る。こうして、図１と図２に示した半導体装置が得られ
る。
【００６６】以上説明したように、第１実施形態の半導
体装置では、ポリシリコン膜１３が、ＳｉＯ2膜１４
と、水素を含む原料ガスを用いた低圧ＣＶＤ法によって
形成されたＳｉＮx膜１５とによって覆われている。こ
のため、ＳｉＮx膜１５の形成時に使用される原料ガス
に含まれる水素が、ＳｉＯ2膜１４を浸透してポリシリ
コン膜１３まで達し、それによってポリシリコン膜１３
が水素化される。その結果、高濃度ドープ領域１３ａと
１３ｃのシート抵抗値がほとんど増加せずに、低濃度ド
ープ領域１３ｂのシート抵抗値が増加する。
【００６７】よって、抵抗器として機能する低濃度ドー
プ領域１３ｂのシート抵抗値に対する、配線として機能
する高濃度ドープ領域１３ａと１３ｃのシート抵抗値の
比を高めることができる。換言すれば、高濃度ドープ領
域１３ａと１３ｃの不純物ドープ量をあまり増やさず
に、前記シート抵抗値の比を高めることができる。
【００６８】本発明者の実験によると、以下の結果が得
られた。
【００６９】（ａ） ポリシリコン膜１３の厚さを３０
ｎｍ〜１００ｎｍの範囲に設定し、低濃度ドープ領域１
３ｂの不純物ドープ量を３×１０14ａｔｏｍｓ／ｃｍ2
以下に設定すると、ＳｉＯ2膜１４とＳｉＮx膜１５の双
方をポリシリコン膜１３の上に形成することによって、
ＳｉＯ2膜１４のみをポリシリコン膜１３の上に形成し
た場合に比べて、低濃度ドープ領域１３ｂのシート抵抗
値が１桁程度、増加することが確認された。
【００７０】（ｂ） ポリシリコン膜１３の水素化は、
Ｈ2とＮ2の混合ガス内で高温熱処理を行うことによって
も実現できた。しかし、低濃度ドープ領域１３ｂのシー
ト抵抗の増加の程度は、上述した第１実施形態の方法の
方がはるかに大きいことが確認された。
【００７１】（ｃ） ポリシリコン膜１３の上にＳｉＮ
x膜１５を直接形成すると、それらの界面の状態が不安
定になり、ポリシリコン膜１３の抵抗特性が不安定とな
った。このため、ＳｉＯ2膜１４をポリシリコン膜１３
の上にＳｉＮx膜１５に形成することが必要であった。
【００７２】（ｄ） ＳｉＮx膜１５の厚さが１０ｎｍ
以上あれば、水素化によるポリシリコン膜１３の改質が
達成できることが確認された。また、コンタクト孔１７
の形成状態などを考慮すると、ＳｉＮx膜１５の厚さを
１０ｎｍ〜５０ｎｍの範囲内で設定するのが好ましいこ
とが分かった。
【００７３】なお、第１実施形態の半導体装置におい
て、ポリシリコン膜２５に代えてアモルファスシリコン
膜を使用してもよい。
【００７４】（第２実施形態）図３と図４は、本発明の
第２実施形態の半導体装置の構成を示す。この半導体装
置は、本発明をＴＦＴに適用したものに相当する。
【００７５】図３、図４より明らかなように、第２実施
形態の半導体装置では、単結晶シリコン基板２１の主表
面上に、その全体を覆うように層間絶縁膜２２が形成さ
れている。層間絶縁膜２２の上には、ゲート電極２３が
形成されている。そして、ゲート電極２３を覆うよう
に、ゲート絶縁膜２４が層間絶縁膜２２上に形成されて
いる。ゲート絶縁膜２４の上には、ゲート電極２３と重
なるように、パターン化されたポリシリコン膜２５が形
成されている。このポリシリコン膜２５は、高濃度ドー
プ領域２５ａ、低濃度ドープ領域２５ｂ、高濃度ドープ
領域２５ｃを含んでいる。低濃度ドープ領域２５ｂは、
比較的高いシート抵抗値を有していてＴＦＴのチャネル
領域として機能する。二つの高濃度ドープ領域２５ａと
２５ｃは、比較的低いシート抵抗値を有していてＴＦＴ
のソース・ドレイン電極としてそれぞれ機能する。
【００７６】ゲート絶縁膜２４の上には、さらに、ポリ
シリコン膜２５の全体を覆うように、ＳｉＯ2膜２６が
形成されている。ＳｉＯ2膜２６の上には、ＳｉＮx膜２
７が形成されている。これらＳｉＯ2膜２６とＳｉＮx膜
２７は、下方にあるポリシリコン膜２５の保護膜を構成
する。ＳｉＯ2膜２６とＳｉＮx膜２７は、基板２１の全
面を覆っている。
【００７７】ＳｉＮx膜２７の上には、基板２１の全面
を覆うように層間絶縁膜２８が形成されている。そし
て、コンタクト孔２９ａ、２９ｂが、この層間絶縁膜２
８と、その下方のＳｉＯ2膜２６とＳｉＮx膜２７を貫通
して形成されている。これらのコンタクト孔２９ａ、２
９ｂは、ポリシリコン膜２５の二つの高濃度領域２５
ａ、２５ｂまでそれぞれ達している。層間絶縁膜２８の
上には、コンタクト孔２９ａ、２９ｂを介して高濃度ド
ープ領域２５ａと２５ｃにそれぞれ接続される配線用の
導電膜（図示せず）が形成されている。
【００７８】図３に明瞭に示すように、低濃度ドープ領
域２５ｂは、直線的なストリップ状であって、図３のＸ
方向に延在している。ソース・ドレイン電極として機能
する二つの高濃度ドープ領域２５ａと２５ｂは、いずれ
も矩形状であって、低濃度ドープ領域２５ｂの二つの端
部にそれぞれ接続されている。ゲート電極２３の部分２
３ａは、直線的なストリップ状であって、図３のＹ方向
に延在している。ゲート電極２３の他の部分２３ｂは、
直線的なストリップ状であって、図３のＸ方向に延在し
ている。
【００７９】次に、以上の構成を持つ第２実施形態の半
導体装置の製造方法について説明する。
【００８０】まず最初に、単結晶シリコン基板２１の主
表面上に、その主表面全体を覆うように層間絶縁膜２２
を形成する。この層間絶縁膜２２の材質と厚さは、特に
限定されない。次に、公知の方法により、層間絶縁膜２
２の上にゲート電極２３を形成し、さらにゲート電極２
３を覆うゲート絶縁膜２４を形成する。
【００８１】続いて、ゲート絶縁膜２４上に、低圧ＣＶ
Ｄ法によってポリシリコン膜２５を堆積させる。このポ
リシリコン膜２５の厚さは、例えば３０ｎｍ〜１００ｎ
ｍの範囲内で適当な値に設定する。そして、フォトリソ
グラフィ法とエッチング法により、ポリシリコン膜２５
を図３に示すような形状にパターニングする。シート抵
抗値を高めるために、ポリシリコン膜２５は酸素を含ん
でいてもよい。また、膜質の安定化のために、必要に応
じてポリシリコン膜２５に表面酸化処理を施してもよ
い。
【００８２】続いて、イオン注入法により、パターン化
したポリシリコン膜２５に選択的に不純物をドープし、
高濃度ドープ領域２５ａ、低濃度ドープ領域２５ｂ、高
濃度ドープ領域２５ｃを形成する。高濃度ドープ領域２
５ａ、２５ｃへの不純物ドープ量は、イオン注入のドー
ス量が５×１０14ａｔｏｍｓ／ｃｍ2〜２×１０16ａｔ
ｏｍｓ／ｃｍ2となる範囲内で設定する。低濃度ドープ
領域２５ｂの不純物ドープ量は、イオン注入のドース量
が３×１０14ａｔｏｍｓ／ｃｍ2以下になるように設定
される。
【００８３】次に、ゲート絶縁膜２４上に、常圧ＣＶＤ
法、低圧ＣＶＤ法等により、基板２１の全面を覆うよう
にＳｉＯ2膜２６を形成する。ＳｉＯ2膜２６により、パ
ターン化したポリシリコン膜２５の全体が覆われる。Ｓ
ｉＯ2膜２６の厚さは、例えば５０ｎｍ〜２０００ｎｍ
の範囲内で設定する。
【００８４】次に、ＳｉＯ2膜２６上に、水素を含む原
料ガスを用いた低圧ＣＶＤ法により、基板１１の全面を
覆うようにＳｉＮx膜２７を形成する。ＳｉＮx膜２７に
より、ＳｉＯ2膜２６の全体が覆われる。ＳｉＮx膜２７
の厚さは、例えば１０ｎｍ〜５０ｎｍの範囲内で設定す
る。水素を含む原料ガスの典型例やその典型的なガス圧
比などの条件は、上述した第１実施形態の場合と同じで
ある。
【００８５】ＳｉＮx膜２７は、ポリシリコン膜２５の
改質を目的として設けられる。コンタクト孔２９ａ、２
９ｂの断面形状を滑らかにすると共に、プラズマエッチ
ング法によってコンタクト孔２９ａ、２９ｂを容易に形
成できるようにするため、ＳｉＮx膜２７の厚さは１０
ｎｍ〜５０ｎｍの範囲に設定するのが好ましい。
【００８６】続いて、ＳｉＮx膜２７の上に、ＣＶＤ法
などにより、基板２１の全面を覆うように層間絶縁膜２
８が形成される。その後、公知の方法により、コンタク
ト孔２９ａ、２９ｂが、層間絶縁膜２８とＳｉＯ2膜２
６とＳｉＮx膜２７を貫通してポリシリコン膜２５の高
濃度領域２５ａ、２５ｂｃまでそれぞれ達するように形
成される。
【００８７】最後に、層間絶縁膜２８の上に配線用の導
電膜（図示せず）が形成される。こうして、図３と図４
に示した半導体装置が得られる。
【００８８】以上説明したように、第２実施形態の半導
体装置では、第１実施形態の半導体装置と同様の理由に
より、ポリシリコン膜２５の高濃度ドープ領域２５ａと
２５ｃのシート抵抗値がほとんど増加せずに、その低濃
度ドープ領域２５ｂのシート抵抗値を増加させることが
できる。そして、高濃度ドープ領域２５ａと２５ｂがＴ
ＦＴのソース・ドレイン電極としてそれぞれ機能し、低
濃度ドープ領域２５ｃがＴＦＴのチャネル領域として機
能する。このため、ＴＦＴのＯＮ抵抗値を変えずにその
ＯＦＦ抵抗値を高くすることができる。つまり、ＴＦＴ
のＯＮ抵抗値に対するＯＦＦ抵抗値の比を高めることが
可能となる。
【００８９】なお、第２実施形態の半導体装置では、ポ
リシリコン膜２５に代えてアモルファスシリコン膜を使
用してもよい。
【００９０】（第３実施形態）図５と図６は、本発明の
第３実施形態の半導体装置の構成を示す。この半導体装
置は、本発明をＳＲＡＭに適用したものに相当する。説
明を簡単にするため、ここでは記憶トランジスタＱ１、
Ｑ２と、伝達トランジスタＱ３、Ｑ４と、負荷抵抗器か
らなる一つの記憶セルのみを示してある。
【００９１】図５、図６より明らかなように、第３実施
形態の半導体装置では、単結晶シリコン基板３１の主表
面上に、素子分離絶縁膜３２が選択的に形成されてい
る。素子分離絶縁膜３２により画定された各活性領域に
不純物拡散領域３５ａ、３５ｂ、３５ｃ、３５ｄ、３５
ｅ、３５ｆが形成されている。不純物拡散領域３５ａと
３５ｂは、伝達トランジスタＱ４のソース・ドレイン領
域としてそれぞれ機能する。不純物拡散領域３５ｃと３
５ｂは、記憶トランジスタＱ２のソース・ドレイン領域
としてそれぞれ機能する。不純物拡散領域３５ｄと３５
ｅは、記憶トランジスタＱ１のソース・ドレイン領域と
してそれぞれ機能する。不純物拡散領域３５ｅと３５ｆ
は、伝達トランジスタＱ３のソース・ドレイン領域とし
てそれぞれ機能する。
【００９２】不純物拡散領域３５ａと３５ｂの間、不純
物拡散領域３５ｂと３５ｃの間、不純物拡散領域３５ｄ
と３５ｅの間、および不純物拡散領域３５ｅと３５ｆの
間には、基板３１の表面にゲート絶縁膜３３がそれぞれ
形成され、それらゲート絶縁膜３３の上にゲート電極３
４ａ、３４ｂ、３４ｃ、３４ｄがそれぞれ形成されてい
る。
【００９３】基板３１の表面には、素子分離絶縁膜３２
とゲート電極３４ａ、３４ｂ、３４ｃ、３４ｄを覆うよ
うに、層間絶縁膜３６が形成されている。層間絶縁膜３
６には、コンタクト孔３７ａ、３７ｂが形成されてい
る。コンタクト孔３７ａ、３７ｂは、この層間絶縁膜３
６とその下方のゲート絶縁膜３３を貫通して不純物拡散
領域３５ｂ、３５ｃまでそれぞれ達している。不純物拡
散領域３５ｂ、３５ｃはいずれも記憶ノードとなる。
【００９４】層間絶縁膜３６の上には、パターン化され
たポリシリコン膜３８が形成されている。このポリシリ
コン膜３８は、高濃度ドープ領域３８ａａ、低濃度ドー
プ領域３８ａｂ、高濃度ドープ領域３８ａｃを含んでい
る。低濃度ドープ領域３８ａｂは、比較的高いシート抵
抗値を有していて、記憶トランジスタＱ１の負荷抵抗器
として機能する。二つの高濃度ドープ領域３８ａａと３
８ａｃは、比較的低いシート抵抗値を有していて、それ
ぞれ配線として機能する。高濃度ドープ領域３８ａａ
は、対応するコンタクト孔３７ａを介して不純物拡散領
域３５ｂに接続されている。
【００９５】このポリシリコン膜３８はまた、高濃度ド
ープ領域３８ｂａ、低濃度ドープ領域３８ｂｂ、高濃度
ドープ領域３８ｂｃを含んでいる。低濃度ドープ領域３
８ｂｂは、比較的シート抵抗値を有していて、記憶トラ
ンジスタＱ２の負荷抵抗器として機能する。二つの高濃
度ドープ領域３８ｂａと３８ｂｃは、比較的低いシート
抵抗値を有していて、それぞれ配線として機能する。高
濃度ドープ領域３８ｂａは、対応するコンタクト孔３７
ｂを介して不純物拡散領域３５ｃに接続されている。
【００９６】層間絶縁膜３６の上には、さらに、ポリシ
リコン膜３８の全体を覆うように、ＳｉＯ2膜３９が形
成されている。ＳｉＯ2膜３９の上には、ＳｉＮx膜４０
が形成されている。これらＳｉＯ2膜３９とＳｉＮx膜４
０は、下方にあるポリシリコン膜３８の保護膜を構成す
る。ＳｉＯ2膜３９とＳｉＮx膜４０は、基板３１の全面
を覆っている。
【００９７】ＳｉＮx膜４０の上には、基板３１の全面
を覆うように層間絶縁膜４１が形成されている。そし
て、コンタクト孔４２ａ、４２ｂが、この層間絶縁膜４
１とその下方のＳｉＯ2膜３９とＳｉＮx膜４０を貫通し
て形成されている。これらのコンタクト孔４２ａ、４２
ｂは、不純物拡散領域３５ａ、３５ｆまでそれぞれ達し
ている。層間絶縁膜４１の上には、ビット線を構成する
配線用の金属膜４３が形成されている。
【００９８】図５に明瞭に示すように、二つの低濃度ド
ープ領域３８ａｂと３８ｂｂは、いずれも直線的なスト
リップ状であって、図５のＹ方向に延在している。配線
として機能する二つの高濃度ドープ領域３８ａａと３８
ｂａは、いずれも略矩形状であって、低濃度ドープ領域
３８ａｂと３８ｂｂの一方の端部にそれぞれ接続されて
いる。配線として機能する他の二つの高濃度ドープ領域
３８ａｃと３８ｂｃは、いずれも略ストリップ状であっ
て、低濃度ドープ領域３８ａｂと３８ｂｂの他方の端部
にそれぞれ接続されている。
【００９９】ゲート電極３４ａ、３４ｄは、いずれも略
ストリップ状であって、図５のＸ方向に延在している。
ゲート電極３４ｂ、３４ｃも、略ストリップ状であっ
て、図３のＹ方向に延在している。
【０１００】なお、必要に応じて、膜質の安定化のため
に、ポリシリコン膜３８の表面に酸化処理を施してもよ
い。また、ポリシリコン膜３８に代えて、アモルファス
シリコン膜を使用してもよい。酸素の添加によってシー
ト抵抗を高めたポリシリコン膜またはアモルファスシリ
コン膜を使用してもよい。
【０１０１】次に、以上の構成を持つ第３実施形態の半
導体装置の製造方法について説明する。
【０１０２】まず最初に、公知の方法により、単結晶シ
リコン基板３１の主表面上に、素子分離絶縁膜３２を選
択的に形成する。その後、熱酸化法により、不純物拡散
領域３５ａと３５ｂの間、不純物拡散領域３５ｂと３５
ｃの間、不純物拡散領域３５ｄと３５ｅの間、および不
純物拡散領域３５ｅと３５ｆの間において、基板３１の
表面にゲート絶縁膜３３をそれぞれ形成する。さらに、
公知の方法により、ゲート絶縁膜３３の上に、ゲート電
極３４ａ、３４ｂ、３４ｃ、３４ｄをそれぞれ形成す
る。そして、イオン注入法により、素子分離絶縁膜３２
により分離された各活性領域内に不純物を選択的に導入
し、不純物拡散領域３５ａ、３５ｂ、３５ｃ、３５ｄ、
３５ｅ、３５ｆを形成する。これら不純物拡散領域３５
ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ、３５ｆは、対応
するゲート電極３４ａ、３４ｂ、３４ｃ、３４ｄに対し
て自己整合的にそれぞれ形成される。
【０１０３】次に、基板３１の主表面上に、素子分離絶
縁膜３２とゲート電極３４ａ、３４ｂ、３４ｃ、３４ｄ
を覆うように層間絶縁膜３６を形成する。この層間絶縁
膜３６の材質と厚さは、特に限定されない。次に、層間
絶縁膜３６に、層間絶縁膜３６とゲート絶縁膜３３を貫
通して不純物拡散領域３５ｂ、３５ｃまでそれぞれ達す
るコンタクト孔３７ａ、３７ｂを形成する。
【０１０４】そして、層間絶縁膜３６の上に、低圧ＣＶ
Ｄ法によってポリシリコン膜３８を形成した後、これを
図５に示すようにパターン化する。このポリシリコン膜
３８の厚さは、例えば３０ｎｍ〜１００ｎｍの範囲内で
適当な値に設定する。このポリシリコン膜３８は、高濃
度ドープ領域３８ａａ、低濃度ドープ領域３８ａｂ、高
濃度ドープ領域３８ａｃと、高濃度ドープ領域３８ｂ
ａ、低濃度ドープ領域３８ｂｂ、高濃度ドープ領域３８
ｂｃを含んでいる。二つの高濃度ドープ領域３８ａ、３
８ｂａは、対応するコンタクト孔３７ａ、３７ｂを介し
て不純物拡散領域３５ｂ、３５ｃ（すなわち記憶ノー
ド）にそれぞれ接続される。
【０１０５】シート抵抗値を高めるために、ポリシリコ
ン膜２５は酸素を含んでいてもよい。また、膜質の安定
化のために、必要に応じてポリシリコン膜２５に表面酸
化処理を施してもよい。
【０１０６】続いて、イオン注入法により、パターン化
したポリシリコン膜３８に選択的に不純物をドープし、
高濃度ドープ領域３８ａａと３８ｂａ、低濃度ドープ領
域３８ａｂと３８ｂｂ、高濃度ドープ領域３８ａｃと３
８ｂｃを形成する。高濃度ドープ領域３８ａａ、３８ｂ
ａ、３８ａｃ、３８ｂｃへの不純物ドープ量は、イオン
注入のドース量が５×１０14ａｔｏｍｓ／ｃｍ2〜２×
１０16ａｔｏｍｓ／ｃｍ2となる範囲内で設定する。低
濃度ドープ領域３８ａｂと３８ｂｂの不純物ドープ量
は、イオン注入のドース量が３×１０14ａｔｏｍｓ／ｃ
ｍ2以下になるように設定される。
【０１０７】次に、層間絶縁膜３６上に、常圧ＣＶＤ法
や低圧ＣＶＤ法等により、基板３１の全面を覆うように
ＳｉＯ2膜３９を形成する。ＳｉＯ2膜３９により、パタ
ーン化したポリシリコン膜３８の全体が覆われる。Ｓｉ
Ｏ2膜３９の厚さは、例えば５０ｎｍ〜２０００ｎｍの
範囲内で設定する。
【０１０８】次に、ＳｉＯ2膜３９上に、水素を含む原
料ガスを用いた低圧ＣＶＤ法により、基板３１の全面を
覆うようにＳｉＮx膜４０を形成する。ＳｉＮx膜４０に
より、ＳｉＯ2膜３９の全体が覆われる。ＳｉＮx膜４０
の厚さは、例えば１０ｎｍ〜５０ｎｍの範囲内で設定す
る。水素を含む原料ガスの典型例やその典型的なガス圧
比などの条件は、上述した第１実施形態の場合と同じで
ある。
【０１０９】ＳｉＮx膜４０は、ポリシリコン膜３８の
改質を目的として設けられる。コンタクト孔４２ａ、４
２ｂの断面形状を滑らかにすると共に、プラズマエッチ
ング法によってコンタクト孔４２ａ、４２ｂを容易に形
成できるようにするため、ＳｉＮx膜４０の厚さは１０
ｎｍ〜５０ｎｍの範囲に設定するのが好ましい。
【０１１０】続いて、ＳｉＮx膜４０の上に、ＣＶＤ法
などにより、基板３１の全面を覆うように層間絶縁膜４
１が形成される。その後、公知の方法により、コンタク
ト孔４２ａ、４２ｂが、層間絶縁膜４１とＳｉＯ2膜３
９とＳｉＮx膜４０を貫通して不純物拡散領域３５ａ、
３５ｆまでそれぞれ達するように形成される。
【０１１１】最後に、層間絶縁膜４１の上に、ビット線
を構成する配線用金属膜４３を形成する。こうして、図
５と図６に示した半導体装置が得られる。
【０１１２】以上説明したように、第３実施形態の半導
体装置では、第１実施形態の半導体装置と同様に、ポリ
シリコン膜３８の高濃度ドープ領域３８ａａ、３８ｂ
ａ、３８ａｃ、３８ｂｃのシート抵抗値がほとんど増加
させずに、その低濃度ドープ領域３８ａｂ、３８ｂｂの
シート抵抗値が増加させることができる。よって、負荷
抵抗器として機能する低濃度ドープ領域３８ａｂ、３８
ｂｂのシート抵抗値に対する、配線として機能する高濃
度ドープ領域３８ａａ、３８ｂａ、３８ａｃ、３８ｂｃ
のシート抵抗値の比を高めることができる。換言すれ
ば、高濃度ドープ領域３８ａａ、３８ｂａ、３８ａｃ、
３８ｂｃの不純物ドープ量をあまり増やさずに、前記シ
ート抵抗値の比を高めることができる。
【０１１３】さらに言えば、配線として機能する高濃度
ドープ領域３８ａａ、３８ｂａ、３８ａｃ、３８ｂｃの
シート抵抗値を低くしながら、負荷抵抗器として機能す
る低濃度ドープ領域３８ａｂ、３８ｂｂのシート抵抗値
を高くすることができる。
【０１１４】しかも、コンタクト孔３７ａ内において、
ゲート電極３４ｃと不純物拡散領域３５ｂとが、高濃度
ドープ領域３８ａａを介して低い寄生抵抗値で良好に接
続される。コンタクト孔３７ｂ内においても同様に、ゲ
ート電極３４ｂと不純物拡散領域３５ｅとが、高濃度ド
ープ領域３８ｂａを介して低い寄生抵抗値で良好に接続
される。
【０１１５】上記構成のポリシリコン膜３８を負荷抵抗
器および配線として使用するこの第３実施形態の半導体
装置は、ＳＲＡＭの高集積化に寄与するものである。
【０１１６】（変形例）本発明は、上記第１〜第３の実
施形態に限定されるものではない。例えば、上記第１〜
第３の実施形態では、ポリシリコン膜またはアモルファ
スシリコン膜が「高濃度ドープ領域」と「低濃度ドープ
領域」を含んでいるとしたが、「低濃度ドープ領域」に
代えて「無ドープ領域」としてもよい。すなわち、ポリ
シリコン膜またはアモルファスシリコン膜が「高濃度ド
ープ領域」と「無ドープ領域」を含んでいてもよい。
【０１１７】また、上記第２および第３の実施形態で
は、ＴＦＴとＳＲＡＭに適用した例について説明した
が、上記第１実施形態で説明したように、「高濃度ドー
プ領域」と「低濃度ドープ領域」あるいは「無ドープ領
域」を含むシリコン膜を有する半導体素子であれば、こ
れら以外の任意の半導体素子にも本発明は適用が可能で
ある。
【０１１８】
【発明の効果】以上説明したように、本発明の半導体装
置およびその製造方法によれば、一つのシリコン膜の中
に形成される高濃度ドープ領域と低濃度ドープ領域また
は無ドープ領域について、高濃度ドープ領域のシート抵
抗値に対する低濃度ドープ領域または無ドープ領域のシ
ート抵抗値の比を高めることができる。また、高濃度ド
ープ領域への不純物ドープ量を増やさなくても、前記シ
ート抵抗値の比を高めることができる。
【０１１９】本発明をＴＦＴに適用した場合には、ＴＦ
ＴのＯＮ抵抗値に対するＯＦＦ抵抗値の比を高めること
ができる。
【０１２０】本発明をＳＲＡＭに適用した場合には、配
線として使用される高濃度ドープ領域のシート抵抗値に
対する、抵抗器として使用される低濃度ドープ領域また
は無ドープ領域とのシート抵抗値の比を高めることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の概略構成
を示す平面図である。
【図２】図１のＡ−Ａ’線に沿った断面図である。
【図３】本発明の第２実施形態の半導体装置の概略構成
を示す平面図である。
【図４】図３のＢ−Ｂ’線に沿った断面図である。
【図５】本発明の第３実施形態の半導体装置の概略構成
を示す平面図である。
【図６】図１のＣ−Ｃ’線に沿った断面図である。
【符号の説明】
１１ シリコン基板 １２ 層間絶縁膜 １３ ポリシリコン膜 １３ａ、１３ｃ ポリシリコン膜の高濃度ドープ領域 １３ｂ ポリシリコン膜の低濃度ドープ領域 １４ ＳｉＯ2膜 １５ ＳｉＮx膜 １６ 層間絶縁膜 １７ コンタクト孔 ２１ シリコン基板 ２２ 層間絶縁膜 ２３ ゲート電極 ２３ａ、２３ｂ ゲート電極の部分 ２４ ゲート絶縁膜 ２５ ポリシリコン膜 ２５ａ、２５ｃ ポリシリコン膜の高濃度ドープ領域 ２５ｂ ポリシリコン膜の低濃度ドープ領域 ２６ ＳｉＯ2膜 ２７ ＳｉＮx膜 ２８ 層間絶縁膜 ２９ａ、２９ｃ コンタクト孔 ３１ シリコン基板３２ 素子分離絶縁膜 ３３ ゲート絶縁膜 ３４ａ、３４ｂ、３４ｃ、３４ｄ ゲート電極 ３５ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ、３５ｆ 不
純物拡散領域 ３６ 層間絶縁膜 ３７ａ、３７ｂ コンタクト孔 ３８ ポリシリコン膜 ３８ａａ、３８ａｃ、３８ｂａ、３８ｂｃ ポリシリコ
ン膜の高濃度ドープ領域 ３８ａｂ、３８ｂｂ ポリシリコン膜の低濃度ドープ領
域 ３９ ＳｉＯ2膜 ４０ ＳｉＮx膜 ４１ 層間絶縁膜 ４２ａ、４２ｂ コンタクト孔 ４３ 配線用金属膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 21/336 Ｆターム(参考） 5F038 AR10 CA02 EZ06 EZ13 EZ14 EZ15 5F083 BS37 BS42 BS45 BS48 JA22 JA24 JA56 LA21 5F110 AA05 CC08 DD05 GG02 GG13 GG15 GG25 GG33 GG47 HJ04 HJ13 NN03 NN23 NN24 NN35

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜を介して半導体基板上に形成され
    た、高濃度ドープ領域と低濃度ドープ領域または無ドー
    プ領域とを有するシリコン膜と、 前記ポリシリコン膜の全体を覆う酸化シリコン膜と、 水素を含む原料ガスを用いた低圧ＣＶＤ法によって形成
    された、前記酸化シリコン膜の全体を覆う窒化シリコン
    膜とを備え、 前記シリコン膜は、前記窒化シリコン膜の形成に使用さ
    れる原料ガス中の水素により水素化されていることを特
    徴とする半導体装置。
  2. 【請求項２】 前記シリコン膜が、ポリシリコン膜また
    はアモルファスシリコン膜である請求項１に記載の半導
    体装置。
  3. 【請求項３】 前記シリコン膜の高濃度ドープ領域の不
    純物ドープ量が、５×１０14ａｔｏｍｓ／ｃｍ2〜２×
    １０16ａｔｏｍｓ／ｃｍ2の範囲内で設定されている請
    求項１または２に記載の半導体装置。
  4. 【請求項４】 前記低濃度ドープ領域の不純物ドープ量
    が、３×１０14ａｔｏｍｓ／ｃｍ2以下に設定される請
    求項１〜３のいずれかに記載の半導体装置。
  5. 【請求項５】 前記シリコン膜の厚さが、３０ｎｍ〜１
    ００ｎｍの範囲に設定されている請求項１〜４のいずれ
    かに記載の半導体装置。
  6. 【請求項６】 前記高濃度ドープ領域がＴＦＴのソース
    ・ドレイン電極を形成し、前記低濃度ドープ領域がＴＦ
    Ｔのチャネル領域を形成している請求項１〜５のいずれ
    かに記載の半導体装置。
  7. 【請求項７】 前記高濃度ドープ領域がＳＲＡＭの記憶
    セルの配線を形成し、前記低濃度ドープ領域がＳＲＡＭ
    の記憶セルの負荷抵抗器を形成している請求項１〜５の
    いずれかに記載の半導体装置。
  8. 【請求項８】 前記窒化シリコン膜の厚さが１０ｎｍ〜
    ５０ｎｍの範囲内に設定されている請求項１〜７のいず
    れかに記載の半導体装置。
  9. 【請求項９】 絶縁膜を介して半導体基板上にシリコン
    膜を形成する工程と、 前記シリコン膜に不純物を選択的にドープして、高濃度
    ドープ領域と低濃度ドープ領域または無ドープ領域とを
    形成する工程と、 前記シリコン膜の全体を覆う酸化シリコン膜を形成する
    工程と、 水素を含む原料ガスを用いた低圧ＣＶＤ法によって、前
    記酸化シリコン膜の全体を覆う窒化シリコン膜を形成す
    る工程とを備え、 前記窒化シリコン膜を形成する工程において、前記シリ
    コン膜は、前記窒化シリコン膜の形成に使用される原料
    ガス中の水素により水素化されることを特徴とする半導
    体装置の製造方法。
  10. 【請求項１０】 前記シリコン膜として、ポリシリコン
    膜またはアモルファスシリコン膜が使用される請求項９
    に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記シリコン膜に不純物を選択的にド
    ープする工程において、前記高濃度ドープ領域の不純物
    ドープ量が、５×１０14ａｔｏｍｓ／ｃｍ2〜２×１０
    16ａｔｏｍｓ／ｃｍ2の範囲となるように設定される請
    求項９または１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記シリコン膜に不純物を選択的にド
    ープする工程において、前記低濃度ドープ領域の不純物
    ドープ量が、３×１０14ａｔｏｍｓ／ｃｍ2以下に設定
    される請求項９〜１１のいずれかに記載の半導体装置の
    製造方法。
  13. 【請求項１３】 前記シリコン膜の厚さが、３０ｎｍ〜
    １００ｎｍの範囲に設定される請求項９〜１２のいずれ
    かに記載の半導体装置の製造方法。
  14. 【請求項１４】 前記シリコン膜に不純物を選択的にド
    ープする工程において、前記高濃度ドープ領域がＴＦＴ
    のソース・ドレイン電極を形成し、前記低濃度ドープ領
    域がＴＦＴのチャネル領域を形成するように、前記不純
    物が選択的にドープされる請求項９〜１３のいずれかに
    記載の半導体装置の製造方法。
  15. 【請求項１５】 前記シリコン膜に不純物を選択的にド
    ープする工程において、前記高濃度ドープ領域がＳＲＡ
    Ｍの記憶セルの配線を形成し、前記低濃度ドープ領域が
    ＳＲＡＭの記憶セルの負荷抵抗器を形成するように、前
    記不純物が選択的にドープされる請求項９〜１３のいず
    れかに記載の半導体装置の製造方法。
  16. 【請求項１６】 前記窒化シリコン膜を形成する工程
    において、前記窒化シリコン膜の厚さが１０ｎｍ〜５０
    ｎｍの範囲内に設定される請求項９〜１５のいずれかに
    記載の半導体装置。
JP2000095787A 2000-03-30 2000-03-30 半導体装置およびその製造方法 Pending JP2001284560A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000095787A JP2001284560A (ja) 2000-03-30 2000-03-30 半導体装置およびその製造方法
US09/820,781 US20010028099A1 (en) 2000-03-30 2001-03-30 Semiconductor device and manufacturing method therefor
TW090107819A TW502432B (en) 2000-03-30 2001-03-30 Semiconductor device and manufacturing method therefor
KR10-2001-0017011A KR100433077B1 (ko) 2000-03-30 2001-03-30 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000095787A JP2001284560A (ja) 2000-03-30 2000-03-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001284560A true JP2001284560A (ja) 2001-10-12

Family

ID=18610643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000095787A Pending JP2001284560A (ja) 2000-03-30 2000-03-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20010028099A1 (ja)
JP (1) JP2001284560A (ja)
KR (1) KR100433077B1 (ja)
TW (1) TW502432B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115484A (ja) * 2004-09-17 2006-04-27 Nec Corp 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法
KR101256681B1 (ko) 2006-12-29 2013-04-19 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터
US8681084B2 (en) 2004-09-17 2014-03-25 Gold Charm Limited Semiconductor device, method for driving same, display device using same and personal digital assistant

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752367B1 (ko) * 2004-10-22 2007-08-27 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
TWI312579B (en) * 2006-11-03 2009-07-21 Innolux Display Corp Thin film transistor and method for manufacuring the same
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus
US20090236689A1 (en) * 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
US20120009392A1 (en) * 2010-07-08 2012-01-12 Shih-Liang Chou Strengthened substrate structure
KR102365963B1 (ko) * 2015-06-23 2022-02-23 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084159B2 (ja) * 1991-11-20 2000-09-04 シャープ株式会社 薄膜トランジスタの製造方法
JPH09289290A (ja) * 1996-04-19 1997-11-04 S I I R D Center:Kk 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115484A (ja) * 2004-09-17 2006-04-27 Nec Corp 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法
US8681084B2 (en) 2004-09-17 2014-03-25 Gold Charm Limited Semiconductor device, method for driving same, display device using same and personal digital assistant
KR101256681B1 (ko) 2006-12-29 2013-04-19 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터

Also Published As

Publication number Publication date
KR100433077B1 (ko) 2004-05-28
TW502432B (en) 2002-09-11
US20010028099A1 (en) 2001-10-11
KR20010095182A (ko) 2001-11-03

Similar Documents

Publication Publication Date Title
US6828616B2 (en) Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects
US8440560B2 (en) Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same
KR100430859B1 (ko) 반도체 제조방법
KR100192017B1 (ko) 반도체 장치의 제조방법
KR950003937B1 (ko) 반도체 장치 및 그 제조방법
US5518939A (en) Method and apparatus for static RAM
KR100310825B1 (ko) 반도체장치의 캐패시터 및 그 제조방법
JP2001284560A (ja) 半導体装置およびその製造方法
JPH07106452A (ja) 半導体装置およびその製造方法
US5457065A (en) method of manufacturing a new DRAM capacitor structure having increased capacitance
KR19990072366A (ko) Ｈｓｇ형상을가진반도체장치의제조방법
JPH0794731A (ja) 半導体装置及びその製造方法
JPH05275652A (ja) ポリシリコン薄膜トランジスタを備えるスタック型トランジスタ及びその製造方法
JPH1022467A (ja) 半導体装置及びその製造方法
US6100154A (en) Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor
JPH06318673A (ja) 半導体装置およびその製造方法
JPH07153956A (ja) 薄膜トランジスタおよびその製造方法
US6323098B1 (en) Manufacturing method of a semiconductor device
JPH10242301A (ja) 半導体記憶装置およびその製造方法
JP2904341B2 (ja) 半導体装置およびその製造方法
US6784546B2 (en) Electrode structure and method of fabricating the same
JPH10125617A (ja) 半導体装置の製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPH1117182A (ja) 半導体装置およびその製造方法
JPH04286152A (ja) 半導体メモリの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050704