CN114093844A - 内连线结构 - Google Patents

内连线结构 Download PDF

Info

Publication number
CN114093844A
CN114093844A CN202210063203.XA CN202210063203A CN114093844A CN 114093844 A CN114093844 A CN 114093844A CN 202210063203 A CN202210063203 A CN 202210063203A CN 114093844 A CN114093844 A CN 114093844A
Authority
CN
China
Prior art keywords
metal
hourglass
interconnect
interconnect structure
inner wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210063203.XA
Other languages
English (en)
Inventor
陈维邦
黄震麟
郑志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd, Nexchip Semiconductor Corp filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202210063203.XA priority Critical patent/CN114093844A/zh
Publication of CN114093844A publication Critical patent/CN114093844A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种内连线结构，包括：第一金属内连线、第二金属内连线及连接所述第一金属内连线和所述第二金属内连线的金属通孔，其中，所述金属通孔的纵向截面具有沙漏状轮廓，所述第一金属内连线和所述第二金属内连线均垂直于所述沙漏状轮廓。本发明将连接第一金属内连线和第二金属内连线的金属通孔的纵向截面设置成沙漏状轮廓，相对金属通孔侧壁垂直角度设置，沙漏状轮廓向上具有较大的开口，相应增加了金属通孔侧壁阻障层的覆盖率，提高了阻障层覆盖的均匀性，改善了时间相关介质击穿(TDDB)性质，且金属通孔沙漏状轮廓的设置，降低了金属通孔底部的接触电阻，提高了器件的性能。

Description

内连线结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种内连线结构。
背景技术
半导体器件的制造必须历经一系列工艺流程，该流程包括诸如刻蚀和光刻等各种不同的半导体器件工艺步骤。在传统的工艺流程上会区分为两类主要的次工艺流程，分别为前段制程(Front End of Line，简称FEOL)和后段制程(Back End of Line，简称BEOL)。后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属连线、接触孔的形成等。其中，内连线结构是为了实现半导体芯片器件之间的电连接的重要结构，目前已发展出各种内连线结构以及形成工艺，例如铜互连结构。
图1为一内连线结构的结构示意图，该内连线结构包括第一金属内连线M1、第二金属内连线M2，金属通孔V1连接所述第一金属内连线M1和所述第二金属内连线M2，金属通孔V1的侧壁(sidewall)上顺应性形成一阻障层11，连接第一金属内连线M1和第二金属内连线M2的金属通孔V1的侧壁 (sidewall) 为垂直角度设计，这样会产生屏蔽效应，导致阻障层在金属通孔V1的开口侧壁处覆盖率不足，阻障层的覆盖均匀性不佳，上述阻障层的缺陷严重影响器件的时间相关介质击穿(TDDB)性质。
发明内容
本发明的目的在于提供一种内连线结构，提高金属通孔侧壁阻障层的覆盖滤，降低金属通孔底部的接触电阻。
为实现上述目的，本发明提供一种内连线结构，包括：第一金属内连线、第二金属内连线及连接所述第一金属内连线和所述第二金属内连线的金属通孔，其中，所述金属通孔的纵向截面具有沙漏状轮廓，所述第一金属内连线和所述第二金属内连线均垂直于所述沙漏状轮廓。
可选的，所述第一金属内连线和所述第二金属内连线分别位于所述金属通孔下方和上方，所述金属通孔与所述第一金属内连线的接触面为第一内表面，所述金属通孔与所述第二金属内连线的接触面为第二内表面，所述金属通孔上下方的侧壁朝向彼此成锥形缩小，至所述金属通孔的腰部的宽度比所述第一内表面和所述第二内表面中的每一个内表面都窄。
可选的，所述第一内表面的宽度大于所述第二内表面的宽度。
可选的，所述沙漏状轮廓的侧面与所述第一内表面之间形成第一锥角，所述沙漏状轮廓的侧面与所述第二内表面之间形成第二锥角，所述第一锥角大于所述第二锥角。
可选的，所述第一锥角和所述第二锥角的范围均为1°~30°。
可选的，所述沙漏状轮廓为两段式或多段式的拼接结构。
可选的，所述沙漏状轮廓为双梯形短边拼接而成。
可选的，所述第一金属内连线和所述第二金属内连线之间还形成有金属间介电层，所述金属通孔贯穿所述金属间介电层。
可选的，所述金属通孔内填充有接触金属，所述接触金属包括铜或钨。
可选的，所述金属通孔的侧壁形成有阻障层，所述阻障层位于所述金属间介电层和所述接触金属之间。
可选的，所述阻障层的材料包括钛、氮化钛、钽或氮化钽中的至少一种。
综上，本发明提供一种内连线结构，包括：第一金属内连线、第二金属内连线及连接所述第一金属内连线和所述第二金属内连线的金属通孔，其中，所述金属通孔的纵向截面具有沙漏状轮廓，所述第一金属内连线和所述第二金属内连线均垂直于所述沙漏状轮廓。本发明将连接第一金属内连线和第二金属内连线的金属通孔的纵向截面设置成沙漏状轮廓，相对金属通孔侧壁垂直角度设置，沙漏状轮廓向上具有较大的开口，相应增加了金属通孔侧壁阻障层的覆盖率，提高了阻障层覆盖的均匀性，改善了时间相关介质击穿(TDDB)性质，且金属通孔沙漏状轮廓的设置，降低了金属通孔底部的接触电阻，提高了器件的性能。
附图说明
图1为一内连线结构的结构示意图，包括内连线结构的俯视图（Top view）和剖视图（Side view）；
图2为本发明一实施例提供的内连线结构的示意图，包括内连线结构的俯视图（Top view）和剖视图（Side view）；
图3为本发明另一实施例提供的内连线结构的示意图，包括内连线结构的俯视图（Top view）和剖视图（Side view）；
图4为本发明再一实施例提供的内连线结构的示意图，包括内连线结构的俯视图（Top view）和剖视图（Side view）；
图5为本发明又一实施例提供的内连线结构的示意图，包括内连线结构的俯视图（Top view）和剖视图（Side view）。
其中，附图标记为：
M1-第一金属内连线；M2-第二金属内连线；V1-金属通孔；11-阻障层；
W1-第一内表面的宽度；W2-第二内表面的宽度；W3-腰部的宽度；
α1-第一锥角；α2-第一锥角。
具体实施方式
以下结合附图和具体实施例对本发明的内连线结构作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
图2为本实施例提供的内连线结构的示意图，包括内连线结构的俯视图（Topview）和剖视图（Side view）。如图2所示，所述内连线结构包括：第一金属内连线M1、第二金属内连线M2及连接所述第一金属内连线M1和所述第二金属内连线M2的金属通孔V1，其中，所述金属通孔V1的纵向截面具有沙漏状轮廓，所述第一金属内连线M1和所述第二金属内连线M2均垂直于所述沙漏状轮廓。
具体的，所述第一金属内连线M1和所述第二金属内连线M2之间还形成有金属间介电层（图中未示出），所述金属通孔V1贯穿所述金属间介电层。所述金属间介电层可以包含低介电常数(k值小于5)材料或超低介电常数(k值小于3)材料。例如，所述金属间介电层可以包含二氧化硅、掺杂氟二氧化硅、多孔结构介电层等。所述金属通孔V1内填充有接触金属，所述接触金属包括铜（Cu）或钨（W）。所述金属通孔V1的侧壁形成有阻障层11，所述阻障层11位于所述金属间介电层和所述接触金属之间，所述阻障层11可以避免接触金属（铜）扩散至金属间介电层中，也可避免低金属间介电层中的不纯物质扩散进入接触金属中。所述阻障层11的材质例如是钛(Ti)层、氮化钛(TiN)层、钽(Ta)层、氮化钽(TaN)层或上述材料的复合层例如钛/氮化钛(Ti/TiN)层及钽/氮化钽(Ta/TaN)层等。所述阻障层11沉积的方法例如是物理气相沉积(physical vapor deposition，PVD)、化学气相沉积、原子层沉积与类似的方法。
参考图2所示，所述第一金属内连线M1和所述第二金属内连线M2分别位于所述金属通孔V1的下方和上方，所述金属通孔V1与所述第一金属内连线M1的接触面为第一内表面，所述金属通孔V1与所述第二金属内连线M2的接触面为第二内表面，所述金属通孔V1上下方的侧壁朝向彼此成锥形缩小，至所述金属通孔的腰部的宽度W3比所述第一内表面的宽度W1和所述第二内表面的宽度W2中的每一个都窄，即W1>W3，W2>W3。本实施例金属通孔V1的纵向截面呈沙漏状轮廓，相对侧壁垂直角度设置，沙漏状轮廓向上具有较大的开口，提高阻障层11覆盖率。其中，所述第一内表面的宽度W1和所述第二内表面的宽度W2可以根据实际需求做相应设计，例如在本发明一些实施例中，所述第一内表面的宽度W1大于所述第二内表面的宽度W2，如图5所示，以相应降低金属通孔V1底部的接触电阻。
继续参考图2所示，所述沙漏状轮廓的侧面与所述第一内表面之间形成第一锥角α1，所述沙漏状轮廓的侧面与所述第二内表面之间形成第二锥角α2，这里面沙漏状轮廓的侧面与所述第一内表面、第二内表面之间形成的第一锥角α1、第二锥角α2均为负锥角，负锥角意味着轮廓侧面向内彼此会聚形成轮廓的腰部。所述第一锥角α1和所述第二锥角α2的范围均为1°~ 30°，例如，所述第二锥角α1=α2=30°，这里锥角仅表示角度的大小。如图2所示，所述沙漏状轮廓为关于腰部对称的对称图形，所述第一锥角α1和所述第二锥角α1相等。在本发明其他实施例中，所述第一锥角α1和所述第二锥角α2的大小关系可以根据腰部位置的设置做相应调整，如图3所示，所述沙漏状轮廓的腰部靠近底部设置，相应的，所述第一锥角α1大于所述第二锥角α2。所述金属通孔V1上半部分（腰部以上部分）呈倒梯形，增加后续金属通孔V1的侧壁阻障层11的覆盖率，提高阻障层11的覆盖均匀性，改善器件的时间相关介质击穿TDDB (Time dependent dielectric breakdown) 性质；且由于在后续的先进制程中阻障层11采用原子层沉积（ALD）的方式，金属通孔V1上半部分（腰部以上部分）呈倒梯形并不会有阻障层11悬挂的风险。另一方面，金属通孔V1的下半部分（腰部以下部分）与第一金属内连线M1的接触面（第一内表面）的面积相对腰部面积增大，相应降低金属通孔V1与第一金属内连线M1的接触电阻。
进一步的，在本发明一些实施例中，所述金属通孔V1的沙漏状轮廓为两段式或多段式的拼接结构。所述沙漏状轮廓为双梯形短边拼接而成，拼接的梯形可以是对称设计，如图4所示，也可以为不对称设计，如图3所示。所述沙漏状轮廓为三段式拼接而成，如图5所示。在本发明其他实施例中，所述沙漏状轮廓也可以采用四段、五段等多段式的拼接结构，通过多段式拼接设计，可以根据实际需求调整相应拼接段式的锥角或宽度，实现内连线结构信息传递的可靠性。
综上所述，本发明提供一种内连线结构，包括：第一金属内连线、第二金属内连线及连接所述第一金属内连线和所述第二金属内连线的金属通孔，其中，所述金属通孔的纵向截面具有沙漏状轮廓，所述第一金属内连线和所述第二金属内连线均垂直于所述沙漏状轮廓。本发明将连接第一金属内连线和第二金属内连线的金属通孔的纵向截面设置成沙漏状轮廓，相对金属通孔侧壁垂直角度设置，沙漏状轮廓向上具有较大的开口，相应增加了金属通孔侧壁阻障层的覆盖率，提高了阻障层覆盖的均匀性，改善了时间相关介质击穿(TDDB)性质，且金属通孔沙漏状轮廓的设置，降低了金属通孔底部的接触电阻，提高了器件的性能。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种内连线结构，其特征在于，包括：第一金属内连线、第二金属内连线及连接所述第一金属内连线和所述第二金属内连线的金属通孔，其中，所述金属通孔的纵向截面具有沙漏状轮廓，所述第一金属内连线和所述第二金属内连线均垂直于所述沙漏状轮廓。
2.根据权利要求1所述的内连线结构，其特征在于，所述第一金属内连线和所述第二金属内连线分别位于所述金属通孔下方和上方，所述金属通孔与所述第一金属内连线的接触面为第一内表面，所述金属通孔与所述第二金属内连线的接触面为第二内表面，所述金属通孔上下方的侧壁朝向彼此成锥形缩小，至所述金属通孔的腰部的宽度比所述第一内表面和所述第二内表面中的每一个内表面都窄。
3.根据权利要求2所述的内连线结构，其特征在于，所述第一内表面的宽度大于所述第二内表面的宽度。
4.根据权利要求2所述的内连线结构，其特征在于，所述沙漏状轮廓的侧面与所述第一内表面之间形成第一锥角，所述沙漏状轮廓的侧面与所述第二内表面之间形成第二锥角，所述第一锥角大于所述第二锥角。
5.根据权利要求4所述的内连线结构，其特征在于，所述第一锥角和所述第二锥角的范围均为1°~30°。
6.根据权利要求1所述的内连线结构，其特征在于，所述沙漏状轮廓为两段式或多段式的拼接结构。
7.根据权利要求6所述的内连线结构，其特征在于，所述沙漏状轮廓为双梯形短边拼接而成。
8.根据权利要求1所述的内连线结构，其特征在于，所述第一金属内连线和所述第二金属内连线之间还形成有金属间介电层，所述金属通孔贯穿所述金属间介电层。
9.根据权利要求8所述的内连线结构，其特征在于，所述金属通孔内填充有接触金属，所述接触金属包括铜或钨。
10.根据权利要求9所述的内连线结构，其特征在于，所述金属通孔的侧壁形成有阻障层，所述阻障层位于所述金属间介电层和所述接触金属之间。
11.根据权利要求10所述的内连线结构，其特征在于，所述阻障层的材料包括钛、氮化钛、钽或氮化钽中的至少一种。
CN202210063203.XA 2022-01-20 2022-01-20 内连线结构 Pending CN114093844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210063203.XA CN114093844A (zh) 2022-01-20 2022-01-20 内连线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210063203.XA CN114093844A (zh) 2022-01-20 2022-01-20 内连线结构

Publications (1)

Publication Number Publication Date
CN114093844A true CN114093844A (zh) 2022-02-25

Family

ID=80308865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210063203.XA Pending CN114093844A (zh) 2022-01-20 2022-01-20 内连线结构

Country Status (1)

Country Link
CN (1) CN114093844A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809952B (zh) * 2022-05-10 2023-07-21 南亞科技股份有限公司 具有多重碳濃度介電層的半導體元件及其製備方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060021794A1 (en) * 2004-07-27 2006-02-02 Cheng David C H Process of fabricating conductive column and circuit board with conductive column
US20120038056A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Interconnect structure for improved time dependent dielectric breakdown
US20120186866A1 (en) * 2011-01-20 2012-07-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20160219704A1 (en) * 2015-01-28 2016-07-28 Rf Micro Devices, Inc. Hermetically sealed through vias (tvs)
CN108520858A (zh) * 2018-06-07 2018-09-11 长江存储科技有限责任公司 金属连接结构及其形成方法
CN111696918A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 互连结构的制作方法及器件
CN111696954A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构及其形成方法
US20210111129A1 (en) * 2019-10-09 2021-04-15 Intel Corporation Interconnect fabricated with flowable copper
US20210320041A1 (en) * 2020-04-14 2021-10-14 Corning Incorporated Method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer
WO2021225850A1 (en) * 2020-05-08 2021-11-11 Corning Incorporated Beveled overburden for vias and method of making the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060021794A1 (en) * 2004-07-27 2006-02-02 Cheng David C H Process of fabricating conductive column and circuit board with conductive column
US20120038056A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Interconnect structure for improved time dependent dielectric breakdown
US20120186866A1 (en) * 2011-01-20 2012-07-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20160219704A1 (en) * 2015-01-28 2016-07-28 Rf Micro Devices, Inc. Hermetically sealed through vias (tvs)
CN108520858A (zh) * 2018-06-07 2018-09-11 长江存储科技有限责任公司 金属连接结构及其形成方法
US20210111129A1 (en) * 2019-10-09 2021-04-15 Intel Corporation Interconnect fabricated with flowable copper
US20210320041A1 (en) * 2020-04-14 2021-10-14 Corning Incorporated Method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer
WO2021225850A1 (en) * 2020-05-08 2021-11-11 Corning Incorporated Beveled overburden for vias and method of making the same
CN111696918A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 互连结构的制作方法及器件
CN111696954A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809952B (zh) * 2022-05-10 2023-07-21 南亞科技股份有限公司 具有多重碳濃度介電層的半導體元件及其製備方法

Similar Documents

Publication Publication Date Title
CN101656229B (zh) 半导体器件及其制造方法
US9966336B2 (en) Hybrid interconnect scheme and methods for forming the same
US7807567B2 (en) Semiconductor device with interconnection structure for reducing stress migration
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US8432040B2 (en) Interconnection structure design for low RC delay and leakage
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
CN100431098C (zh) 金属-绝缘体-金属电容器及互连结构
US8450200B2 (en) Method for stacked contact with low aspect ratio
US10062603B2 (en) Air-gap scheme for BEOL process
US7586175B2 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
US7652378B2 (en) Aluminum-based interconnection in bond pad layer
US8212330B2 (en) Process for improving the reliability of interconnect structures and resulting structure
US7638830B2 (en) Vertical metal-insulator-metal (MIM) capacitors
US20070007653A1 (en) Interconnects with improved reliability
CN101924094A (zh) 半导体器件和制造半导体器件的方法
KR102489216B1 (ko) 상호 접속 구조체 및 그 형성 방법
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
US7459787B2 (en) Multi-layered copper line structure of semiconductor device and method for forming the same
CN114093844A (zh) 内连线结构
US7994642B2 (en) Semiconductor device which includes contact plug and embedded interconnection connected to contact plug
US11145592B2 (en) Process for forming metal-insulator-metal structures
US6380625B2 (en) Semiconductor interconnect barrier and manufacturing method thereof
US6710447B1 (en) Integrated circuit chip with high-aspect ratio vias
US20060057841A1 (en) Interconnection structure for IC metallization
US6200890B1 (en) Method of fabricating copper damascene

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220225

RJ01 Rejection of invention patent application after publication