CN112053949B - 金属互连结构的刻蚀方法 - Google Patents
金属互连结构的刻蚀方法 Download PDFInfo
- Publication number
- CN112053949B CN112053949B CN202010895740.1A CN202010895740A CN112053949B CN 112053949 B CN112053949 B CN 112053949B CN 202010895740 A CN202010895740 A CN 202010895740A CN 112053949 B CN112053949 B CN 112053949B
- Authority
- CN
- China
- Prior art keywords
- etching
- dielectric layer
- layer
- reaction gas
- fluorocarbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 102
- 239000012495 reaction gas Substances 0.000 claims abstract description 36
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000006227 byproduct Substances 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- -1 fluorocarbon compound Chemical class 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种金属互连结构的刻蚀方法,包括:通过光刻工艺在抗反射层上除目标区域以外的其它区域覆盖光阻,抗反射层形成于第一介质层上,第一介质层形成于第二介质层上,第二介质层形成于第三介质层上,第三介质层中形成有金属连线;通过包括低刻蚀比的反应气体刻蚀去除目标区域的抗反射层;通过包括氟碳化合物的反应气体进行刻蚀;通过包括氟碳化合物和氢气的反应气体进行刻蚀在光阻的表面形成所述保护层;通过包括氟碳化合物的反应气体进行刻蚀去除目标区域的第一介质层和第二介质层;去除光阻。通过本申请提供的金属互连结构的刻蚀方法能够提高器件的可靠性和制造效率。
Description
技术领域
本申请涉及半导体制造技术领域,具体涉及一种金属互连结构的刻蚀方法。
背景技术
半导体制造的后端(back end of line,BEOL)工序中会采用铜-铝互连结构,其制作工艺通常是在介质层中刻蚀形成通孔后,然后通孔里面填充金属钨层,再对金属钨层进行平坦化,形成钨接触通孔(via),然后在接触通孔上形成铝金属连线(contact),通过钨通孔实现铝金属连线与介质层下方的铜金属连线的互连。
相关技术中,金属互连结构中的上层金属的对准图形是在前一层结构的通孔中形成,在刻蚀过程中,为了保证通孔的形貌,通常采用对光阻的刻蚀选择比较高且反应副产物(polymer)较重的反应气体进行刻蚀。
然而,采用对光阻的刻蚀选择比较高的反应气体进行刻蚀,由于通孔和对准图形的线宽差异较大,容易受到微负载效应(micro-loading)的影响,造成对准图形所在区域的反应副产物堆积较多,容易形成阻碍刻蚀(block etch),从而导致对准图形的形貌较差,进而使后续的光刻对准有较大几率失败,降低了器件的制造效率;如果采用反应副产物(polymer)较轻的反应气体,刻蚀形成的顶部图形容易形成条纹(striation),会导致介电材料的损失,易造成通孔之间的电压击穿,降低了器件的可靠性。
发明内容
本申请提供了一种金属互连结构的刻蚀方法,可以解决相关技术中提供的金属互连结构的刻蚀方法所导致的器件的可靠性较差、制造效率较低的问题。
一方面,本申请实施例提供了一种金属互连结构的刻蚀方法,包括:
通过光刻工艺在抗反射层上除目标区域以外的其它区域覆盖光阻,所述抗反射层形成于第一介质层上,所述第一介质层形成于第二介质层上,所述第二介质层形成于第三介质层上,所述第三介质层中形成有金属连线;
通过低刻蚀比的反应气体刻蚀去除所述目标区域的抗反射层,所述低刻蚀速率气体是对光阻和抗反射层的刻蚀速率的比值为1至2的气体;
通过包括氟碳化合物的反应气体进行刻蚀;
通过包括氟碳化合物(CFx)和氢气(H2)的反应气体进行刻蚀在所述光阻和刻蚀形成的通孔的表面形成保护层;
通过包括氟碳化合物的反应气体进行刻蚀去除所述目标区域的第一介质层和第二介质层;
去除所述光阻。
可选的,所述抗反射层包括底部抗反射涂层(bottom anti-reflective coating,BARC)。
可选的,所述低刻蚀比的反应气体包括氮气。
可选的,所述通过包括氟碳化合物的反应气体进行刻蚀的刻蚀时间为10秒至40秒。
可选的,所述第一介质层包括正硅酸乙酯(tetraethoxysilane,TEOS)。
可选的,所述第二介质层包括氮化物掺杂碳化硅(nitride doped siliconcarbide,NDC)。
可选的,所述第三介质层包括二氧化硅(SiO2)层。
可选的,所述金属连线包括铜。
本申请技术方案,至少包括如下优点:
通过在金属互连结构的制备过程中,在对其抗反射层和介质层进行刻蚀时,通过低刻蚀比的反应气体刻蚀去除抗反射层,能够降低刻蚀形成的图形生成条纹的几率,提高了器件的可靠性;通过包括氟碳化合物和氢气的反应气体在光阻的表面形成保护层,进而通过形成有保护层的图形进行刻蚀由于能够保证刻蚀形貌,因此可使用包括氟碳化合物的反应气体对介质层进行刻蚀,解决了相关技术中由于使用反应副产物较大的气体进行刻蚀所导致的阻碍刻蚀现象,提高了后续的光刻对准成功率,进而提高了器件的制造效率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的金属互连结构的刻蚀方法的流程图;
图2至图6是本申请一个示例性实施例提供的金属互连结构的刻蚀方法的示意图;
图7是本申请一个示例性实施例提供的金属互连结构的刻蚀后的对准图形的剖面形貌示意图;
图8是相关技术中提供的金属互连结构的刻蚀后的对准图形的剖面形貌示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1,其示出了本申请一个示例性实施例提供的金属互连结构的刻蚀方法的流程图,该刻蚀方法中,器件单元区域和对准图形区域在相同的步骤中进行刻蚀,该方法可应用于铜-铝金属互连结构的制作工艺中,该方法包括:
步骤101,通过光刻工艺在抗反射层上除目标区域以外的其它区域覆盖光阻,抗反射层形成于第一介质层上,第一介质层形成于第二介质层上,第二介质层形成于第三介质层上,第三介质层中形成有金属连线。
参考图2,其示出了在抗反射层上覆盖光阻定义需要刻蚀的目标区域的剖面示意图。如图2所示,抗反射层240上除目标区域(如图2中虚线所示)外的其它区域覆盖有光阻201,抗反射层240形成于第一介质层230上,第一介质层230形成于第二介质层220上,第二介质层220形成于第三介质层210上,第三介质层210中形成有金属连线211。
示例性的,步骤101中,“通过光刻工艺在抗反射层上除目标区域以外的其它区域覆盖光阻”包括但不限于:在抗反射层240上悬涂光阻201;对目标区域依次进行曝光和显影。
可选的,本申请实施例中,抗反射层240包括BARC;可选的,第一介质层230包括TEOS;可选的,第二介质层220包括NDC;可选的,第三介质层210包括二氧化硅层;可选的,金属连线211的构成材料包括铜。
步骤102,通过低刻蚀比的反应气体刻蚀去除目标区域的抗反射层。
其中,低刻蚀比的反应气体是对光阻201刻蚀速率小,选择比高的气体,本申请实施例中,低刻蚀比的气体是对光阻201和抗反射层240的刻蚀速率的比值为1至2的气体(即,Rpr/RBARC=1-2,Rpr为对光阻201的刻蚀速率,RBARC为对抗反射层240的刻蚀速率,相关技术中,Rpr/RBARC的值通常为4至6)。可选的,本申请实施例中,低刻蚀比的反应气体包括氮气。
参考图3,其示出了去除目标区域的抗反射层后的剖面示意图。示例性的,如图3所示,目标区域的抗反射层240被刻蚀去除,通过低刻蚀比的反应气体刻蚀去除抗反射层240,能够降低刻蚀形成的图形生成条纹的几率,提高了器件的可靠性。
步骤103,通过包括氟碳化合物的反应气体进行刻蚀。
参考图4,其示出了通过包括氟碳化合物的反应气体进行刻蚀后的剖面示意图。示例性的,如图4所示,通过包括氟碳化合物的反应气体进行刻蚀后,可对刻蚀形成图形的特征尺寸(critical dimension,CD)进行调节,使刻蚀形貌更优,提高了器件的可靠性。可选的,本申请实施例中,通过包括氟碳化合物的反应气体进行刻蚀的刻蚀时间为10秒至40秒。
步骤104,通过包括氟碳化合物和氢气的反应气体进行刻蚀在光阻和刻蚀形成的通孔的表面形成保护层。
参考图5,其示出了在光阻表面生成保护层的剖面示意图。示例性的,如图5所示,通过包括氟碳化合物和氢气的反应气体进行刻蚀在光阻201的表面形成保护层2011,从而通过形成有保护层2011的图形进行刻蚀。由于能够保证刻蚀形貌,因此可使用包括氟碳化合物的反应气体对介质层(第一介质层230和第二介质层220)进行刻蚀。
步骤105,通过包括氟碳化合物的反应气体进行刻蚀去除目标区域的第一介质层和第二介质层。
步骤106,去除光阻。
参考图6,其示出了对目标区域的第一介质层和第二介质层进行刻蚀且去除光阻后的剖面示意图;参考图7,其示出了通过氟碳化合物的反应气体进行刻蚀后,对准标记区域的剖面示意图;参考图8,其示出了通过反应副产物较大的气体进行刻蚀后,对准标记区域的剖面示意图。
如图6所示,通过氟碳化合物的反应气体进行刻蚀后,目标区域的第一介质层230和第二介质层220被去除;如图7所示,通过氟碳化合物的反应气体进行刻蚀后,对准标记区域(如图7中的虚线所示)没有形成阻碍刻蚀;如图8所示,相关技术中通过反应副产物较大的气体进行刻蚀后,对准标记区域(如图8中的虚线所示)形成有阻碍刻蚀800。
综上所述,本申请实施例中,通过在金属互连结构的制备过程中,在对其抗反射层和介质层进行刻蚀时,通过低刻蚀比的反应气体刻蚀去除抗反射层,能够降低刻蚀形成的图形生成条纹的几率,提高了器件的可靠性;通过包括氟碳化合物和氢气的反应气体在光阻的表面形成保护层,进而通过形成有保护层的图形进行刻蚀。由于能够保证刻蚀形貌,因此可使用包括氟碳化合物的反应气体对介质层进行刻蚀,解决了相关技术中由于使用反应副产物较大的气体进行刻蚀所导致的阻碍刻蚀现象,提高了后续的光刻对准成功率,进而提高了器件的制造效率。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (8)
1.一种金属互连结构的刻蚀方法,其特征在于,包括:
通过光刻工艺在抗反射层上除目标区域以外的其它区域覆盖光阻,所述抗反射层形成于第一介质层上,所述第一介质层形成于第二介质层上,所述第二介质层形成于第三介质层上,所述第三介质层中形成有金属连线;
通过低刻蚀比的反应气体刻蚀去除所述目标区域的抗反射层,所述低刻蚀比的反应气体是对光阻/抗反射层的刻蚀速率的比值是1至2的气体;
通过包括氟碳化合物的反应气体进行刻蚀;
通过包括氟碳化合物和氢气的反应气体进行刻蚀在所述光阻和刻蚀形成的通孔的表面形成保护层;
通过包括氟碳化合物的反应气体进行刻蚀去除所述目标区域的第一介质层和第二介质层;
去除所述光阻。
2.根据权利要求1所述的方法,其特征在于,所述抗反射层包括BARC。
3.根据权利要求2所述的方法,其特征在于,所述低刻蚀比的反应气体包括氮气。
4.根据权利要求3所述的方法,其特征在于,所述通过包括氟碳化合物的反应气体进行刻蚀的刻蚀时间为10秒至40秒。
5.根据权利要求1至4任一所述的方法,其特征在于,所述第一介质层包括TEOS。
6.根据权利要求5所述的方法,其特征在于,所述第二介质层包括NDC。
7.根据权利要求6所述的方法,其特征在于,所述第三介质层包括二氧化硅层。
8.根据权利要求7所述的方法,其特征在于,所述金属连线包括铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010895740.1A CN112053949B (zh) | 2020-08-31 | 2020-08-31 | 金属互连结构的刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010895740.1A CN112053949B (zh) | 2020-08-31 | 2020-08-31 | 金属互连结构的刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112053949A CN112053949A (zh) | 2020-12-08 |
CN112053949B true CN112053949B (zh) | 2022-07-19 |
Family
ID=73607183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010895740.1A Active CN112053949B (zh) | 2020-08-31 | 2020-08-31 | 金属互连结构的刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112053949B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937863A (zh) * | 2009-07-03 | 2011-01-05 | 中芯国际集成电路制造(上海)有限公司 | 金属布线的制作方法 |
CN111128934A (zh) * | 2019-12-16 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 铝垫结构的形成方法以及包含铝垫结构的器件 |
CN111517272A (zh) * | 2020-04-01 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 电极的制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI677056B (zh) * | 2018-04-16 | 2019-11-11 | 華邦電子股份有限公司 | 半導體裝置及其製造方法 |
US11004740B2 (en) * | 2018-09-27 | 2021-05-11 | Taiwan Semicondctor Manufacturing Co., Ltd. | Structure and method for interconnection with self-alignment |
-
2020
- 2020-08-31 CN CN202010895740.1A patent/CN112053949B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937863A (zh) * | 2009-07-03 | 2011-01-05 | 中芯国际集成电路制造(上海)有限公司 | 金属布线的制作方法 |
CN111128934A (zh) * | 2019-12-16 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 铝垫结构的形成方法以及包含铝垫结构的器件 |
CN111517272A (zh) * | 2020-04-01 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 电极的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112053949A (zh) | 2020-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5827778A (en) | Method of manufacturing a semiconductor device using a silicon fluoride oxide film | |
US6939798B2 (en) | Method for forming T-shaped conductor wires of semiconductor device | |
US5798299A (en) | Interconnect structures for integrated circuits | |
US6593246B1 (en) | Process for producing semiconductor device | |
JP3757213B2 (ja) | 半導体装置の製造方法 | |
US7759244B2 (en) | Method for fabricating an inductor structure or a dual damascene structure | |
US20060073699A1 (en) | Method for fabricating semiconductor device | |
CN111524854B (zh) | 应用于后道工序中的刻蚀方法 | |
KR100652791B1 (ko) | 반도체소자 제조 방법 | |
CN112053949B (zh) | 金属互连结构的刻蚀方法 | |
US6566236B1 (en) | Gate structures with increased etch margin for self-aligned contact and the method of forming the same | |
US20020113310A1 (en) | Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask | |
KR100256137B1 (ko) | 반도체장치및그제조방법 | |
US6262484B1 (en) | Dual damascene method for backened metallization using poly stop layers | |
US20030186534A1 (en) | Method for manufacturing semiconductor device using dual-damascene techniques | |
CN114496902A (zh) | 具有tcr的sti结构的制作方法 | |
US20230011792A1 (en) | Self-Aligned Interconnect Structure And Method Of Forming The Same | |
JPH10116904A (ja) | 半導体装置の製造方法 | |
CN1217402C (zh) | 具有规则镶嵌构造轮廓的制造方法 | |
KR100379976B1 (ko) | 실리콘 산화물 식각용 가스 조성물 및 이를 사용한 실리콘산화물의 식각 방법 | |
CN115763367A (zh) | 金属互连结构制作方法 | |
CN111933580B (zh) | 一种半导体结构的制备方法 | |
JP3196847B2 (ja) | 配線構造及びその製造方法 | |
CN114823502A (zh) | 半导体器件互联结构的制作方法 | |
CN115410990A (zh) | 后段工艺中的后刻蚀方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |