CN112262100A - 晶片级封装件和制造方法 - Google Patents

晶片级封装件和制造方法 Download PDF

Info

Publication number
CN112262100A
CN112262100A CN201980037782.7A CN201980037782A CN112262100A CN 112262100 A CN112262100 A CN 112262100A CN 201980037782 A CN201980037782 A CN 201980037782A CN 112262100 A CN112262100 A CN 112262100A
Authority
CN
China
Prior art keywords
wafer
cap
metal
layer
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980037782.7A
Other languages
English (en)
Other versions
CN112262100B (zh
Inventor
M·席贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RF360 Singapore Pte Ltd
Original Assignee
RF360 Europe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RF360 Europe GmbH filed Critical RF360 Europe GmbH
Priority to CN202410759355.2A priority Critical patent/CN118748545A/zh
Publication of CN112262100A publication Critical patent/CN112262100A/zh
Application granted granted Critical
Publication of CN112262100B publication Critical patent/CN112262100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02913—Measures for shielding against electromagnetic fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)

Abstract

一种晶片级封装件包括具有第一表面的功能晶片、连接到第一表面上布置的器件焊盘的器件结构。具有内表面和外表面的盖晶片利用内表面被键合到功能晶片的第一表面。围绕器件结构的框架结构被布置在功能晶片与盖晶片之间。连接柱将第一表面上的器件焊盘连接到内表面上的内部盖焊盘。导电过孔被引导穿过盖晶片，连接盖晶片的内表面上的内部盖焊盘和外表面上的封装焊盘。

Description

晶片级封装件和制造方法
技术领域
本发明提供了一种对微声器件有用的晶片级封装件和制造方法，因为提供了用于其机械敏感器件结构的腔体。
背景技术
晶片级封装是一种用于在功能晶片上生产的电器件的批量生产的优选方法。根据一种新方式，薄膜封装件覆盖物通过封装件层在功能器件结构上方的沉积而被生产。功能器件结构上方的腔体可以通过以下被维持：在施加覆盖物层之前保护在牺牲材料的结构化层下方的结构，并且之后通过穿过封装层制成的释放开口去除牺牲材料。
根据另一种方式，盖晶片例如通过晶片键合工艺被键合到功能晶片。如果合适的间隔物元件被使用，则间隙可以被维持在功能晶片与盖晶片之间，作为腔体封装件的前提。腔体可以直接通过晶片键合步骤或者在之后的密封过程中被封闭和密封。
已知的晶片级封装技术的主要问题是晶片破裂，因为机械力可能在整个晶片直径上总计，这归因于所使用的材料的不同热膨胀。至少晶片化合物的弯曲必须被预料到，这可能恶化进一步的处理，因为不平坦的晶片表面。此外，废晶片和废晶片封装件可能被生产出。这些力可能在晶片键合步骤或任何之后的热步骤已经积聚。如果晶片之一是各向异性的并且沿着其不同晶轴具有不同膨胀行为，则这些问题进一步增大。这样的问题在使用压电材料的晶体切削晶片时出现，而这些晶体切削晶片对于形成微声器件(如谐振器和滤波器)是需要的。
发明内容
目的是提供一种具有降低的损坏和废品风险的晶片级封装件，其可以容易被制造。
该目的通过根据独立权利要求的晶片级封装件和制造方法而被满足。
实施例和有利特征可以从从属权利要求中得到。
一种晶片级封装件被提出，其包括具有功能器件结构的功能晶片、盖晶片和框架结构，框架结构被布置在两个晶片之间，以将器件结构围绕和包围在腔体中。
功能器件结构被布置在功能晶片的第一表面上，并且被连接到器件焊盘。盖晶片具有内表面和外表面，并且利用内表面被键合到功能晶片的第一表面。框架结构密封到第一表面并且也密封到内表面。连接柱将第一表面上的器件焊盘连接到盖晶片的内表面上的内部盖焊盘。导电过孔被引导穿过盖晶片并且将内部盖焊盘与封装焊盘连接，封装焊盘被布置在盖晶片的外表面上并且因此在封装件外部。因此，用于功能器件结构的完全密封和封闭的腔体被实现，并且到封装件的外部接触部通过外表面上的封装焊盘被提供。过孔被填充有导电材料并且不影响封装件的密封性。盖晶片和功能晶片形成机械稳定的化合物。
根据优选的实施例，功能晶片是在其第一表面上具有薄膜功能层的衬底晶片。盖晶片由如衬底晶片的相同材料制成。另外，盖晶片的厚度小于功能晶片的厚度。通过这种布置，两个晶片的热膨胀是相同的并且不会产生热应力，并且因此不必担心归因于热应力的损坏或变形。
此外，相同的材料允许相对于功能晶片的厚度来减小盖晶片的厚度，无需降低机械稳定性，而在另一方面，与热应力有关的降低机械稳定性将会增加废品风险。
薄膜功能层可以是在衬底晶片上沉积或生长或键合的压电层。器件结构然后可以是被适配用于在压电层中激发声波的电极。这样的器件可以用SAW或BAW技术来体现，这两种技术都可以使用所提出的晶片级封装概念。SAW器件或BAW器件可以形成谐振器和滤波器，这些谐振器和滤波器可以用于操作无线通信设备中的RF信号。
优选的衬底晶片是允许根据被认可的半导体方法来处理的硅晶片。高工艺可靠性和制造期间仅有的小公差可以被实现。
功能晶片和盖晶片可以独立地被提供和制造。至少在其内表面上，盖晶片可以包括结构化的金属化部，该结构化的金属化部包括内部盖焊盘和耦合到内部盖焊盘的形成接线的导体线。因此，附加接线可以被形成在外表面上。
根据一种实施例，内表面上的导体线可以是连接两个连接柱的桥接线。在功能晶片的第一表面上的两个连接柱之间，导体线在与桥接线交叉的方向上被引导。由于导体线与连接柱电隔离并且保持与桥接线的隔离气隙，所以无短路的线路交叉被实现。由此，功能晶片的表面上具有线路交叉的耗费面积的接线被避免。因此，面积被节省并且器件可以被制成具有较小表面积。
穿过盖晶片的过孔优选地完全被填充金属。金属被选择以使得孔填充可以容易地进行。用于填充孔直到高纵横比的优选金属是钨。但是，如下的任何其他金属也是有用的，该金属使得在陡峭或竖直的孔和沟槽处的各向同性且因此共形的沉积成为可能。
在一种有利的变体中，过孔中的孔填充金属也可以用于在盖晶片的表面上形成结构化的金属化部。这需要金属到整个表面的沉积和后续的结构化。实现金属的层厚度可以在后续步骤中通过镀覆来完成。
在封装件中，框架结构和连接柱可以通过使用相同的工艺步骤来制造，由此实现相同的层结构。
除了用于使第一表面上的器件焊盘接触到内部盖焊盘、桥接线、或盖晶片的内表面上的任何其他接线的连接柱以外，晶片级封装件中还可以存在未耦合到任何电位或载流元件的其他连接柱。
为了制造所提出的晶片级封装件，两个略微不同的工艺序列被提出，但是利用这两个序列，几乎相同的产品可以被实现。
两个制造变体包括相同的步骤序列a)至h)：
a)提供盖晶片，
b)在盖晶片中形成孔至深度dV，
c)利用金属来填充孔以形成过孔的在前阶段，
d)如果有要求，对表面上的金属进行结构化，否则从晶片表面去除金属，
e)提供与孔填充金属接触的结构化的金属化层，以形成第一接触焊盘，
f)将具有接触焊盘的盖晶片键合到第二晶片，
g)从与接触焊盘相对的表面研磨(如果必要，抛光)盖晶片，并且从背面暴露金属填充的孔，由此形成贯通过孔，
h)在盖晶片上形成与暴露的过孔接触的第二接触焊盘。
根据第一制造变体，步骤e)包括将第一键合金属施加到第一接触焊盘上。此外，在步骤f)中使用的第二晶片是功能器件晶片，该功能器件晶片包括载体晶片，该载体晶片在其上被提供有薄功能层，在该薄功能层上，器件结构和覆盖有第二键合金属的器件焊盘被布置。步骤f)中的键合是通过以下来完成的：通过合适的键合工艺，将覆盖有第一键合金属的第一接触焊盘键合到功能晶片上的覆盖有第二键合金属的器件焊盘。
根据第二制造变体，步骤a)至g)利用以下的偏离和附加规定被执行：
在步骤f)中，临时载体晶片被用作第二晶片，并且在步骤h)之后，步骤i)至l)被执行：
i)向盖晶片上的第二接触焊盘提供第一键合金属，
j)提供器件晶片，该器件晶片包括载体晶片，该载体晶片在其上具有薄功能层，在该薄功能层上，器件结构和器件焊盘被布置，器件焊盘被覆盖有第二键合金属，
k)通过将第二接触焊盘键合到器件焊盘来执行晶片键合工艺，
l)临时载体晶片从盖晶片的分裂，由此暴露第一接触焊盘，这些第一接触焊盘形成封装件的封装焊盘以用于外部电端接。
第一变体和第二变体仅鉴于处置盖晶片并且鉴于在将盖晶片键合到功能器件晶片之前的步骤序列而是不同的。在第二变体中，盖晶片被翻转一次，并且因此用于键合到功能晶片的表面与第一变体中用于将盖晶片键合到功能晶片的表面是相反的。
第二变体的优点可以是，盖晶片的表面的研磨与功能晶片独立地被执行。因此，在处置盖晶片时生产的任何潜在废品被限制于盖晶片，并且因此潜在的经济损失保持为小。
在两个变体中，盖晶片的电钝化是有利的。在步骤b)之后执行的步骤b1)中，至少在具有孔的盖晶片的表面上的第一钝化层被生产。在将过孔从背面暴露之后，第二钝化层在步骤g)之后执行的步骤g1)中被至少生产在盖晶片的表面上。
钝化层可以通过盖晶片材料(通常为硅)的热氧化来生产。但是，有可能将电介质的薄隔离层沉积至相应的整个表面。
步骤c)可以包括将钨层沉积到盖晶片的整个表面，作为孔填充材料，并且步骤d)可以包括对钨层进行结构化以形成第一接触焊盘。
金属层可以通过无电镀或通过电镀被沉积到第一接触焊盘上。该层可以按任何次序或组成包括Ni、Sn、Cu和/或Au。
根据一种实施例，步骤b)包括执行光刻以用于限定孔并且也限定切割道。这些切割道被布置在盖晶片的每个第一节段与第二节段之间，第一节段和第二节段在晶片上相邻，但是被指配给将在最终步骤中被单片化的不同器件。孔和切割道例如通过使用以光刻方式生产的抗蚀剂掩模进行等离子蚀刻来生产。然后，步骤g)中的研磨包括将切割道与金属填充的孔一起暴露。
根据进一步的改进，步骤b)包括限定和蚀刻与孔同心并且有一定距离的环形沟槽。在步骤c)中，环形沟槽和孔在同一步骤中利用孔填充金属被填充。由此，针对预形成的过孔的屏蔽结构被形成，以保护过孔免受电磁耦合的影响，电磁耦合可能扰乱作为RF器件的之后器件中的信号质量。
在下文中，将参考附图更详细地解释晶片级封装件及其制造。
附图说明
附图仅是示意性的并且未按比例绘制。为了更好的可见性，一些元件可能放大地被描绘。其他元件可能以缩小的尺寸被描绘。
图1至图6示出了根据第一实施例的制造晶片级封装件的方法的不同阶段。
图7示出了根据第一实施例的晶片级封装件。
图8至图12示出了根据第二实施例的制造晶片级封装件的方法的不同阶段。
图13示出了根据第二实施例的晶片级封装件。
具体实施方式
参考图1至图5来解释用于制造晶片级封装件的第一实施例，图1至图5示出了该实施例的制造过程期间的不同阶段。盖晶片CW由适合于当前的晶片处理技术的材料(如Si)组成。在指配给之后的内表面的该盖晶片的表面上，孔HL和沟槽TR在同一步骤中被蚀刻。这些孔对应于之后的过孔。这些沟槽对应于之后的切割道，沿着这些切割道，之后的封装件被单片化。因此，这些沟槽根据网格将内表面结构化，网格限定单个芯片区域并且在它们之间进行分离。
孔和沟槽利用恰当的干法蚀刻技术(如等离子蚀刻)来生产，由此使用光刻抗蚀剂掩模来生产。蚀刻被执行直到孔HL的深度超过计划的过孔的深度，而不延伸穿过整个盖晶片CW。有用的深度在20与100μm之间。类似地，沟槽不能穿过盖晶片CW的整个厚度，以使盖晶片维持足够的稳定性以在晶片级上进一步被处理。当使用相同的开口宽度用于蚀刻孔HL和沟槽TR时，相同的深度被实现。利用开口的更大宽度，蚀刻过程更快并且导致更深的孔。
在下一步骤中，该表面优选地通过热氧化步骤被钝化，以在晶片的自由表面上生产薄的隔离氧化物层。图1示出了在这个阶段如此生产的盖晶片。
在下一步骤中，孔填充金属被沉积到盖晶片CW的内表面上，以填充孔HL。钨是优选的金属，因为它可以按各向同性且共形的方式被沉积在具有高纵横比的孔中。但是，用于填充孔的任何其他方法也是有用的。孔填充金属可以依赖于孔开口的直径来选取。更小的孔直径要求更高的孔填充性质，并且因此限制合适金属的选择。
孔填充金属被沉积到整个表面，并且因此可以用于形成结构化的金属化部。
可选地，包括对沉积的金属进行结构化的另外的光刻过程可以跟随在后，以形成另外的接线或无源元件，例如，像平面线圈或重分配部。最后，用于光刻的抗蚀剂必须被剥去。
如果有必要，化学机械抛光CMP步骤可以预先被提供，以在结构化的金属化部上提供具有低粗糙度的平面表面。
否则，金属化部可能被蚀刻回到孔表面。
在另外的金属层中，框架结构FR被形成为第二结构化的金属化部的一部分，该框架结构FR围绕被指配为由之后的封装件腔体包围的区域。
图2示出了盖晶片CW，其具有填充的孔HL以及孔填充金属的结构化的层SL和/或内表面上的另外的金属层的结构化的层SL。沟槽被保持或被蚀刻为没有金属。
在下一步骤中，用于形成接触焊盘的金属化部被沉积到已有的金属化部的这些位置上：在这些位置处，与之后的功能晶片的接触是期望的或必要的。为了这样做，抗蚀剂掩模在光刻步骤中被形成。用于接触焊盘的金属可以根据所期望的之后的键合步骤而被沉积。在已有金属结构包括W的情况下，优选地是，Sn层通过蒸发随后是抗蚀剂掩模的剥离工艺而被沉积，该抗蚀剂掩模包括已经被沉积在抗蚀剂掩模上的Sn的一部分。但是，任何其他金属和沉积技术可以替代地被使用。图3示出了在这个步骤的盖晶片，其具有如此生产的盖焊盘(接触焊盘)CP和周围的框架结构FR。
图4示出了并行提供的功能晶片FW的相应横截面。功能晶片FW优选地包括像盖晶片那样的相同块状材料，其中Si晶片是优选的。在功能晶片FW的第一表面的顶部上是功能材料层，如具有大约500nm至10μm的厚度的薄压电层PL。
至少在压电的顶部上，器件结构DS被形成，器件结构DS包括电器件的电极结构和/或换能器，电器件是SAW器件或BAW器件。在后一种情况下，电极包括将压电层PL夹在中间的底部电极和顶部电极。对于SMR类型(固态安装谐振器)的BAW器件，布拉格镜被布置在夹层下方。
器件结构DS还包括器件焊盘DP，器件焊盘DP用于功能晶片上的电器件到盖晶片CW的电接触。不需要用于与外部电接触的器件焊盘的一部分可以用于与盖晶片CW的内表面上的接线结构/盖重分配层接触。使用这种接线结构，导体线的无接触线路交叉可以被实现。这意味着，功能晶片FW的第一表面上的线路可以借助于器件焊盘DP被引导到内表面上的较高层面，以与第一表面上的在较低层面上的另一线路交叉。在已经与第二线路交叉之后，借助于第二器件焊盘返回到较低层面。
除了用于电耦合的器件焊盘DP，仅机械焊盘和框架结构FRF被形成在第一表面上，并且优选地由像器件焊盘那样的相同金属化部制成。框架和可选地存在的机械支撑焊盘或柱(图中未示出)被适配为键合到盖晶片的内表面上的相应金属结构。
为了使功能晶片上的金属结构准备好用于晶片键合工艺，第二键合金属在光刻步骤中被施加到这些结构。第二键合金属可以包括Au，Au可以通过蒸发被施加到被掩蔽的第一表面上。但是，如下的任何其他金属也可以被使用，该金属能够用于对盖晶片的内表面上的第一键合金属的键合步骤。最后，蒸发掩模可以在剥离工艺中被剥去。
第二层的设计可以与第一层重叠或不重叠，这取决于实现气密封装件。
图5示出了在相互布置中的盖晶片CW和功能晶片FW，其中第一表面和内表面彼此面对，以使得如器件焊盘DP、内部盖焊盘CP、框架结构FR、以及可选的机械支撑柱那样的金属化部彼此相对。
在晶片键合工艺中，相互被指配的结构在同一步骤中被键合到彼此。在将两个晶片键合在一起之后，如此形成的封装件布置具有足够的机械稳定性，从而盖晶片CW的厚度可以减小。所得到的厚度低于孔和沟槽的深度，以使得金属填充的孔HL和沟槽在盖晶片的面向外的表面处被暴露并且被开口。从顶表面对盖晶片的研磨是用于实现减小的厚度的优选方法。通过沟槽TR的开口，盖晶片CW被单片化成多个个体盖晶片节段，每个盖晶片节段被指配给用于单独器件的单独封装件。
在下一步骤中，暴露的Si表面必须再次被钝化，例如，通过绝缘材料(如SiO2)的等离子沉积或溅射。图6示出了所得到的结构的横截面。两个晶片通过以下而被连接：框架结构、用于电连接的端子柱TP、以及用于与所提到的线路交叉LC进行接触的重分配柱RP。端子柱TP(多个端子柱中的仅一个端子柱被示出)将器件焊盘直接地或借助于内表面上的焊盘或导体线而连接到金属填充的过孔CV。内表面和第一表面上的被键合的框架结构形成框架，该框架围绕并且包围器件结构，从而封闭腔体被形成在框架、盖晶片和功能晶片之间。框架不需要至电端子的电连接，但是可以可选地被接地。
对封装件的进一步过程可以根据标准工艺进行，以实现制造就绪的封装件器件。这样的步骤包括以下中的一个或多个步骤：
-在盖晶片节段的外表面上形成外部封装焊盘，
-通过切割穿透功能晶片来将封装件单片化，
-施加重分配层作为多层结构，
-形成扇出结构以增大外部封装焊盘之间的距离，
-施加另外的隔离层或钝化层，
-施加模塑件以改进机械稳定性等。
盖晶片节段的外表面上的外部封装焊盘可以通过不同工艺形成。它们中的第一工艺包括：
-形成种子层，例如通过溅射种子金属，
-形成光刻抗蚀剂掩模，
-通过电镀形成例如单独有CuNiAu或Cu的层来实现种子层，
-剥去抗蚀剂掩模，
-通过蚀刻去除在抗蚀剂剥去之后暴露的区域中的种子层。
第二工艺包括：
-形成种子层，例如通过溅射种子金属，例如Ti/Al，
-形成光刻蚀刻掩模，
-蚀刻未被蚀刻掩模覆盖的区域中的种子层，
-剥去蚀刻掩膜，
-实现暴露的种子层区域，例如通过例如Ni/Au的无E镀覆。
第三工艺包括：
-形成光刻掩模，
-蒸发种子金属，例如像Ti/Al，
-在剥离工艺中剥去掩模，
-实现暴露的种子层区域，例如通过例如Ni/Au的无E镀覆。
图7示出了在形成外部封装焊盘PP之后的单片化的封装件器件，封装焊盘PP可以用作UBM，UBM用于将封装件器件键合或焊接到PCB或另一电路环境。
在将个体封装件器件单片化的工艺之后，扇出结构可以被生产作为多层结构。在将单片化的器件固定在例如临时载体材料(例如，像粘合箔)的基体中时，在单片化之后执行的这个工艺和其他可选工艺然而可以在晶片级被执行。
参考图7至图13来解释用于制造晶片级封装件的第二实施例，图7至图13示出了该实施例的制造过程期间的不同阶段。
图8对应于图1并且示出了相同或相似的盖晶片，该盖晶片被提供有用于之后的过孔的孔HL、沟槽TR和最终钝化层PL，最终钝化层PL例如通过硅晶片CW的表面的热氧化而形成。
在下一步骤中，孔填充金属(如钨W)被沉积在整个表面SO上，直到孔HL被完全填充。蚀刻掩模被光刻形成在W层上方，并且W层的暴露区域被蚀刻。图9示出了在剥去蚀刻掩模之后的布置。
剩余的且现在暴露的W层区域通过镀覆来加强，例如通过NiAu的无E沉积。根据该第二实施例，所生产的金属焊盘之后将用作外部封装焊盘PP。
盖晶片现在被键合到临时载体晶片TW。这可以是在顶部具有“粘合剂”或另一键合层BL的任何载体。在一种实施例中，键合层BL可以是热释放层。图10示出了就在将具有封装焊盘PP的盖晶片CW键合到临时载体晶片TW的键合层BL之前的布置。
在将盖晶片CW键合到临时载体晶片TW之后，如此形成的布置具有足够的机械稳定性，从而盖晶片CW的厚度可以减小。所得到的厚度低于孔和沟槽的深度，以使得金属填充的孔HL和沟槽在盖晶片的面向外的表面处被暴露并且被开口。从顶表面对盖晶片的研磨是用于实现减小的厚度的优选方法。通过沟槽TR的开口，盖晶片CW被单片化成多个个体盖晶片节段，每个盖晶片节段被指配给用于单独器件的单独封装件。钝化层PL例如通过在硅盖晶片CW上的绝缘材料(如SiO2)的等离子沉积或溅射来形成。图11示出了在这个步骤的布置。
在下一步骤中，盖晶片的之后的内表面，也即背对着临时载体晶片TW的表面，被提供有内部盖焊盘CP。根据一种实施例，但不限于此，这可以通过形成光刻掩模并且在内表面SI上沉积金属层(例如，通过Sn的蒸发)来完成。
在下一步骤中，如此形成的布置利用内部盖焊盘持久地被键合到功能晶片FW的相应金属结构，如图4中示例性地示出的那样。图12示出了在这个步骤的布置。
在最后的步骤中，例如通过在热步骤中软化键合层BL，或者通过将热释放层分解或变形，临时载体晶片被释放。图13示出了在这个步骤的布置。
对个体封装件器件的单片化(例如通过切割)可以跟随在后。另外的可选封装步骤可以完成封装件，这些可选封装步骤与参考第一实施例已经解释的相同。
所使用的术语和参考符号的列表
CW 盖晶片(第二晶片)
FW 功能晶片(第一晶片)
TW 临时载体晶片
DS 器件结构
PL 薄膜压电层
DP 器件焊盘
SI 盖晶片的内表面
CP 内部盖焊盘
CV 过孔(穿过盖晶片)
晶片级封装件
PP 封装焊盘，包括
UBM 凸块下金属化部
盖重分配层
LC 线路交叉
连接柱，包括
TP 端子柱
RP 重分配柱
BM2 第二键合金属(在器件焊盘上)
BM1 第一键合金属(在内部盖焊盘上)
PL 钝化层
HL 孔
HM 孔填充金属
FR 框架结构
TR 沟槽(＝切割道)
SL 内表面上的孔填充金属的结构化层
CL 内表面SI上的导体线
SO CW的外表面
BL 键合层

Claims (12)

1.一种晶片级封装件，包括：
-功能晶片，具有第一表面；
-器件结构，连接到布置在所述第一表面上的器件焊盘；
-盖晶片，具有内表面和外表面，利用所述内表面被键合到所述功能晶片的所述第一表面；
-框架结构，围绕所述器件结构并且被布置在功能晶片与盖晶片之间；
-连接柱，将所述第一表面上的所述器件焊盘连接到所述内表面上的内部盖焊盘；
-导电过孔，被引导穿过所述盖晶片，所述导电过孔连接所述盖晶片的所述内表面上的内部盖焊盘和所述外表面上的封装焊盘。
2.根据前述权利要求所述的晶片级封装件，
其中所述功能晶片是在所述第一表面上具有薄膜功能层的衬底晶片，
其中所述盖晶片包括与所述衬底晶片相同的材料，
其中所述盖晶片的厚度小于所述功能晶片的厚度。
3.根据前述权利要求之一所述的晶片级封装件，
其中所述功能晶片是硅晶片，所述硅晶片具有在它的所述第一表面上施加的薄膜压电层，
其中所述器件结构是被适配用于在所述压电层中激发声波的电极。
4.根据前述权利要求之一所述的晶片级封装件，包括：
-桥接线，在所述内表面上，所述桥接线连接两个连接柱，以及
-导体线，在所述第一表面上，所述导体线的侧面是所述两个连接柱而不与所述两个连接柱接触，
-气隙，在桥接线与导体线之间，以使得所述桥接线和所述导体线形成无接触线路交叉。
5.根据前述权利要求之一所述的晶片级封装件，
其中所述过孔被填充有钨，
其中在所述盖晶片的所述内表面上或所述外表面上的内部盖焊盘或封装焊盘之一包括结构化的钨层。
6.一种制造根据权利要求1所述的晶片级封装件的方法，包括步骤：
a)提供盖晶片；
b)在所述盖晶片中形成孔至深度dV；
c)利用金属来填充所述孔以形成过孔的在前阶段；
d)如果有要求，对表面上的金属结构化，否则从晶片表面去除金属；
e)提供与孔填充金属接触的结构化的金属化层，以形成第一接触焊盘；
f)将具有所述接触焊盘的所述盖晶片键合到第二晶片；
g)从与所述接触焊盘相对的表面研磨所述盖晶片，并且从背面暴露所述金属填充的孔，由此形成贯通过孔；
h)在所述盖晶片上形成与暴露的所述过孔接触的第二接触焊盘，
其中根据第一变体，步骤d)包括将第一键合金属施加到所述第一接触焊盘上，并且其中在步骤e)中使用的所述第二晶片是器件晶片，所述器件晶片包括载体晶片，所述载体晶片在其上被提供有薄功能层，器件结构和覆盖有第二键合金属的器件焊盘被布置在所述薄功能层上，
其中步骤e)中的键合通过以下来完成：将覆盖有所述第一键合金属的所述第一接触焊盘键合到所述功能晶片上的覆盖有所述第二键合金属的所述器件焊盘。
7.根据权利要求6所述的方法，
其中根据第二变体，方法步骤a)至步骤g)利用以下偏离的规定被执行：
在步骤f)中，临时载体晶片被用作第二晶片，
在步骤h)之后，步骤i)至步骤l)被执行：
i)向所述盖晶片上的所述第一接触焊盘提供第一键合金属，
j)提供器件晶片，所述器件晶片包括载体晶片，所述载体晶片在其上具有薄功能层，器件结构和覆盖有第二键合金属的器件焊盘被布置在所述薄功能层上，
k)通过将所述第二接触焊盘键合到所述器件焊盘，来执行晶片键合工艺，
l)所述临时载体晶片从所述盖晶片的分裂。
8.根据权利要求6或7所述的方法，
包括在步骤b)之后执行的步骤b1)和在步骤g)之后执行的步骤g1)，
b1)至少在具有所述孔的所述盖晶片的表面上形成第一钝化层，
g1)在从所述背面暴露所述过孔之后，至少在所述盖晶片的所述表面上形成第二钝化层。
9.根据前述权利要求之一所述的方法，
其中步骤c)包括将钨层沉积到所述盖晶片的整个表面，作为孔填充材料，并且
其中步骤d)包括对所述钨层的结构化以形成所述第一接触焊盘。
10.根据前一权利要求所述的方法，
包括：通过无电镀或者通过电镀，金属层到所述第一接触焊盘上的沉积。
11.根据前述权利要求之一所述的方法，
其中步骤b)包括执行光刻以用于限定所述孔并且也限定切割道，所述切割道被布置在所述盖晶片的被指配给不同器件的节段之间，
其中所述孔和所述切割道通过等离子蚀刻被生产，
其中步骤g)中的研磨包括将所述切割道与所述金属填充的孔一起暴露。
12.根据前述权利要求之一所述的方法，
其中步骤b)包括限定和蚀刻与所述孔同心的环形沟槽，
其中步骤c)包括在同一步骤中填充所述环形沟槽和所述孔，由此形成用于预形成的所述过孔的屏蔽结构。
CN201980037782.7A 2018-06-04 2019-04-16 晶片级封装件和制造方法 Active CN112262100B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410759355.2A CN118748545A (zh) 2018-06-04 2019-04-16 晶片级封装件和制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018113218.2 2018-06-04
DE102018113218.2A DE102018113218B3 (de) 2018-06-04 2018-06-04 Waferlevel-Package und Herstellungsverfahren
PCT/EP2019/059777 WO2019233667A1 (en) 2018-06-04 2019-04-16 Wafer level package and method of manufacture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410759355.2A Division CN118748545A (zh) 2018-06-04 2019-04-16 晶片级封装件和制造方法

Publications (2)

Publication Number Publication Date
CN112262100A true CN112262100A (zh) 2021-01-22
CN112262100B CN112262100B (zh) 2024-07-02

Family

ID=66251763

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980037782.7A Active CN112262100B (zh) 2018-06-04 2019-04-16 晶片级封装件和制造方法
CN202410759355.2A Pending CN118748545A (zh) 2018-06-04 2019-04-16 晶片级封装件和制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410759355.2A Pending CN118748545A (zh) 2018-06-04 2019-04-16 晶片级封装件和制造方法

Country Status (4)

Country Link
US (2) US11929729B2 (zh)
CN (2) CN112262100B (zh)
DE (1) DE102018113218B3 (zh)
WO (1) WO2019233667A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112314B (zh) * 2019-05-22 2021-08-27 合肥京东方卓印科技有限公司 封装结构及封装方法、显示装置
CN110676372B (zh) * 2019-10-12 2020-09-01 杭州见闻录科技有限公司 一种芯片封装方法及芯片封装结构
CN115378397B (zh) * 2022-03-22 2023-05-23 武汉敏声新技术有限公司 一种声学器件封装结构及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
CN1607682A (zh) * 2003-09-19 2005-04-20 安捷伦科技有限公司 光电子器件的晶片级封装
US20070015341A1 (en) * 2005-06-17 2007-01-18 Dalsa Semiconductor Inc. Method of making mems wafers
CN103443021A (zh) * 2011-04-08 2013-12-11 埃普科斯股份有限公司 晶片级封装及制造方法
US20160297674A1 (en) * 2015-04-10 2016-10-13 Memsic, Inc. Wafer level chip scale packaged micro-electro-mechanical-system (mems) device and methods of producing thereof
WO2017164816A1 (en) * 2016-03-24 2017-09-28 Agency For Science, Technology And Research A through silicon interposer wafer and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60025214T2 (de) 2000-10-19 2006-08-24 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Mikrodeckelgehäuse auf Scheibenebene
GB2403329B (en) 2003-06-06 2006-05-31 Igt Uk Ltd Entertainment machines
US6777263B1 (en) 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US8207004B2 (en) 2005-01-03 2012-06-26 Miradia Inc. Method and structure for forming a gyroscope and accelerometer
DE102013211613B4 (de) 2013-06-20 2023-01-12 Robert Bosch Gmbh Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
CN105590869A (zh) * 2014-10-24 2016-05-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
US10355659B2 (en) 2016-03-11 2019-07-16 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
CN109075768B (zh) * 2016-04-14 2022-06-24 株式会社村田制作所 弹性波装置及其制造方法
JP6715672B2 (ja) * 2016-04-25 2020-07-01 株式会社村田製作所 回路モジュール
US10636776B2 (en) * 2018-02-28 2020-04-28 Globalfoundries Inc. Methods of manufacturing RF filters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
CN1607682A (zh) * 2003-09-19 2005-04-20 安捷伦科技有限公司 光电子器件的晶片级封装
US20070015341A1 (en) * 2005-06-17 2007-01-18 Dalsa Semiconductor Inc. Method of making mems wafers
CN103443021A (zh) * 2011-04-08 2013-12-11 埃普科斯股份有限公司 晶片级封装及制造方法
US20160297674A1 (en) * 2015-04-10 2016-10-13 Memsic, Inc. Wafer level chip scale packaged micro-electro-mechanical-system (mems) device and methods of producing thereof
WO2017164816A1 (en) * 2016-03-24 2017-09-28 Agency For Science, Technology And Research A through silicon interposer wafer and method of manufacturing the same

Also Published As

Publication number Publication date
US11929729B2 (en) 2024-03-12
DE102018113218B3 (de) 2019-09-05
US20240186980A1 (en) 2024-06-06
CN112262100B (zh) 2024-07-02
CN118748545A (zh) 2024-10-08
US20210226605A1 (en) 2021-07-22
WO2019233667A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
US20240186980A1 (en) Wafer level package and method of manufacture
US9620390B2 (en) Method of making a semiconductor device having a functional capping
US9221676B2 (en) Internal electrical contact for enclosed MEMS devices
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
US20050104204A1 (en) Wafer-level package and its manufacturing method
US7955885B1 (en) Methods of forming packaged micro-electromechanical devices
JP6873908B2 (ja) 高集積密度を有するｍｅｍｓ部品
US20080081398A1 (en) Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same
US7807550B2 (en) Method of making MEMS wafers
KR20140005107A (ko) 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기
US20090194861A1 (en) Hermetically-packaged devices, and methods for hermetically packaging at least one device at the wafer level
US8237256B2 (en) Integrated package
WO2021135013A1 (zh) 具有叠置单元的半导体结构及制造方法、电子设备
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
WO2006061792A2 (en) Hermetically sealed integrated circuit package
TWI430404B (zh) 緊密半導體封裝的製造
JP4825111B2 (ja) 圧電薄膜デバイスの製造方法
EP1199744A1 (en) Microcap wafer-level package
CN115549624A (zh) 一种电子装置及其制造方法
CN113659954B (zh) 一种体声波谐振器及其封装方法和电子设备
US6639150B1 (en) Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
US20160289064A1 (en) Thin Film Encapsulation of Electrodes
US11877518B2 (en) Package for electric device and method of manufacturing the package
US20210082788A1 (en) Semiconductor package and method for manufacturing the same
JP2010179401A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230727

Address after: Singapore, Singapore

Applicant after: RF360 Singapore Private Ltd.

Address before: Munich, Germany

Applicant before: Rf360 Europe LLC

TA01 Transfer of patent application right
GR01 Patent grant