TWI559416B - The fabrication of wafer - level package structure - Google Patents
The fabrication of wafer - level package structure Download PDFInfo
- Publication number
- TWI559416B TWI559416B TW103124559A TW103124559A TWI559416B TW I559416 B TWI559416 B TW I559416B TW 103124559 A TW103124559 A TW 103124559A TW 103124559 A TW103124559 A TW 103124559A TW I559416 B TWI559416 B TW I559416B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- bonding
- pads
- protective layer
- package structure
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明是有關於一種晶圓級封裝結構的製法,特別是指一種微元件的晶圓級封裝結構的製法。
現有微元件的晶圓級封裝方式,通常含有上下兩片晶圓互相接合的製程,以在微元件上形成保護蓋。由於微元件需要外接導線才能與電路系統電性連接,所以需要移除部份的上層晶圓以露出電連接微元件的焊墊。然而,在研磨或切割上層晶圓的過程中,金屬焊墊容易因接觸切削液或研磨液而被腐蝕損壞,或是被矽粉刮傷。因此,例如美國專利第US8735260號提出一種晶圓級封裝保護金屬焊墊的方法,以在封裝過程中保護金屬焊墊不受損壞。
該方法主要是在晶圓接合前,先在微元件晶圓包含金屬焊墊上形成保護層,然後將晶圓接合且移除金屬焊墊上方的一部份上層晶圓,最後再將覆蓋金屬焊墊及其周圍的保護層全部移除,以露出金屬焊墊。此種方法在移除保護層時,由於上層晶圓所形成的保護蓋,與覆蓋在下層晶圓表面的保護層通常具有較大的高低差,不容易再利用黃光微影的方式在保護層上定義圖案,所以無法針對局
部區域移除保護層,只能移除下層晶圓表面露出的所有保護層。
對於需要保留部分保護層來覆蓋避免裸露區域的結構,例如在某些封裝結構中用以連接金屬焊墊與微元件的金屬導線是裸露於元件晶圓表面或金屬導線與焊墊為同一金屬層所形成時,前述方法分別需增加額外的介電層或使用較一般半導體製程材料具高蝕刻選擇比的特殊材料才能在移除保護層時覆蓋保護裸露的金屬導線。
因此,本發明之目的,即在提供一種晶圓級封裝結構的製法,使封裝結構可以僅露出焊墊而其他需要保護層保護的區域可以被保護層覆蓋,而不需額外的介電層或使用特殊材料。
於是本發明晶圓級封裝結構的製法,步驟包含:提供一第一基材及一第二基材;在該第一基材上形成多個微元件、多個焊墊,及多個分別連接該等微元件及該等焊墊的導電線路,並在該第一基材上形成一保護層以覆蓋該等焊墊及該等導電線路;形成多個分別對應該等焊墊位置的遮罩單元;將該第一基材與該第二基材接合,該第二基材在分別對應該等微元件位置形成多個保護區;移除對應於該等焊墊上方的部份第二基材;透過該等遮罩單元蝕刻定義該保護層以露出該等焊
墊。
本發明所述的晶圓級封裝結構的製法,其中,該等遮罩單元是由減薄覆蓋於該等焊墊上的該保護層所形成。
本發明所述的晶圓級封裝結構的製法,其中,該保護層包括一第一材料層及一層疊於該第一材料層的第二材料層,且該等遮罩單元是由移除對應於該等焊墊位置上方的該第二材料層以露出該第一材料層所形成。
本發明所述的晶圓級封裝結構的製法,其中,該等遮罩單元形成方式是先在該第二基材上形成多個分別對應該等焊墊位置的凹槽,並在該第二基材與該第一基材接合時使該等凹槽分別朝向該等焊墊,而在該第二基材與該第一基材接合後,移除對應於該等焊墊上方的部份第二基材,使該等凹槽貫穿該第二基材而形成該等遮罩單元。
本發明所述的晶圓級封裝結構的製法,其中,在接合該第二基材前,在該保護層上形成多個分別圍繞該等微元件的接合環,以藉由該等接合環與該第二基材接合。
本發明所述的晶圓級封裝結構的製法,其中,該第二基材在與該第一基材接合前預先於該第二基材上形成多個分別對應該等焊墊位置的凹槽,並在該第二基材與該第一基材接合時使該等凹槽分別朝向該等焊墊,而在該第二基材與該第一基材接合後,移除該對應於焊墊上方的部份第二基材,使該等凹槽貫穿該第二基材。
本發明所述的晶圓級封裝結構的製法,其中,
在該第一基材上還形成多個分別圍繞該等微元件的第一接合環,且該保護層同時還覆蓋該等第一接合環;接合該第一基材及該第二基材前,移除覆蓋於該等第一接合環上的該保護層以露出該等第一接合環;該第二基材形成有多個分別對應該等第一接合環的第二接合環,並藉由該等第一接合環與該等第二接合環相對連接使該第一基材與該第二基材接合。
本發明所述的晶圓級封裝結構的製法,其中,移除對應於該等焊墊上方的部份第二基材之方法包括蝕刻、研磨或切割等方式。
本發明之功效,藉由在該第一基材上形成覆蓋該等焊墊及該等導電線路的保護層,且形成該等遮罩單元,而能在形成保護區的過程中保護焊墊,並在形成保護區後可以移除覆蓋焊墊的保護層而露出焊墊,從而能夠利用保護層來保護第一基材表面需要被保護的區域。而且,該保護層可使用一般半導體製程中常用的介電層材料,而不需使用其他特殊材料或層疊額外的介電層,以節省成本。
101‧‧‧步驟
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
105‧‧‧步驟
106‧‧‧步驟
1‧‧‧第一基材
2‧‧‧微元件
3‧‧‧導電線路
4‧‧‧焊墊
5‧‧‧保護層
51‧‧‧預定暴露區
52‧‧‧第一材料層
53‧‧‧第二材料層
54‧‧‧暴露區
6‧‧‧第二基材
61‧‧‧深槽
62‧‧‧保護區
63‧‧‧第二接合環
64‧‧‧凹槽
7‧‧‧(第一)接合環
8‧‧‧遮罩單元
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一流程方塊圖,說明本發明晶圓級封裝結構的製法之第一較佳實施例的主要步驟;圖2至圖8是說明該第一較佳實施例的實施步驟的流程示意圖;
圖9至圖15是說明本發明晶圓級封裝結構的製法之第二較佳實施例的實施步驟的流程示意圖;圖16至圖22是說明本發明晶圓級封裝結構的製法之第三較佳實施例的實施步驟的流程示意圖;及圖23至圖26是說明本發明晶圓級封裝結構的製法之第四較佳實施例的實施步驟的流程示意圖。
在本發明被詳細描述之前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖1為說明本發明晶圓級封裝結構的製法之第一較佳實施例的主要實施步驟的流程方塊圖,該第一較佳實施例的主要步驟包含:步驟101,在一第一基材上形成多個微元件、多個焊墊,及多個分別連接該等微元件及該等焊墊的導電線路;步驟102,在該第一基材上形成一保護層以覆蓋該等焊墊及該等導電線路;步驟103,減薄覆蓋於該等焊墊上的該保護層形成多個分別對應該等焊墊位置的遮罩單元;步驟104,將該第一基材與一第二基材接合,該第二基材在分別對應該等微元件位置形成多個保護區;步驟105,移除對應於該等焊墊上方的部份第二基材;及步驟106,透過該等遮罩單元蝕刻定義該保護層
以露出該等焊墊。
以下配合圖2至圖8具體說明該第一較佳實施例的實施步驟,為方便說明起見,圖2至圖8只繪示晶圓中的其中一個單位為代表。
參閱圖2,步驟101,在一第一基材1上形成多個微元件2及多個焊墊4,及多個分別連接該等微元件2及該等焊墊4的導電線路3。該第一基材1為一矽晶圓。微元件2可以是微電子元件、微機械元件或微機電元件等。前述微元件2、導電線路3及焊墊4可以採用現有技術製作,於此不再詳述。
參閱圖3,步驟102,在該第一基材1上形成一保護層5以覆蓋該等焊墊4及該等導電線路3。保護層5為介電材料所形成,可以依據使用需求選擇適當的材質,並可使用現有半導體技術沉積形成,如二氧化矽、氮化矽或BCB等高分子材料,但不以此為限。
參閱圖4,步驟103,減薄但未完全移除覆蓋於該等焊墊4上的該保護層5形成多個分別對應該等焊墊4位置的遮罩單元8,用以定義該保護層5對應該等焊墊4位置之多個預定暴露區51。此步驟可利用微影、蝕刻製程來完成。
參閱圖5與圖6,步驟104,將該第一基材1與一第二基材6接合,該第二基材6亦為一矽晶圓且在分別對應該等微元件2位置形成多個保護區62。具體步驟還包含:在接合該第二基材6前,在該保護層5上形成多個分
別圍繞該等微元件2的接合環7,以藉由該等接合環7與該第二基材6接合。製作接合環7的材質可選用例如苯環丁烯(Benzocyclobutene,簡稱BCB)、聚亞醯氨(polyimide)、或金和錫等金屬,但不以此為限。而且,該第二基材6在與該第一基材1接合前預先於該第二基材6上形成多個分別對應該等焊墊4位置的深槽61,以在該第二基材6與該第一基材1接合後,使該等深槽61分別朝向該等預定暴露區51。
參閱圖7,步驟105,移除對應於該等焊墊4上方的部份第二基材6,亦即移除該第二基材6對應該等焊墊4位置的部分以露出該等預定暴露區51,也就是將該第二基材6對應該等深槽61位置的部分移除而露出該等預定暴露區51。可以利用蝕刻或研磨方式移除該第二基材6對應該等深槽61位置的部分,亦即,由該第二基材6外表面蝕刻或研磨以減少該第二基材6的厚度,即可移除該第二基材6對應該等深槽61位置的部分。在移除該第二基材6部份區域的過程中,藉由保護層5可以保護焊墊4及導電線路3等在第一基材1表面需要被保護的區域,以避免蝕刻液或研磨液使焊墊4及導電線路3受損。
參閱圖8,步驟106,透過該等遮罩單元8蝕刻定義該保護層5以露出該等焊墊4,亦即,透過該等遮罩單元8移除該保護層5之預定暴露區51而露出該等焊墊4。以蝕刻方式減少該保護層5的厚度,由於該等預定暴露區51的保護層5厚度較薄,在相同蝕刻速率下,當該等預定
暴露區51的保護層5完全移除後,其餘區域的保護層5還有剩餘的厚度,可以用來保護該等導電線路3以及不必要暴露出的區域。如此可以解決在形成保護區62後,不容易在保護層5定義圖案以露出特定區域的問題。此外,由於蝕刻時該等保護區62會做為蝕刻遮罩(hard mask),因此,位於該等保護區62下方的保護層5不會被蝕刻,所以該等保護區62下方的保護層5厚度會大於受蝕刻所剩餘的保護層5之厚度。
參閱圖9至圖15,為說明本發明晶圓級封裝結構的製法之第二較佳實施例的流程示意圖。該第二較佳實施例與第一較佳實施例大致相同,惟,在第二較佳實施例中,該保護層5包括一第一材料層52及一層疊於該第一材料層52的第二材料層53,且該等遮罩單元8是由移除覆蓋於該等焊墊4上的該第二材料層53以露出該第一材料層52所形成,再於接合該第二基材6後透過該等遮罩單元8移除該第一材料層52的部分而露出該等焊墊4。在本實施例中,該第一材料層52與該第二材料層53選用具蝕刻選擇比的兩種介電材料,例如半導體製程中常用之二氧化矽及氮化矽,但不以此為限。亦即,在此實施例中,該第一材料層52為二氧化矽層,該第二材料層53為氮化矽層,藉由磷酸溶液濕式蝕刻或活性離子電漿乾式蝕刻方式移除該第二材料層53(氮化矽層),而不會過度蝕刻至該第一材料層52使該等焊墊4表面露出,可使形成該等遮罩單元8的蝕刻製程較容易控制。與該第一較佳實施例相同地,由於
蝕刻該第一材料層52使部分該焊墊4露出時該等保護區62會做為蝕刻遮罩,因此位於該等保護區62下方的第二材料層53厚度會大於受蝕刻所剩餘的第二材料層53之厚度。
參閱圖16至圖22,為說明本發明晶圓級封裝結構的製法之第三較佳實施例的流程示意圖。該第三較佳實施例與第一較佳實施例大致相同,惟,在第三較佳實施例中,該第二基材6可為一玻璃晶圓,該第一基材1與該第二基材6分別形成有多個第一接合環7及多個第二接合環63,該第一接合環7的材料可為多晶矽或非晶矽,但不以此為限,並利用陽極接合技術接合該第一基材1與該第二基材6,其中第一接合環7是在沉積保護層5之前先形成於該第一基材1上。也就是說,在第三較佳實施例中,在該第一基材1上還形成多個分別圍繞該等微元件2的第一接合環7,該保護層5同時還覆蓋該等第一接合環7,在將該第一基材1與該第二基材6接合前,另外還移除覆蓋於該等第一接合環7上的該保護層5而在該等第一接合環7位置分別形成一暴露區54以露出對應的第一接合環7。該第二基材6形成有多個分別對應該等第一接合環7的第二接合環63,並藉由該等第一接合環7與該等第二接合環63相對連接使該第一基材1與該第二基材6接合。再者,在第三較佳實施例中,保護層5也包括一第一材料層52及一層疊於該第一材料層52的第二材料層53,同樣可使形成該等遮罩單元8的蝕刻製程較容易控制。此外,在本實施例中,該第二基材6未形成深槽,且以切割(dicing)方式切除部份
第二基材6形成多個保護區62。當然,本發明所屬技術領域中具有通常知識者應知第一基材1與第二基材6之接合技術不限定於陽極接合,亦可採取如共晶接合或電漿活化低溫接合等方法,第一接合環7及第二接合環63則對應可為金屬或矽等材料組成,由於晶圓接合技術非本發明之特徵,在此不再贅述。
參閱圖23至圖26,為說明本發明晶圓級封裝結構的製法之第四較佳實施例的流程示意圖。該第四較佳實施例與第一較佳實施例大致相同,惟,在第四較佳實施例中,該等遮罩單元8形成方式是先在該第二基材6上形成多個分別對應該等焊墊4位置的凹槽64,並在該第二基材6與該第一基材1接合時使該等凹槽64分別朝向該等焊墊4,而在該第二基材6與該第一基材1接合後減薄該第二基材6使該等凹槽64貫穿該第二基材6形成該等遮罩單元8。然後,利用該第二基材6做為蝕刻遮罩蝕刻該保護層5覆蓋於該等焊墊4的部分,透過該等遮罩單元8形成的開口對應該等焊墊4的位置,可控制該保護層5受蝕刻的區域僅在覆蓋於該等焊墊4的部分,而僅露出該等焊墊4。本實施例可以適用於製作焊墊4的尺寸及間距較大的元件,亦即,可容許在該第二基材6所形成的該等遮罩單元8的開口較大以避免影響金屬打線(wire-bonding)製程的穩定性,在此條件下即可適用本實施例之製法以進一步節省製程工序。
綜上所述,本發明晶圓級封裝結構的製法,藉
由在該第一基材1上形成覆蓋該等焊墊4及該等導電線路3的保護層5,且形成該等遮罩單元8,而能在形成保護區62的過程中保護焊墊4,並在形成保護區62後可以移除覆蓋焊墊4的保護層5而露出焊墊4,從而能夠利用保護層5來保護第一基材1表面需要被保護的區域。而且,該保護層5可使用一般半導體製程中常用的介電層材料,而不需使用其他特殊材料或層疊額外的介電層,以節省成本。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
101‧‧‧步驟
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
105‧‧‧步驟
106‧‧‧步驟
Claims (8)
- 一種晶圓級封裝結構的製法,步驟包含:提供一第一基材及一第二基材;在該第一基材上形成多個微元件、多個焊墊,及多個分別連接該等微元件及該等焊墊的導電線路,並在該第一基材上形成一保護層以覆蓋該等焊墊及該等導電線路;形成多個分別對應該等焊墊位置的遮罩單元;將該第一基材與該第二基材接合,該第二基材在分別對應該等微元件位置形成多個保護區;移除對應於該等焊墊上方的部份第二基材;透過該等遮罩單元蝕刻定義該保護層以露出該等焊墊。
- 如請求項1所述的晶圓級封裝結構的製法,其中,該等遮罩單元是由減薄覆蓋於該等焊墊上的該保護層所形成。
- 如請求項1所述的晶圓級封裝結構的製法,其中,該保護層包括一第一材料層及一層疊於該第一材料層的第二材料層,且該等遮罩單元是由移除對應於該等焊墊位置上方的該第二材料層以露出該第一材料層所形成。
- 如請求項1所述的晶圓級封裝結構的製法,其中,該等遮罩單元形成方式是先在該第二基材上形成多個分別對應該等焊墊位置的凹槽,並在該第二基材與該第一基材接合時使該等凹槽分別朝向該等焊墊,而在該第二基 材與該第一基材接合後,移除對應於該等焊墊上方的部份第二基材,使該等凹槽貫穿該第二基材而形成該等遮罩單元。
- 如請求項1至4其中任一項所述的晶圓級封裝結構的製法,其中,在接合該第二基材前,在該保護層上形成多個分別圍繞該等微元件的接合環,以藉由該等接合環與該第二基材接合。
- 如請求項1至3其中任一項所述的晶圓級封裝結構的製法,其中,該第二基材在與該第一基材接合前預先於該第二基材上形成多個分別對應該等焊墊位置的凹槽,並在該第二基材與該第一基材接合時使該等凹槽分別朝向該等焊墊,而在該第二基材與該第一基材接合後,移除該對應於焊墊上方的部份第二基材,使該等凹槽貫穿該第二基材。
- 如請求項1至4其中任一項所述的晶圓級封裝結構的製法,其中,在該第一基材上還形成多個分別圍繞該等微元件的第一接合環,且該保護層同時還覆蓋該等第一接合環;接合該第一基材及該第二基材前,移除覆蓋於該等第一接合環上的該保護層以露出該等第一接合環;該第二基材形成有多個分別對應該等第一接合環的第二接合環,並藉由該等第一接合環與該等第二接合環相對連接使該第一基材與該第二基材接合。
- 如請求項1或4所述的晶圓級封裝結構的製法,其中,移除對應於該等焊墊上方的部份第二基材之方法包括 蝕刻、研磨或切割等方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124559A TWI559416B (zh) | 2014-07-17 | 2014-07-17 | The fabrication of wafer - level package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124559A TWI559416B (zh) | 2014-07-17 | 2014-07-17 | The fabrication of wafer - level package structure |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201604977A TW201604977A (zh) | 2016-02-01 |
TWI559416B true TWI559416B (zh) | 2016-11-21 |
Family
ID=55809709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103124559A TWI559416B (zh) | 2014-07-17 | 2014-07-17 | The fabrication of wafer - level package structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI559416B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111403591B (zh) * | 2018-12-14 | 2023-04-07 | 茂丞(郑州)超声科技有限公司 | 晶圆级超声波芯片组件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201340221A (zh) * | 2012-03-21 | 2013-10-01 | 矽品精密工業股份有限公司 | 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法 |
US20140111062A1 (en) * | 2011-04-08 | 2014-04-24 | Epcos Ag | Wafer-Level Package and Method for Production Thereof |
-
2014
- 2014-07-17 TW TW103124559A patent/TWI559416B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140111062A1 (en) * | 2011-04-08 | 2014-04-24 | Epcos Ag | Wafer-Level Package and Method for Production Thereof |
TW201340221A (zh) * | 2012-03-21 | 2013-10-01 | 矽品精密工業股份有限公司 | 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法 |
Also Published As
Publication number | Publication date |
---|---|
TW201604977A (zh) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580823B2 (en) | Wafer level packaging method | |
CN103964365B (zh) | 用于密封环结构的方法和装置 | |
TWI497615B (zh) | 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法 | |
US9604843B2 (en) | MEMS devices and methods for forming same | |
CN102815659B (zh) | 具有可移动部件的半导体器件及其制造方法 | |
TWI588950B (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
TWI478282B (zh) | 半導體元件的形成方法 | |
TWI495049B (zh) | 微電子裝置及其積體電路之製造方法 | |
CN107316840B (zh) | 混合接合半导体晶片的3dic结构与方法 | |
US20160318758A1 (en) | High aspect ratio etch without upper widening | |
US8841201B2 (en) | Systems and methods for post-bonding wafer edge seal | |
US11688639B2 (en) | Semiconductor device and method | |
TWI770030B (zh) | 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統 | |
TW201532277A (zh) | 半導體裝置與其製法 | |
TWI667190B (zh) | 封裝方法及相關的封裝結構 | |
TWI540655B (zh) | 半導體結構及其製造方法 | |
TW201709449A (zh) | 具有選擇性接合墊保護的cmos-mems積體電路裝置 | |
CN109835868B (zh) | 微机电系统封装体及其制造方法 | |
CN105023909A (zh) | 提供再分布层(rdl)和硅通孔(tsv)的结构和方法 | |
TW201128691A (en) | Electrical coupling of wafer structures | |
TWI418002B (zh) | 晶片封裝體及其製造方法 | |
TWI559416B (zh) | The fabrication of wafer - level package structure | |
US9613904B2 (en) | Semiconductor structure and manufacturing method thereof | |
US9984888B2 (en) | Method of fabricating a semiconductor wafer including a through substrate via (TSV) and a stepped support ring on a back side of the wafer | |
TW201447992A (zh) | 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 |