JP4961885B2 - 積層電子部品 - Google Patents

積層電子部品 Download PDF

Info

Publication number
JP4961885B2
JP4961885B2 JP2006212267A JP2006212267A JP4961885B2 JP 4961885 B2 JP4961885 B2 JP 4961885B2 JP 2006212267 A JP2006212267 A JP 2006212267A JP 2006212267 A JP2006212267 A JP 2006212267A JP 4961885 B2 JP4961885 B2 JP 4961885B2
Authority
JP
Japan
Prior art keywords
electronic component
conductor
bump
exposed
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006212267A
Other languages
English (en)
Other versions
JP2008041828A (ja
Inventor
雅弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006212267A priority Critical patent/JP4961885B2/ja
Publication of JP2008041828A publication Critical patent/JP2008041828A/ja
Application granted granted Critical
Publication of JP4961885B2 publication Critical patent/JP4961885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層電子部品に関するものである。
誘電体層と導体層とが交互に複数積層された積層電子部品としては、積層セラミック配線基板、積層セラミックコンデンサ、積層圧電素子、積層セラミックパッケージ等の積層セラミック電子部品が知られている。これらの積層セラミック電子部品においては、等価直列抵抗や等価直列インダクタンスを低くするために、内部電極である導体層を積層構造の内部でビアホール導体(以下、単に「ビア」という。)によって接続する構造が多く採用されている。
かかる構成を有する積層セラミック電子部品は、例えば、以下のようにして製造することができる。すなわち、まず、セラミック層形成用のセラミックグリーンシート上の所定の位置に貫通孔を設け、さらに導体層形成用の導電ペーストを印刷したシートを得る。それから、このシートを貫通孔が一致するように複数積層して積層体を得た後、前述の貫通孔にビア形成用の導電ペーストを充填し、この積層体を焼成することで、積層セラミック電子部品が得られる。このようにして形成された積層セラミック電子部品において、内部電極及びビア間の短絡を防止するためには、積層方向に直交したビアの断面積をある程度小さくする必要がある。
また、ビアの露出面には、外部素子や外部電極との接続を目的として、あるいは、それ自体が外部端子電極として機能するバンプ電極(以下、単に「バンプ」という。)を接合する場合がある。そのバンプの積層セラミック電子部品に対する接合面積は、ビアの露出面積よりも大きくなっており、バンプは誘電体層表面にも接合している(例えば特許文献1参照)。これは、バンプを所望の位置に形成できなかった場合でも、面積の小さなビアの露出面にバンプを確実に接合できるようにするためである。
特開2001−189234号公報
しかしながら、特許文献1に記載のものを始めとする従来の積層セラミック電子部品では、ビアの露出面積が小さいため、ビアに対するバンプの接合面積も当然に小さくなり、積層セラミック電子部品に対するバンプの接合力が必ずしも十分とはいえない。バンプの接合力を向上させるには、バンプ中にガラス成分を含有させて、バンプの誘電体層表面への接合力を高める手段が考えられる。
ところが、近年では、電子機器に対して小型化への要求が高まっており、電子機器に搭載される積層セラミック電子部品にも、従来以上に小型化及び高密度実装化が求められている。そして、積層セラミック電子部品においてこのような小型化等の課題を達成するためには、バンプの積層セラミック電子部品に対する接合面積自体を小さくする必要があり、バンプの誘電体層表面への接合力を増大させるだけでは、まだ不十分である。
そこで、本発明はこのような事情にかんがみてなされたものであり、バンプを十分強力に接合できる積層電子部品を提供することを目的とする。
上記目的を達成するため、本発明の積層電子部品は、誘電体層及び導体層が交互に積層され、少なくとも一方の最外層が誘電体層からなる最外誘電体層を具備した積層体と、この積層体の内部において複数の異なる導体層同士を接続し、最外層の表面に露出するように設けられ、導電材料から主として構成されるビアとを備える積層電子部品であって、ビアは、積層電子部品に、その積層方向に貫通して設けられ、積層電子部品の主表面に露出したビアを含む導体の露出面積S1が、積層体の内部におけるビアの積層方向に直交した断面積S2よりも大きいことを特徴とする。ここで、「積層体の内部」とは、積層体の最外誘電体層を除いた積層部分を意味する。
また、本発明の積層電子部品は、導電材料から主として構成されるバンプを更に備え、該バンプは少なくとも前記ビアと接合して設けられていてもよい。
従来、積層電子部品におけるビアの露出面積は、概して積層体内部のビアの断面積とほぼ同様の大きさを有する。しかしながら、積層電子部品において、内部電極(導電層)及びビア間の短絡を防止するためには、一定の静電容量を確保する場合、ビアの断面積をある程度小さくする必要がある。そうなると、ビア及びバンプに、接合性の高い同一種の導電材料を採用したとしても、ビアのバンプとの接合面積が小さくなってしまい、バンプを十分に接合することは困難となる。そこで本発明の積層電子部品では、その主表面に露出したビアを含む導体の露出面積を、積層体内部におけるビアの断面積よりも大きくしている。バンプ金属種とビア金属種との導体同士は、相互拡散によって原子レベルでの接合が形成されている。そのため、従来接合メカニズムの主要因を占めていた、バンプ金属ペースト中のガラスフリットと誘電体表面凹凸部のアンカー効果による接合よりもその強度は高いと考えられる。したがって、上記構成の本発明は、主表面における導体のバンプに対する接合面積が従来よりも大きくなるため、バンプの接合強度を十分に高めると同時に、積層体内部における内部電極とビアとの短絡を十分に防止することができる。
また、多端子電極を搭載した多くの電子部品では、接合する融点が低いため、バンプ電極材料に半田ボールを使用している。半田ボールを使用する際、通常接合を取るためにCu等のアンダーバンプメタルを形成しなければならない。内層ビア部よりも断面積の大きい導体が積層電子部品の主表面に露出している場合、この露出面積の大きいビアがアンダーバンプメタルの役割をするため、新たにフォトレジスト等の工程で作製する必要がなくなる。
本発明の積層電子部品において、ビアを含む導体は、ビアと、ビアの外周側で少なくとも最外誘電体層に埋設され、かつ導電材料から主として構成される補強用導体とを含有し、その補強用導体は積層電子部品の主表面に露出してい。これによると、バンプとの接合が、ビアのみでなく、補強用導体ともなされ得るので、接合面積が増加した分、バンプの接合強度が更に高められる。
補強用導体は、ビアと離隔して設けられており、柱状であることが好ましい。この場合、その端面が積層電子部品の主表面に露出している。補強用導体が柱状であることにより、積層体に対する優れたアンカー効果が得られる。これに起因して、バンプの接合強度が一層高められる。
本発明において、積層電子部品の主表面に露出したビアの露出面積S3が、ビアの断面積S2よりも大きいものであると好ましい。このような条件を満足するビアは、例えば、最外誘電体層に貫通した第1部分が円柱状であり、積層体の内部に貫通した第2部分が第1部分よりも小さな断面直径を有する円柱状である。こうすると、バンプがビアの露出面に接合して設けられた際に、バンプの積層電子部品に対する接合強度をより高めることができる。特に、ビアは積層体の内部に至って形成されているため、ビアと積層体との接触面積をかんがみると、より強力な接合力を得ることができると考えられる。
また、バンプ及びビア間の接合面積が従来よりも増大するため、等価直列抵抗をより低減することができる。さらには、電子機器の小型化に伴い困難になってきているめっき法によるバンプの形成が、ビアの露出面積を増大させることで容易に可能となる。めっき法によると、バンプの高さ精度が半田ボール等と比較して向上するため、電子機器の小型化に伴う積層電子部品の精密化に一層容易に対応可能となる。また、ビアの露出面積が増大することで、ビアのマークがより鮮明になり、ビアをターゲットにしてバンプを形成する際の位置決めが可能となる。このため、印刷等でバンプを形成する際に位置精度の向上が期待できる。したがって、かかる観点からも、電子機器の小型化に伴う積層電子部品の精密化に一層容易に対応可能となる。
上述のバンプは、ビアを含む導体への接合面積と最外誘電体層の主表面への接合面積との合計面積S4に対する露出面積S1の比(以下、単に「S1/S4」と表記する。)が0.25以上となるように設けられていることが好ましい。本発明者らは、S1/S4を変化させた際の、バンプ及びビア間の接合強度の変化を調査したところ、S1/S4が0.25以上になると、接合強度が急激に向上することを見出した。バンプ金属種とビア金属種との導体同士は、相互拡散によって原子レベルでの接合が形成されているので、従来接合メカニズムの主要因を占めていた、バンプ金属ペースト中のガラスフリットと誘電体表面凹凸部のアンカー効果による接合よりもその強度は高いと考えられる。
本発明の積層電子部品において、両方の最外層が上記最外誘電体層であってもよい。また、最外誘電体層がシート工法によって形成されており、かつ、8〜30μmの厚さを有していてもよい。
上記誘電体層はセラミック層であると、好ましい。セラミック層は、主材料として高誘電率セラミック材料を含有すると好適である。これにより、積層電子部品としての性能が更に向上する。高誘電率セラミック材料は、チタン酸バリウム系材料、鉛複合ペロブスカイト化合物系材料及びチタン酸ストロンチウム系材料からなる群より選ばれる1種以上の材料であってもよい。
誘電体層は1〜25μmの厚さを有すると、静電容量のより高いコンデンサが得られるため、好適である。
導体層は、主材料としてNi又はNi合金を含有することが好ましい。また、導体層は、1〜25μmの厚さを有すると、静電容量のより高いコンデンサが得られるという観点から好適である。
ビアにおける導電材料は金属であってもよく、その金属は、Ag、Au、Ni、Cu、Pt及びPd、並びにこれらを主成分とする合金からなる群より選ばれる1種以上であると好ましい。
本発明の積層電子部品は、例えば積層コンデンサとして用いられる。この積層コンデンサは、小型であってもバンプを十分強力に接合できる。
本発明によれば、バンプを十分強力に接合できる積層電子部品を提供することができる。
以下、図面を参照して本発明の好適な実施形態について説明する。なお、全図を通じ、同一の要素には同一の符号を付し、特に断らない限り重複する説明は省略する。
まず、積層電子部品の一例として、積層セラミックコンデンサについて説明する。図1は、第1実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。
積層セラミックコンデンサ(以下、単に「コンデンサ」という。)10は、複数のセラミック層2と複数の内部電極4(導体層)とが交互に積層され、その積層方向における両方の最外層2a、bが共にセラミック層である積層体8、及び、複数の異なる内部電極4同士を接続し、端面が露出しているビア6を備えた構成を有している。ビア6は、積層方向に貫通して設けられており、最外層2a、bの領域において、第1部分として外層ビア部6a、bを有しており、さらに、それらに挟まれた第2部分として内層ビア部6cを有している。
コンデンサ10において、セラミック層2は、誘電材料から形成される誘電体層であり、実際には隣接する層同士の境界が視認できない程度に一体化されている。このようなセラミック層2の構成材料としては、セラミックコンデンサに適用され得る公知の高誘電率セラミック材料が適用できる。例えば、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト化合物系材料、チタン酸ストロンチウム(SrTiO)系材料等が例示できる。このようなセラミック層2は、1〜25μmの厚さを有するものが好ましい。
また、最外層2a、bの厚さは、その形状や層方向の寸法によっても異なるが、シート工法で製造する場合、外層用のシートとして、8〜30μmであると好ましく、10〜20μmであるとより好ましい。なお、最外層2a、bの厚さは互いに同一であっても、異なっていてもよい。
内部電極4は、積層体8の外周よりも内側の領域に設けられており、隣接するセラミック層2の間に形成されている。この内部電極4は、一層おきに同じパターンとなるように形成されている。各内部電極4は一部に不連続な領域を有しており、隣の層の内部電極4とはこの不連続な領域が重ならないようになっている。つまり、内部電極4は、互いに隣り合うもの同士が上記不連続な領域以外の部分で重複するように形成されており、この重複部分においてコンデンサとしての機能が発現される。
内部電極4は、積層型の電気素子の内部電極として通常用いられる導電材料から構成される。このような導電材料としては、例えばNiやNi合金が挙げられる。かかる内部電極4の好適な厚さは、1〜25μmである。
ビア6は、積層体8をその積層方向に貫通するように複数設けられており、積層方向に重複している複数の内部電極4と接することで、これらの電気的な導通を可能としている。このビア6は、内部電極4の上記不連続な領域を通るように設けられている。これにより、隣り合うビア6同士は、互いに異なる層の内部電極4と接することとなっている。また、外層ビア部6a、b及び内層ビア部6cは円柱状であり、外層ビア部6a、bは、内層ビア部6cよりも、その積層方向に直交した断面積(以下、単に「断面積」という。)が大きくなっている。
ここで、図5を参照しながら、外層ビア部6a、b及び内層ビア部6c間の断面積の関係について説明する。図5の(a)は、後述する図2に示すコンデンサの一部を抜き出したものであり、内層ビア部6c、外層ビア部6a、及び後述するバンプ5aをこの順で接続した状態を一部透視して斜視した図である。この図では内層ビア部6c及び外層ビア部6aはいずれも円形の断面を有した円柱状であるが、断面形状はこれに限定されない。内層ビア部6cの断面積はS2、外層ビア部6aの断面積すなわち露出面積はS1(S3)、バンプ5aの接合面積はS4で示される。なお、バンプ5aの接合面積S4は、外層ビア部6aとの接合面積(露出面積S1に相当)と、最外層2aの主表面との接合面積と、の合計面積に相当する。
図5の(a)から明らかなように、外層ビア部6aの断面積S1は、内層ビア部6cの断面積S2よりも大きくなっている。これにより、従来のように、内層ビア部6cと同じ断面積を有するビアがバンプ5aと接合した場合と比較して、本実施形態では、ビア及びバンプ間の接合面積が大きくなり、それらの間の接合強度が一段と向上する。
内層ビア部6cの断面積S2に対する外層ビア部6aの断面積S1の比(以下、「S1/S2」と表記する。)は、バンプ5aの接合面積S4に依存するが、このコンデンサの特性が有効に機能するビア6のピッチを400μm以下とした場合、実質的にバンプ5aの接合面の半径は150μm以下となるので、2.25〜36であると好ましく、4〜36であるとより好ましい。S1/S2が上記下限値未満の場合、接合強度が向上し難くなる傾向にあり、上記上限値を上回ると、内層ビア部6cの断面積S2の方がバンプ5aの接合面積S4よりも大きくなり、隣接したバンプ5a間の距離が狭まり、短絡しやすくなる傾向にある。
図5の(a)では、内層ビア部6c及び外層ビア部6a間の断面積の関係について示しているが、内層ビア部6c及び外層ビア部6b間の断面積の関係についても同様である。また、外層ビア部6a、bはその構成材料や断面積が互いに同一であっても、異なっていてもよい。
このようなビア6は、主として導電材料から構成されるものである。ビア6を構成する導電材料としては、金属が好ましく、例えば、Ag、Au、Ni、Cu、Pt、Pdやこれらを主成分とする合金が挙げられる。
また、ビア6中には、ビアの導電性を妨げない限りにおいて、セラミック材料等の無機化合物材料が含有されていてもよい。そのようなセラミック材料としては、例えば、Al酸化物、Si酸化物、Ti酸化物、Mn酸化物、Zr酸化物等の金属酸化物セラミックス、あるいは、BaTiO、CaZrO、PbTiO等のペロブスカイト型酸化物セラミックス又はペロブスカイト型酸化物を主成分とした酸化物セラミックス等の複合酸化物セラミックスが挙げられる。
上記構成を有するコンデンサ10において、セラミック層2と内部電極4の合計の積層数は50層以上であると好ましく、50〜800層であるとより好ましい。また、このように積層されたコンデンサ10全体のサイズとしては、長さ1.0〜10.0mm、幅0.5〜10.0mm程度が実用上好適である。
図2は、本実施形態のコンデンサ10における外層ビア部6a、bに、それぞれバンプ5a、bを接合したコンデンサ20の断面構造を概略的に示す図である。バンプ5a、bは外層ビア部6a、bの露出面を覆うようにして設けられており、それらに接合すると共に、最外層2a、bの主表面の一部に接合している。ここで、再び図5を参照しながら、バンプ5aのコンデンサ10に対する接合面積と、外層ビア部6aの断面積との関係について説明する。図5の(a)ではバンプ5aの外層ビア部6a等との接合面は円形面になっているが、接合面の形状はこれに限定されない。
図5の(a)から明らかなように、バンプ5aの接合面積S4は、外層ビア部6aの断面積(露出面積)S1よりも大きくなっている。これにより、バンプ5aは外層ビア部6aの露出面の全面に接合しているのみならず、最外層2aの主表面にも接合した状態となる。よって、バンプ5aの接合面積S4に対する外層ビア部6aの断面積S1の比(以下、「S1/S4」と表記する。)が1以上の場合、すなわち、バンプ5aが外層ビア部6aの露出面の全面のみ、又はその露出面の一部のみと接合する場合と比較して、接合強度が一層高くなる。
特に、S1/S4は、0.25以上であると好ましく、0.44以上であるとより好ましく、1.0以上であると更に好ましい。S1/S4が0.25を下回ると、外層ビア部6aを設けたことによる接合強度の向上効果が顕著ではない傾向にある。また、本発明者らは、S1/S4が0.25以上となることで、0.25未満である場合と比較して特に顕著な接合強度の向上が認められることを見出した。その要因は、現在のところ明らかにはされていないが、要因の1つとして、バンプ金属種とビア金属種との導体同士は、相互拡散によって原子レベルでの接合が形成されているので、従来接合メカニズムの主要因を占めていた、バンプ金属ペースト中のガラスフリットと誘電体表面凹凸部のアンカー効果による接合よりもその強度は高いことが考えられる。
図5の(a)では、バンプ5aのコンデンサ10に対する接合面積及び外層ビア部6a間の断面積の関係について示しているが、バンプ5bのコンデンサ10に対する接合面積及び外層ビア部6b間の断面積の関係についても同様である。また、バンプ5a、bはその構成材料や断面積が互いに同一であっても、異なっていてもよい。
バンプ5a、bは、主として導電材料から構成されるものである。バンプ5a、bを構成する導電材料としては、従来のバンプに用いられるものであれば特に限定されないが、金属が好ましく、例えば、Ag、Au、Ni、Cu、Pt、Sn、Pdやこれらを主成分とする合金が挙げられる。
次に、上述した構成を有するコンデンサ20の好適な製造方法について説明する。
コンデンサ20の製造においては、まず、セラミック層2を形成するためのセラミック層用ペースト、内部電極4を形成するための内部電極用ペースト、及びビア6を形成するためのビア用ペーストをそれぞれ準備する。
セラミック層用ペーストは、セラミック層2を構成するセラミック材料の原料に有機ビヒクル等を混合・混錬して得ることができる。セラミック材料の原料としては、例えば、セラミック材料が上述したような各種の複合酸化物系材料である場合は、当該複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物等の組み合わせが挙げられる。
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂等が例示できる。また、溶剤としては、例えばテルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール等の有機溶剤が挙げられる。
また、セラミック層用ペーストは、上記以外に各種分散剤、可塑剤、誘電体等が必要に応じて含有されていてもよい。
内部電極用ペーストは、内部電極4を構成するための導電材料と有機ビヒクルとを混合・混錬したものである。導電材料としては、球状やリン片状等の種々の形状のものを適用でき、これらの混合物を用いてもよい。導電材料の粒子径は、0.5μm以下、好ましくは0.01〜0.4μmとする。また、内部電極用ペースト中には、必要に応じて無機化合物を適量含有させることが好ましい。これにより、後述する焼成時において、セラミック層用ペースト及び内部電極用ペーストの体積変化の差を小さくして、これに起因する応力の発生を低減することができる。その結果、かかる応力に基づくクラックや反り等の不具合を抑制することが可能となる。
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体などが挙げられる。溶剤としては、例えば、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシン等が例示できる。
内部電極用ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル(BBP)等のフタル酸エステル、アジピン酸、リン酸エステル、グリコール類等が適用できる。
さらに、ビア用ペーストは、ビアを構成する導電材料の原料、有機ビヒクル、及び必要に応じてセラミック材料等の無機化合物材料又はその原料を混合・混錬して得られるものである。
導電材料の原料としては、上述したようなビア6に好適な金属の粒子が挙げられ、その形状は球状、リン片状等特に制限はない。導電材料の原料である金属粒子の好ましい粒径(平均粒径)は2.0μm以下であり、より好ましい粒径は0.2〜2.0μmである。金属粒子の粒径が0.2μm未満であると、金属粒子の凝集が生じ易くなり、無機化合物材料を均一に分散させるのが困難となる傾向にある。一方、2.0μmを超えると、ビア6を形成するための貫通孔内に金属粒子が十分に緻密に充填され難くなり、ビア6の導通不良を引き起こす場合がある。これは、直径1000μm以下の微細なビアを形成する場合に特に顕著となる。また、ビア用ペースト中の導電材料の原料の含有量は、40〜95質量部であると好ましい。
ビア用ペーストに用いる有機ビヒクル及び溶剤としては、上述した内部電極用ペーストに用いるのと同様のものが挙げられる。また、ビア用ペーストが無機化合物材料を含む場合は、導電材料の原料と無機化合物材料との分散を促進するため、適量の有機分散剤を更に添加することが好ましい。
コンデンサ20の製造においては、上述したセラミック層用ペースト、内部電極用ペースト及びビア用ペーストを準備した後、まず、所定のキャリアシート上にセラミック層用ペーストをドクターブレード法等の公知の方法でセラミックグリーンシートを形成する。次いで、このシート上における内部電極4を形成すべき位置に、内部電極用ペーストをスクリーン印刷等により印刷して内部電極ペースト層を形成する。次に、このセラミックグリーンシートにおけるビア6を形成すべき位置に、金型、パンチング、レーザー等によって貫通孔を設ける。セラミックグリーンシートに貫通孔を設ける際には、内部の誘電体層2となるべきセラミックグリーンシートの貫通孔よりも、最外層2a、bとなるべきセラミックグリーンシートの貫通孔を大きく設ける。
それから、セラミックグリーンシートに設けられた貫通孔にビア用ペーストを充填する(ビア用ペーストが充填された部分を便宜上、単に「ビア」という。)。こうして、ビアを有するセラミックグリーンシート上に内部電極ペースト層が形成されたグリーンシートを得る。
その後、内部電極4の形状にあわせて内部電極ペースト層のパターンを適宜変えたグリーンシートを所望の積層枚数分準備した後、これらをビアの位置が一致するように積層する。更にその積層方向の外側に、最外層2a、bとなるべきグリーンシートを、そのビアの位置が上記積層したグリーンシートのビアを覆う位置になるように積層する。そして、必要に応じてプレスして、更に所望のサイズに切断して、グリーンチップを得る。なお、グリーンシートの製造に用いたキャリアシートは、グリーンシート製造の適切な段階、或いは、この積層の直前又は直後に剥離すればよい。また、上記切断は後述する焼成の後に行ってもよい。
次いで、得られたグリーンチップから、各部に含まれるバインダーを除去した後(脱バインダー)、このグリーンチップを焼成する。かかる焼成により、セラミックグリーンシートから最外層2a、bを含むセラミック層2が、内部電極ペースト層から内部電極4が、また、ビアから内層ビア部6c及び外層ビア部6a、bからなるビア6がそれぞれ形成される。脱バインダーは、グリーンチップを、空気中、又は、N及びHの混合ガス等の還元雰囲気中で、200〜600℃程度に加熱することにより行うことができる。また、焼成は、脱バインダー後のグリーンチップを、好ましくは還元雰囲気下で1100〜1300℃程度に加熱することにより行うことができる。
そして、かかるグリーンチップの焼成後、得られた焼成物に、必要に応じて800〜1100℃、2〜10時間保持するアニール処理を施すことで、上述した構成を有するコンデンサ10が得られる。コンデンサ10の最外層2a、bの表面は、平坦化のため、あるいは外層ビア部6a、b表面を確実に露出させるため、必要に応じて研磨する。
次に、このコンデンサ10における外層ビア部6a、bの露出面の積層方向外側に、その露出面を覆うようにしてバンプ5a、bを形成してコンデンサ20を得る。バンプ用材料は、上述したバンプの構成材料及び/又はその原料を含むものであり、バンプの形成方法により異なる。バンプの形成方法は、従来バンプの形成に用いられている方法であれば特に限定されず、例えば、めっき法、蒸着法、ペーストを印刷後焼成する方法、導電材ボールや導電材シートを打ち抜いたものを搭載して焼成する方法、及びこれらを組み合わせた方法などが挙げられる。
バンプの形成は、例えば、まず、外層ビア部6a、bの露出面の中心位置をスクリーン印刷装置のペースト流出用開口部の中央に合わせた状態で、その開口部から銅ペーストを流出させて、外層ビア部6a、bの露出面を覆うように印刷する。その後、銅ペーストを所定温度で焼成して、外層ビア部6a、bと接合した銅バンプを得る。更に、その銅バンプの表面上にニッケルめっき及び金めっきを形成してバンプ5a、bが得られる。
こうして得られたコンデンサ20は、外層ビア部6a、bの露出面積S1が、内層ビア部6cの断面積S2よりも大きくなっており、バンプ5a、bに対するビア6の接合面積が従来と比較して増大している。バンプ金属種とビア金属種との導体同士は、相互拡散によって原子レベルでの接合が形成されている。そのため、従来接合メカニズムの主要因を占めていた、バンプ金属ペースト中のガラスフリットと誘電体表面凹凸部のアンカー効果による接合よりもその強度は高いと考えられる。コンデンサ20が、内部電極4とビア6との絶縁性を維持すると共に、バンプ5a、bの接合強度を従来よりも高めることができるのは、上述の要因によると考えられる。
また、ビア6は、積層体を通じて断面積がほぼ一定であった従来のビアと比較すると、積層体8との接合面積が、外層ビア部6a、bにおける側面積の増加分、及び外層ビア部6a、bの底面の分だけ大きくなっている。したがって、ビア6及び積層体8間の接合強度が従来よりも高くなっている。これによって、バンプ5a、bのコンデンサ10に対する接合強度の増大に伴い発生し得る、積層体8からのビア6の剥離をも一層有効に抑制することができる。
さらには、内層ビア部6cよりも断面積の大きい導体が積層電子部品の主表面に露出して、この露出面積の大きいビアの接合面積S4が形成するバンプの径とほぼ同等になる場合、従来、半田ボールによるバンプ形成の際に用いられるアンダーバンプメタルを設ける必要がなくなる。また、バンプ5a、b及びビア6間の接合面積が従来よりも増大するため、等価直列抵抗をより低減することができる。
次に、本発明の好適な実施形態について説明する。図3は、第施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。
コンデンサ30は、上述のコンデンサ10と同様に、複数のセラミック層2と複数の内部電極4(導体層)とが交互に積層され、その積層方向における両方の最外層2a、bが共にセラミック層である積層体8、及び、複数の異なる内部電極4同士を接続し、端面が露出しているビア6を備えた構成を有している。ただし、コンデンサ30は、コンデンサ10と異なり、最外層2a、bにおけるビア6の断面積が、それ以外の領域におけるものと同等となっている。また、最外層2a、bの領域に補強用導体柱7a、bが形成されている。
補強用導体柱7a、bは円柱状であって、それぞれビア6の外周側で最外層2a、bに埋設されており、その端面がコンデンサ30の最外層2a、bの主表面に露出している。その結果、コンデンサ30の主表面における導体の露出面は、ビア6及び補強用導体柱7a、bの露出面となるため、導体の露出面積はビア6の断面積よりも大きくなる。
ここで、図5を参照しながら、導体の露出面積とビア6の断面積との関係について説明する。図5の(b)は、図4に示すコンデンサの一部を抜き出したものであり、ビア6及び4本の補強用導体柱7aにバンプ5aを接続した状態を一部透視して斜視した図である。この図ではビア6、補強用導体柱7aは円形の断面を有しているが、断面形状はこれに限定されず、例えば多角形であってもよい。また、補強用導体柱7aの本数は4本に限定されず、1本又は4本以外の複数本であってもよい。ビア6の断面積(露出面積)はS2、補強用導体柱7aの露出面積はS6、バンプの接合面積はS4で示される。なお、バンプの接合面積S4は、ビア6との接合面積(露出面積S2に相当)と、補強用導体柱7aとの接合面積(露出面積S6×4に相当)と、最外層2aの主表面との接合面積と、の合計面積に相当する。
図5の(b)から明らかなように、導体すなわちビア6及び補強用導体柱7aの露出面積(S2+4×S6=S1)は、ビア6の断面積S2よりも大きくなっている。これにより、従来のように、ビア6のみがバンプ5aと接合した場合と比較して、本実施形態では、ビアを含む導体及びバンプ間の接合面積が大きくなり、それらの間の接合強度が一段と向上する。
ビア6の断面積S2に対する導体の露出面積S1の比(以下、「S1/S2」と表記する。)は、バンプ5aの接合面積S4に依存するが、このコンデンサの特性が有効に機能するビア6のピッチを400μm以下とした場合、実質的にバンプ5aの接合面の半径は150μm以下となるので、2.25〜26であると好ましく、4〜26であるとより好ましい。S1/S2が上記下限値未満の場合、補強用導体柱7aを設けたことによる接合強度の向上効果が顕著ではない傾向にある。また、上記上限値を上回ると、補強用導体柱7aをバンプ5aで被覆しようとすると、実質的に隣接したバンプ5a間の距離が狭まり容易に短絡する傾向にある。
図5の(b)では、ビア6及び補強用導体柱7aの露出面積とビア6の断面積との関係について示しているが、ビア6及び補強用導体柱7bの露出面積とビア6の断面積との関係についても同様である。また、補強用導体柱7a、bはその構成材料や断面積が互いに同一であっても、異なっていてもよい。
補強用導体柱7a、bは主として導電材料から構成されるものである。補強用導体柱7a、bの構成材料は、ビア6の構成材料と同様であることが好ましく、その観点から、例えば、Ag、Au、Ni、Cu、Pt、Pdやこれらを主成分とする合金を始めとする金属が好ましい。また、ビア6と同様にセラミック材料等の無機化合物材料が含有されていてもよい。
また、本実施形態における補強用導体柱7a、bの形状は柱状であれば特に限定されず、例えば、断面形状が円形、扇形、凸又は凹角形状の柱状であってもよい。これら補強用導体柱7a、bはビア6の周囲に形成されており、1つのビア6に対する本数は特に限定されない。更に、補強用導体柱7a、bは、後述するバンプ5a、bによって被覆可能な位置に配されていればよい。
図4は、本実施形態のコンデンサ30に、それぞれバンプ5a、bを接合したコンデンサ40の断面構造を概略的に示す図である。バンプ5a、bはビア6及びその周囲に形成された補強用導体柱7a、bの露出面を覆うようにして設けられており、それらに接合すると共に、最外層2a、bの表面にも一部接合している。ここで、再び図5を参照しながら、バンプ5aのコンデンサ30に対する接合面積と導体の露出面積との関係について説明する。図5の(b)ではバンプ5aのビア6等との接合面は円形面になっているが、接合面の形状はこれに限定されない。
図5の(b)から明らかなように、バンプ5aの接合面積S4は、導体の露出面積(S2+4×S6=S1)よりも大きくなっている。これにより、バンプ5aはビア6及び補強用導体柱7aの露出面の全面のみならず、最外層2aの主表面にも接合した状態となる。よって、バンプ5aの接合面積S4に対する導体の露出面積S1の比(以下、「S1/S4」と表記する。)が1を超える場合、すなわち、バンプ5aがビア6の露出面の全面のみ、又はその露出面の一部のみと接合する場合等と比較して、接合強度が一層高くなる。
特に、S1/S4は、0.25以上であると好ましく、0.44以上であるとより好ましく、1.0以上であると更に好ましい。S1/S4が0.25を下回ると、補強用導体柱7aを設けたことによる接合強度の向上効果が顕著ではない傾向にある。
図5の(b)では、バンプ5aのコンデンサ30に対する接合面積及び最外層2aにおける導体の露出面積の関係について示しているが、バンプ5bのコンデンサ30に対する接合面積及び最外層2bにおける導体の露出面積の関係についても同様である。また、バンプ5a、bはその構成材料や断面積が互いに同一であっても、異なっていてもよい。
次に、上述した構成を有するコンデンサ40の好適な製造方法について説明する。
コンデンサ40の製造においては、まず、セラミック層2を形成するためのセラミック層用ペースト、内部電極4を形成するための内部電極用ペースト、ビア6を形成するためのビア用ペースト、及び補強用導体柱7a、bを形成するための導体柱用ペーストをそれぞれ準備する。これらのうち、セラミック層用ペースト、内部電極用ペースト及びビア用ペーストについては、コンデンサ20の製造と同様のものを準備すればよい。また、導体柱用ペーストは、ビア用ペーストと同様のものを準備すればよい。ただし、ビア用ペーストの構成成分及び導体柱用ペーストの構成成分は、互いに同一であっても異なっていてもよい。
コンデンサ40の製造は、コンデンサ20の製造とほぼ同様にして行われる。ただし、コンデンサ40の製造において、コンデンサ20の製造と異なる1つの点は、最外層2a、bとなるべきセラミックグリーンシートに、内部の誘電体層2となるべきセラミックグリーンシートの貫通孔と同じ位置に同じ寸法の貫通孔(以下、「第1の貫通孔」という。)を設け、更にその貫通孔の周囲に、1つの貫通孔当たり1又は2以上の別の貫通孔(以下、「第2の貫通孔」という。)を設ける点である。また別の異なる点は、第1の貫通孔にはビア用ペーストを充填し、第2の貫通孔には導体柱用ペーストを充填する点である。更に別の異なる点は、バンプの形成の際に、コンデンサ30におけるビア6及び補強用導体柱7a、bの露出面の積層方向外側に、それらの露出面を覆うようにしてバンプ5a、bを形成する点である。
こうして得られたコンデンサ40は、導体としてビア6の端面のみが露出している場合と比較して、補強用導体柱7a、bの露出面積(4×S6)の分だけ、導体の露出面積S1が大きくなっており、バンプ5a、bとの導体の接合面積が従来と比較して増大している。したがって、コンデンサ40は、内部電極4とビア6との絶縁性を維持すると共に、バンプ5a、bの接合強度を十分に高めることができる。
また、補強用導体柱7a、bは、積層体8の内部に埋め込まれた状態になっている。そのため、補強用導体柱7a、b及び積層体8間で、いわゆるアンカー効果が奏される。したがって、バンプ5a、bのコンデンサ30に対する接合強度の増大に伴い発生し得る積層体8からのビア6の剥離を、剥離応力が補強用導体柱7a、b側に分散されるため、一層有効に抑制することができる。
さらには、補強用導体柱7a、bと、その補強用導体柱7a、bの露出面と同面積の露出面を有し且つ積層体8の表面上のみに形成された導体とを比較すると、補強用導体柱7a、bの方が積層体8と導体との接合面積が大きくなっている。これにより、コンデンサ40はバンプ5a、bをより強力に接合することができる。
以上、本発明の好適な実施形態について説明したが、本発明は、必ずしも上述の実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。例えば、好適な実施形態のコンデンサ20、40はコンデンサ10、30の積層方向の両外側にバンプ5a、bを設けたものであるが、例えば、コンデンサ10、30のいずれか一方の側のみにバンプを設けたものであってもよい。この場合、コンデンサ10、30におけるバンプ非形成面側には、ビア6の露出面を覆うようにセラミック層が更に形成されてもよい。
また、コンデンサ10、20では、図5から明らかなように、外層ビア部6a(及び6b)の面内方向ほぼ中央に内層ビア部6cが位置しているが、互いのビア間の絶縁が図れていれば、内層ビア部6cに対して外層ビア部6a、bが面内のいずれかの方面に偏っていてもよい。
上記実施形態では、ビア6がセラミック層2及び内部電極4からなる積層体8を全て貫通するような形態であったが、これに限定されず、ビア6は、複数の内部電極4を接続するものであれば、積層体8内部の一部を貫通するような形態であってもよい。
また、上述の第1実施形態では、外層ビア部6a、bが円柱状(あるいは円板状)であったが、角柱状あるいは角板状であってもよく、最外層2a、bの積層方向両外側に底面及び頂面を有する切頭錘状であってもよい。同様に、上述の第2実施形態では、補強用導体柱7a、bが設けられているが、それに代えて/加えて、板状、錘状、切頭錘状の補強用導体が設けられてもよい。
上述のコンデンサ20、40の製造方法においては、複数のセラミックグリーンシートのそれぞれに貫通孔を設けて、次いでビア用ペーストを充填した後に、それらのセラミックグリーンシートを積層したが、貫通孔を設けた複数のセラミックグリーンシートを積層した後に、積層したセラミックグリーンシートにわたって貫通した貫通孔にビア用ペーストを充填してもよい。あるいは、複数のセラミックグリーンシートを積層して積層体とした後に、その積層体に貫通孔を設けて、更にビア用ペーストを充填してもよい。
また、上述のコンデンサ20の製造方法において、バンプ5a、bをめっき法で形成してもよい。コンデンサ20は、外層ビア部6a、bの露出面積を内層ビア部6cの断面積よりも大きくしているため、近年の電子機器の小型化に伴い困難になってきているめっき法によるバンプの形成が容易に可能となる。めっき法によると、バンプの高さ精度が半田ボール法等と比較して向上するため、電子機器の小型化に伴うコンデンサの精密化に一層容易に対応可能となる。また、ビア6の露出面積が増大することで、ビア6をターゲットにしてバンプ5a、bを形成する際の位置決めが可能となる。したがって、かかる観点からも、電子機器の小型化に伴うコンデンサの精密化に一層容易に対応可能となる。
さらに、本発明の積層電子部品としては、上述したコンデンサに限られず、同様の積層構造を有する積層型の電子部品であれば特に制限されない。このような積層電子部品としては、積層圧電素子、積層セラミックパッケージ等が挙げられる。これらは、セラミック層や導体層の構成材料、あるいは、積層構造等が適宜変更されるとともに、上述した実施形態と同様のビア及びバンプを備えるものとなる。
以下、参考例を説明する
参考例1〜6、比較例1、2)
[積層セラミックコンデンサの製造]
まず、キャリアフィルムであるポリエチレンテレフタレートフィルム上に、セラミックペーストをドクターブレード法によって塗布した後、乾燥して厚さ5μmのセラミックグリーンシートを得た。セラミックペーストは、MgOに換算して2モル%、MnOに換算して3モル%、CaOに換算して3モル%、SiOに換算して6モル%、Yに換算して2モル%の組成を有するチタン酸バリウム(BaTiO)系のセラミック材料、バインダーであるポリビニルブチラール樹脂及び溶剤であるエタノールを含む有機ビヒクル、及び、可塑剤であるフタル酸ジオクチルと混合・混錬して調製したものを用いた。
それから、このセラミックグリーンシート上に、所望の形状となるようにスクリーン印刷法により内部電極ペーストを印刷して内部電極ペースト層を形成した。内部電極ペーストは、Ni粒子及び無機化合物粒子を、バインダーであるエチルセルロース樹脂及び溶剤であるテルピオネールを含む有機ビヒクルと混合・混錬して調製した。
次いで、内部電極ペースト層を形成したセラミックグリーンシートの所定の位置に、レーザーにより複数の円柱状の貫通孔(φ50μm)を設けた後、この貫通孔にそれぞれビア用ペーストを充填してビアを形成した。なお、セラミックグリーンシートにおけるビアは、隣り合うビアの外周間の間隔(ビア間距離)が400μmとなるように形成した。また、ビア用ペーストは、Ni粒子にセラミックグリーンシートと同様のBaTiOを微量添加し、バインダーであるエチルセルロース樹脂及び溶剤であるテルピオネールを含む有機ビヒクルと混合・混錬して調製した。こうして、ビアを有するセラミックグリーンシート上に内部電極ペースト層が形成されたグリーンシートAを得た。
次に、内部電極ペースト層を形成していない上記セラミックグリーンシートの上記所定の位置に、レーザーにより複数の円柱状の貫通孔を設けた後、この貫通孔にそれぞれ上述と同様のビア用ペーストを充填してビアを形成した。なお、貫通孔の直径は表1の「焼成前ビア直径」に示すとおりとした。こうして、ビアを有するセラミックグリーンシート上に内部電極ペースト層が形成されたグリーンシートBを得た。
Figure 0004961885
次いで、上記グリーンシートからキャリアシートを剥離した後、貫通孔の位置が一致するように、10層のグリーンシートB、100層のグリーンシートA、及び10層のグリーンシートBをこの順で積層して、更に1.0トンの圧力で積層方向にプレスしてグリーンチップを得た。続いて、得られたグリーンチップに対し、還元雰囲気下、1250℃で2時間焼成した後、所定の形状に切断して、図1に示すコンデンサ10と同様の構造を有する積層体を得た。
次に、この積層体の積層方向の両端面に対してラップ研磨を施した。その後、露出したビアの直径を測定した。結果を表1に示す。
更に、その積層体におけるビアの露出面の積層方向外側に、その露出面を覆うようにして、バンプ用ペーストを印刷法により塗布した。バンプ用ペーストは、Cu粒子を、バインダーであるエチルセルロース樹脂及び溶剤であるテルピオネールを含む有機ビヒクルと混合・混錬して調製した。塗布したペーストは、φ150μm、高さ50μmの半球状であった。そして、塗布したバンプ用ペーストを窒素雰囲気下、800℃で4時間焼成して、更にNiめっき(膜厚:1μm)及びAuめっき(膜厚:0.1μm)により被覆して、図2に示すのと同様の構造を有する積層セラミックコンデンサを得た。
[接合強度の測定]
得られた積層セラミックコンデンサのバンプに対して、シェア強度試験装置を用いて、接合強度(シェア強度)の測定を、露出面積の異なるビアに接合した各バンプそれぞれ20個について行った。試験条件は、シェア幅:100μm、シェア速度:0.1mm/秒、積層体からのシェア高さ:5μm(バンプ高さの10%に相当)とした。結果を表1に示す。なお表中の接合強度は平均値を示す。
表1より、ビアの露出面積が、コンデンサ内部のビアの断面積よりも大きくなり、バンプとの接合面積が大きくなることで、接合強度が飛躍的に高まることが確認された。また、S1/S4が25%以上となると、接合強度が一段と向上することも確認された。さらには、S1/S4が100%以上になると、シェア強度の標準偏差が小さくなることが確認された。これは、強度バラツキが低減することでコンデンサの生産が安定になるだけでなく、同一平面上に多くのバンプを搭載する電子部品の品質・信頼性向上という効果が奏されることを示唆する。
好適な実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。 好適な実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。 好適な実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。 好適な実施形態の積層セラミックコンデンサの断面構造を概略的に示す図である。 ビア、バンプ及び補強用導体柱の断面積の関係について説明するための概略斜視図である。
符号の説明
2…セラミック層、4…内部電極、5a、b…バンプ、6…ビア、6a、b…外層ビア部、6c…内層ビア部、7a、b…補強用導体柱、8…積層体、10、20、30、40…積層セラミックコンデンサ。

Claims (14)

  1. 誘電体層及び導体層が交互に積層され、少なくとも一方の最外層が前記誘電体層からなる最外誘電体層を具備した積層体と、
    前記積層体の内部において複数の異なる前記導体層同士を接続し、導電材料から主として構成されるビアと、
    前記ビアと接合し、導電材料から主として構成されるバンプと、を備える積層電子部品であって、
    前記ビアは、前記積層電子部品に、その積層方向に貫通して設けられ、
    前記積層電子部品の主表面に露出した前記ビアを含む導体の露出面積S1が、前記積層体の内部における前記ビアの前記積層方向に直交した断面積S2よりも大きく、
    前記ビアを含む前記導体は、前記ビアと、前記ビアの外周側で少なくとも前記最外誘電体層に埋設されるとともに前記積層電子部品の主表面に露出した、導電材料から主として構成される補強用導体と、を含有し、
    前記バンプは、前記積層電子部品の主表面に露出した前記ビア及び前記補強用導体の露出面に接合しており、
    前記補強用導体は、前記ビアと離隔して設けられている積層電子部品。
  2. 前記補強用導体は柱状であり、その端面が前記積層電子部品の主表面に露出している、請求項1に記載の積層電子部品。
  3. 前記バンプは、前記ビアを含む前記導体への接合面積と前記最外誘電体層の主表面への接合面積との合計面積S4に対する前記露出面積S1の比が0.25以上となるように設けられている、請求項1又は2に記載の積層電子部品。
  4. 両方の最外層が前記最外誘電体層である、請求項1〜のいずれか一項に記載の積層電子部品。
  5. 前記最外誘電体層はシート工法によって形成されており、かつ、8〜30μmの厚さを有する、請求項1〜のいずれか一項に記載の積層電子部品。
  6. 前記誘電体層はセラミック層である、請求項1〜のいずれか一項に記載の積層電子部品。
  7. 前記セラミック層は、主材料として高誘電率セラミック材料を含有する、請求項記載の積層電子部品。
  8. 前記高誘電率セラミック材料は、チタン酸バリウム系材料、鉛複合ペロブスカイト化合物系材料及びチタン酸ストロンチウム系材料からなる群より選ばれる1種以上の材料である、請求項記載の積層電子部品。
  9. 前記誘電体層は1〜25μmの厚さを有する、請求項1〜のいずれか一項に記載の積層電子部品。
  10. 前記導体層は、主材料としてNi又はNi合金を含有する、請求項1〜のいずれか一項に記載の積層電子部品。
  11. 前記導体層は、1〜25μmの厚さを有する、請求項1〜10のいずれか一項に記載の積層電子部品。
  12. 前記ビアにおける前記導電材料は金属である、請求項1〜11のいずれか一項に記載の積層電子部品。
  13. 前記金属は、Ag、Au、Ni、Cu、Pt及びPd、並びにこれらを主成分とする合金からなる群より選ばれる1種以上である、請求項12記載の積層電子部品。
  14. 積層コンデンサとして用いられる、請求項1〜13のいずれか一項に記載の積層電子部品。
JP2006212267A 2006-08-03 2006-08-03 積層電子部品 Active JP4961885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212267A JP4961885B2 (ja) 2006-08-03 2006-08-03 積層電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212267A JP4961885B2 (ja) 2006-08-03 2006-08-03 積層電子部品

Publications (2)

Publication Number Publication Date
JP2008041828A JP2008041828A (ja) 2008-02-21
JP4961885B2 true JP4961885B2 (ja) 2012-06-27

Family

ID=39176535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212267A Active JP4961885B2 (ja) 2006-08-03 2006-08-03 積層電子部品

Country Status (1)

Country Link
JP (1) JP4961885B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010036270B4 (de) * 2010-09-03 2018-10-11 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
US9076600B2 (en) * 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
CN108292914B (zh) 2015-12-11 2021-11-02 株式会社村田制作所 弹性波装置
KR102427926B1 (ko) * 2017-05-29 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
WO2024009899A1 (ja) * 2022-07-04 2024-01-11 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289118A (ja) * 1985-10-16 1987-04-23 Mitsubishi Electric Corp 数値制御装置
JP2004095685A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層コンデンサ及びその製造方法
JP2004153040A (ja) * 2002-10-31 2004-05-27 Ngk Spark Plug Co Ltd 積層コンデンサ
JP2005085995A (ja) * 2003-09-09 2005-03-31 Ngk Spark Plug Co Ltd セラミック基板の製造方法
JP2005123415A (ja) * 2003-10-17 2005-05-12 Ngk Spark Plug Co Ltd コンデンサの製造方法およびコンデンサ
JP4596892B2 (ja) * 2004-11-18 2010-12-15 京セラ株式会社 積層コンデンサ

Also Published As

Publication number Publication date
JP2008041828A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101532114B1 (ko) 적층 세라믹 전자부품
US20150243439A1 (en) Multilayer ceramic electronic component and board having the same mounted thereon
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US20100038120A1 (en) Layered ceramic electronic component and manufacturing method therefor
JP5301524B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP4597585B2 (ja) 積層電子部品及びその製造方法
US20200258683A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
US11145464B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20120162856A1 (en) Conductive paste composition for termination electrode and multilayer ceramic capacitor including the same and manufacturing method thereof
JP4961885B2 (ja) 積層電子部品
KR102004789B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101823249B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
US20120147517A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP5409261B2 (ja) 電子部品搭載用基板の製造方法
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP3940421B2 (ja) 積層セラミック部品およびその製造方法
KR20140112881A (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
JP4696443B2 (ja) 多層セラミック基板の製造方法
US10573462B2 (en) Capacitor component
JPS5917233A (ja) 複合積層セラミツク部品の製造方法
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4961885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3