KR20150045043A - 그래핀 전극의 형성방법 및 이를 포함하는 커패시터 - Google Patents

그래핀 전극의 형성방법 및 이를 포함하는 커패시터 Download PDF

Info

Publication number
KR20150045043A
KR20150045043A KR20130124099A KR20130124099A KR20150045043A KR 20150045043 A KR20150045043 A KR 20150045043A KR 20130124099 A KR20130124099 A KR 20130124099A KR 20130124099 A KR20130124099 A KR 20130124099A KR 20150045043 A KR20150045043 A KR 20150045043A
Authority
KR
South Korea
Prior art keywords
substrate
graphene electrode
graphenes
solution
graphene
Prior art date
Application number
KR20130124099A
Other languages
English (en)
Inventor
윤호경
유인규
양용석
홍성훈
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR20130124099A priority Critical patent/KR20150045043A/ko
Priority to US14/264,497 priority patent/US20150109719A1/en
Publication of KR20150045043A publication Critical patent/KR20150045043A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명의 실시예들에 따른 그래핀 전극의 형성방법은 기판 상에 그래핀들이 포함된 용액을 제공하는 것, 상기 기판 상에 패턴을 갖는 몰드를 눌러 상기 패턴에 상기 용액을 채우고, 상기 몰드에 온도 및 압력을 가해 상기 그래핀들을 상기 기판의 표면에 교차하게 배향시키는 것, 상기 용액을 제거하는 것, 및 상기 몰드를 상기 기판으로부터 분리하여 상기 기판 상에 상기 그래핀들을 포함하는 전극을 형성하는 것을 포함한다.

Description

그래핀 전극의 형성방법 및 이를 포함하는 커패시터{Method of forming a graphene electrode and a capacitor including the same}
본 발명은 그래핀 전극의 형성방법 및 이를 포함하는 커패시터에 관한 것으로, 더욱 상세하게는 기판의 표면에 교차하게 배향된 그래핀들을 포함하는 그래핀 전극의 형성방법 및 이를 포함하는 커패시터에 관한 것이다.
커패시터란 전기를 저장할 수 있는 장치 즉, 축전지라고 한다. 커패시터는 냉장고, 세탁기, TV 등의 가전제품 이외에도 컴퓨터, 핸드폰 등의 회로기판에 사용된다. 커패시터는 기본적으로 2개의 전극들을 대향시킨 구조로 되어 있고, 상기 전극들 간에 절연체를 넣어 만든다. 커패시터는 정전기식 커패시터, 전해식 커패시터, 및 전기화학식 커패시터의 세가지 형태로 분류된다.
정전기식 커패시터는 정전용량은 적으나 고전압 충방전이 가능하고 특히 수 ms 내의 빠른 방전시간으로 인하여 high voltage short pulse power system에 사용된다. 전해식 커패시터는 정전용량이 큰 커패시터로 보편적으로 사용되고 있다. 슈퍼 커패시터는 전기화학식 커패시터의 한 종류로서 순간적으로 많은 전기 에너지를 충전 후 높은 전류를 수 초 또는 수 분에 걸쳐 순간적 또는 연속적으로 방전 및 공급하는 장수명, 고출력 저장기기이다.
현재 슈퍼 커패시터는 활성탄, 탄소나노튜브(Carbon nano tube), 또는 그래핀을 전극재료로 사용하고 있다. 특히, 그래핀은 높은 전기전도도를 가져, 그래핀을 사용하여 슈퍼 커패시터의 성능을 향상하고자 노력하고 있다. 따라서, 그래핀을 이용하여 우수한 특성을 가지는 슈퍼 커패시터를 제작하는 경우 기판에 수직인 방향으로 배열되는 그래핀을 가지는 전극구조가 이상적이다. 그러나, 그래핀은 수직인 방향으로 배열하기 위해서는 값비싼 공정비용이 요구된다.
본 발명이 해결하고자 하는 과제는 공정단가를 최소화하는 그래핀 전극의 형성방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 성능이 보다 향상된 커패시터를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 그래핀 전극의 형성방법은 기판 상에 그래핀들이 포함된 용액을 제공하는 것, 상기 기판 상에 패턴을 갖는 몰드를 눌러 상기 패턴에 상기 용액을 채우고, 상기 몰드에 온도 및 압력을 가해 상기 그래핀들을 상기 기판의 표면에 교차하게 배향시키는 것, 상기 용액을 제거하는 것, 및 상기 몰드를 상기 기판으로부터 분리하여 상기 기판 상에 상기 그래핀들을 포함하는 전극을 형성하는 것을 포함한다.
상기 용액에 포함된 상기 그래핀들은 배향성 없이 상기 용액 내에 분포되어 있을 수 있다.
상기 용액은 열처리공정 또는 건조공정에 의해 제거될 수 있다.
상기 기판 상에 상기 용액을 제공하는 것은, 상기 기판 상에 용액방울을 떨어뜨리거나 또는 상기 기판 상에 용액을 도포하여 용액막을 형성하는 것을 포함할 수 있다.
상기 몰드는 PDMS, 폴리우레탄(PUA), 폴리염화비닐(PVC), 실리콘, 실리콘 산화물, 또는 니켈을 포함할 수 있다.
본 발명의 실시예들에 따른 커패시터는 제 1 기판, 상기 제 1 기판 상에 상기 제 1 기판의 표면에 교차하게 배향된 제 1 그래핀들을 포함하는 제 1 그래핀 전극, 제 2 기판, 상기 제 1 그래핀 전극과 이격공간을 갖고, 상기 제 2 기판 상에 상기 제 2 기판의 표면에 교차하게 배향된 제 2 그래핀들을 포함하며 상기 제 1 그래핀 전극과 마주보며 배치된 제 2 그래핀 전극, 및 상기 제 1 그래핀 전극 및 상기 제 2 그래핀 전극 사이의 이격공간에 제공된 분리막을 포함한다.
상기 제 1 그래핀 전극은 상기 제 1 그래핀들과 결합 및/또는 혼합 또는 상기 제 1 그래핀들 사이를 채우는 활물질을 더 포함할 수 있다.
상기 활물질은 산화물, 질화물, 이들의 혼합물질 또는 전기전도성 고분자 물질일 수 있다.
상기 제 1 그래핀 전극 및 상기 제 2 그래핀 전극은 돌출영역과 오목영역을 반복적으로 가지며, 상기 제 1 그래핀 전극의 돌출영역과 상기 제 2 그래핀 전극의 돌출영역 및 상기 제 1 그래핀 전극의 오목영역 및 상기 제 2 그래핀 전극의 오목영역은 서로 마주보며 배치될 수 있다.
상기 분리막은 상기 제 1 그래핀 전극과 상기 제 2 그래핀 전극의 돌출영역 사이에 제공될 수 있다.
상기 제 1 기판 상에 상기 제 1 기판에 수평으로 배향된 제 1 수평 그래핀들, 및 상기 제 2 기판 상에 상기 제 2 기판에 수평으로 배향된 제 2 수평 그래핀들을 더 포함할 수 있다.
서로 인접하는 상기 제 1 그래핀 전극과 상기 제 2 그래핀 전극의 일부 영역에 상기 분리막을 관통하는 홀들을 포함할 수 있다.
상기 제 1 그래핀 전극 및 상기 제 2 그래핀 전극 사이를 채우는 전해질을 더 포함할 수 있다.
상기 분리막은 기공들을 포함하되, 상기 전해질은 상기 제 1 그래핀들 사이의 공간 상기 제 2 그래핀들 사이의 공간 및 상기 기공들의 일부 또는 전부를 채울 수 있다.
상기 제 1 기판 및 상기 제 2 기판은 고분자 기판, 알루미늄과 같은 금속 물질이 코팅된 기판, 금속 기판, 금속호일 또는 실리콘 및 유리가 혼합된 기판일 수 있다.
본 발명의 실시예들에 따른 커패시터는 기판의 표면에 교차하게 배향된 그래핀들을 갖는 전극을 포함한다. 상기 그래핀들은 기판에 수평으로 배향된 그래핀들보다 전자의 이동을 원활히 하여 우수한 전기화학적 특성을 갖는 커패시터를 구현할 수 있다.
본 발명의 실시예들에 따른 그래핀 전극의 형성방법은 그래핀들이 포함된 용액이 제공된 기판 상에 몰드를 찍을 때 상기 몰드에 일정 온도 및 압력을 가하여 기판의 표면에 교차하도록 그래핀들을 배향하는 것을 포함한다. 이에 따라, 값비싼 공정비용 없이 상기 그래핀들을 상기 기판의 표면에 교차하게 배향시킬 수 있다.
도 1은 본 발명의 실시예 1에 따른 커패시터를 나타낸 단면도이다.
도 2는 본 발명의 실시예들에 따른 기판의 표면에 교차하게 배향된 그래핀을 나타낸 사진이다.
도 3은 본 발명의 실시예 2에 따른 커패시터를 나타낸 단면도이다.
도 4는 본 발명의 실시예 3에 따른 커패시터를 나타낸 단면도이다.
도 5는 본 발명의 실시예 4에 따른 커패시터를 나타낸 단면도이다.
도 6은 본 발명의 실시예 5에 따른 커패시터를 나타낸 단면도이다.
도 7a 내지 도 7e는 본 발명의 실시예들에 따른 커패시터에 포함된 그래핀 전극의 제조 방법을 나타낸 단면도들이다.
도 8a 내지 도 8e는 본 발명의 다른 실시예들에 따른 커패시터에 포함된 그래핀 전극의 제조 방법을 나타낸 단면도들이다.
도 9a 내지 도 9d는 본 발명의 또 다른 실시예에 따른 커패시터에 포함된 그래핀 전극의 제조 방법을 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예 1에 따른 커패시터를 나타낸 단면도이다. 도 2는 본 발명의 실시예들에 따른 기판의 표면에 교차하게 배향된 그래핀을 나타낸 사진이다.
도 1을 참조하면, 커패시터는 서로 마주보는 제 1 기판(11) 및 제 2 기판(21), 상기 제 1 기판(11) 상에 형성된 제 1 그래핀 전극(13), 상기 제 2 기판(21) 상에 형성된 제 2 그래핀 전극(23), 및 상기 제 1 그래핀 전극(13)과 상기 제 2 그래핀 전극(23) 사이에 제공된 분리막(31)을 포함한다.
상기 제 1 기판(11) 및 상기 제 2 기판(21)은 금속 기반의 기판일 수 있다. 예를 들어, 상기 제 1 기판(11) 및 상기 제 2 기판(21)은 고분자 기판, 알루미늄과 같은 금속 물질이 코팅된 기판, 금속 기판, 금속호일 또는 실리콘 및 유리가 혼합된 기판일 수 있다.
상기 제 1 그래핀 전극(13)은 상기 제 1 기판(11)의 상부면에 교차하게 배향된 제 1 그래핀들(15)을 포함할 수 있다. 상기 제 2 그래핀 전극(23)은 상기 제 1 기판(11)의 상부면과 마주보는 상기 제 2 기판(21)의 하부면에 교차하게 배향된 제 2 그래핀들(25)을 포함할 수 있다. 상기 제 1 그래핀 전극(13) 및 상기 제 2 그래핀 전극(23)은 약 수백 nm 내지 약 수백 ?의 두께를 가질 수 있다. 상기 제 1 및 제 2 그래핀 전극들(13, 23)의 두께가 너무 얇으면 상기 커패시터에서의 에너지 저장량이 적어지고, 두께가 너무 두껍게 되면 재료비의 상승이 발생하고 전해질(33)의 이동이 원활하지 못하게 된다.
그래핀은 탄소 원자가 벌집 모양의 육각형 형태로 연결된 2차원 평면 구조를 이루는 물질이다. 도 2를 참조하면, 상기 그래핀들이 수직으로 배향된 모습을 확인할 수 있다.
실시예들에 따르면, 상기 제 1 및 제 2 기판들(11, 21) 상에 상기 제 1 및 제 2 기판들(11, 21)의 표면에 교차하게 배향된 상기 제 1 그래핀들(15) 및 상기 제 2 그래핀들(25)은 큰 표면적을 가져 전자의 이동을 원활히 할 수 있다. 따라서, 우수한 전기화학적 특성을 갖는 커패시터를 구현할 수 있다.
상기 분리막(31)은 상기 제 1 그래핀 전극(13)과 상기 제 2 그래핀 전극(23) 간의 접촉에 의한 단락을 방지하는 역할을 한다. 상기 분리막(31)은 기공들(32)을 포함할 수 있다. 상기 분리막(31)은 예를 들어, 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리비닐리덴플로라이드(PVDF), 폴리비닐리덴클로라이드, 폴리 아크릴로니트릴(PAN), 폴리아크릴아미드(PAAm), 폴리테트라플로오로 에틸렌(PTFE), 폴리설폰, 폴리에테르술폰(PES), 폴리카보네이트(PC), 폴리아미드(PA), 폴리이미드(PI), 폴리에틸렌옥사이드(PEO), 폴리프로필렌옥사이드(PPO), 셀룰로오스계 고분자, 및 폴리아크릴계 고분자로 이루어진 그룹으로부터 선택되는 1종 이상의 고분자로부터 제조된 미세 다공성 막일 수 있다.
상기 제 1 그래핀 전극(13)과 상기 제 2 그래핀 전극(23) 사이에 전해질(33)이 채워질 수 있다. 상세하게, 상기 전해질(33)은 상기 제 1 그래핀들(15) 사이의 공간 및 상기 제 2 그래핀들(25) 사이의 공간의 전부 또는 일부에 채워질 수 있다. 아울러, 상기 전해질(33)은 상기 분리막(31)에 포함된 상기 기공들(32)의 전부 또는 일부를 채울 수 있다. 상기 전해질(33)은 TEABF4, TEMABF4 등의 비리튬염을 포함하거나, LiPF6, LiBF4, LiCLO4, LiN(CF3 SO2)2, CF3SO3Li, LiC(SO2CF3)3, LiAsF6 및 LiSbF6로 이루어진 그룹으로부터 선택되는 1종 이상의 리튬 염을 포함하는 유기 전해질 또는 이들의 혼합일 수 있다.
도 3은 본 발명의 실시예 2에 따른 커패시터를 나타낸 단면도이다. 도 4는 본 발명의 실시예 3에 따른 커패시터를 나타낸 단면도이다. 설명의 간결함을 위해, 도 3 및 도 4에 도시된 실시예들에서, 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 3 및 도 4를 참조하면, 상기 제 1 기판(11) 상에 형성된 상기 제 1 그래핀 전극(13)은 돌출영역(13a)과 오목영역(13b)을 반복적으로 가질 수 있다. 상기 제 1 그래핀 전극(13)은 상부면, 바닥면 및 측벽들을 가질 수 있다. 상세하게, 상기 제 1 그래핀 전극(13)의 돌출영역(13a)은 상기 제 1 그래핀 전극(13)의 상부면을 가지며, 상기 제 2 그래핀 전극(23)의 오목영역(13b)은 상기 제 1 그래핀 전극(13)의 바닥면을 가진다. 상기 제 1 그래핀 전극(13)의 측벽들은 상기 제 1 그래핀 전극(13)의 상부면과 상기 제 1 그래핀 전극(13)의 바닥면이 연장되어 형성될 수 있다. 상기 돌출영역(13a)에 포함된 상기 제 1 그래핀들(15)은 상기 오목영역(13b)에 포함된 상기 제 2 그래핀들(25)보다 더 길 수 있다.
이와 동일하게, 상기 제 2 기판(21) 상에 형성된 상기 제 2 그래핀 전극(23)은 돌출영역(23a)과 오목영역(23b)을 반복적으로 가질 수 있다. 상기 제 2 그래핀 전극(23)은 상기 제 1 그래핀 전극(13)과 이격공간을 가지며 서로 마주보도록 배치될 수 있다. 상세하게, 상기 제 2 그래핀 전극(23)의 상기 돌출영역(23a)은 상기 제 1 그래핀 전극(13)의 상기 돌출영역(13a)과 마주보며 배치되고, 상기 제 2 그래핀 전극(23)의 상기 오목영역(23b)은 상기 제 1 그래핀 전극(13)의 상기 오목영역(13b)과 마주보며 배치된다.
상기 제 1 그래핀 전극(13)의 상기 돌출영역(13a)과 상기 제 2 그래핀 전극(23)의 상기 돌출영역(23a) 사이에 분리패턴(41)이 제공될 수 있다.
상기 제 1 그래핀 전극(13)의 측벽들 및 상기 제 2 그래핀 전극(23)의 측벽들에 둘러싸인 홀(43)이 형성될 수 있다. 상기 홀(43)은 상기 오목 영역들(13b, 23b)에 포함된 상기 제 1 그래핀들(15) 및 상기 제 2 그래핀들(25)은 상기 홀(43)에 노출될 수 있다.
다른 한편, 도 4와 같이, 상기 분리막(31)은 상기 제 1 그래핀 전극(13) 및 상기 제 2 그래핀 전극(23) 사이에 제공될 수 있다. 상기 홀들(43)은 상기 분리막(31)에 분리되어 서로 마주보며 상기 제 1 그래핀 전극(13) 및 상기 제 2 그래핀 전극(23) 각각에 형성될 수 있다.
상기 제 1 그래핀 전극(13) 및 상기 제 2 그래핀 전극(23) 사이를 채우는 상기 전해질(33)은 상기 홀들(43)의 전부 또는 일부에 채워질 수 있다.
도 5는 본 발명의 실시예 4에 따른 커패시터를 나타낸 단면도이다. 설명의 간결함을 위해, 도 5에 도시된 실시예에서, 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 5를 참조하면, 제 1 그래핀 전극(13)은 상기 제 1 기판(11)의 상부면에 수평으로 배향되어 상기 제 1 기판(11) 상에 적층된 제 1 수평 그래핀들(17)과 상기 적층된 제 1 수평 그래핀들(17) 중의 최상부에 배치된 상기 제 1 수평 그래핀(17)의 표면에 교차하게 배향된 제 1 그래핀들(15)을 포함할 수 있다. 이와 마찬가지로, 상기 제 2 그래핀 전극(23)은 상기 제 1 기판(11)의 상부면과 마주보는 상기 제 2 기판(21)의 하부면에 수평으로 배향되어 상기 제 2 기판(21) 상에 적층된 제 2 수평 그래핀들(27)과 상기 적층된 제 2 수평 그래핀들 중의 최상부에 배치된 상기 제 2 수평 그래핀의 표면에 교차하게 배향된 제 2 그래핀들(25)을 포함할 수 있다.
상기 제 1 그래핀 전극(13)과 상기 제 2 그래핀 전극(23) 사이에 분리막(31)이 형성될 수 있다. 서로 인접하는 상기 제 1 그래핀 전극(13)과 상기 제 2 그래핀 전극(23)의 일부 영역에 상기 분리막(31)을 관통하는 홀들(43)이 형성될 수 있다.
도 6은 본 발명의 실시예 4에 따른 커패시터를 나타낸 단면도이다. 설명의 간결함을 위해, 도 6에 도시된 실시예에서, 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 6을 참조하면, 상기 제 1 그래핀 전극(13)은 상기 제 1 기판(11)의 상부면에 교차하게 배향되는 상기 제 1 그래핀들(15)을 포함할 수 있다. 상기 제 2 기판(21) 상에 형성된 전극 활물질층(53)은 상기 제 2 기판(21)의 하부면에 교차하게 배향되는 상기 제 2 그래핀들(25)과 활물질(51)을 포함할 수 있다. 상기 활물질(51)은 상기 제 2 그래핀들(25)과 결합 및/또는 혼합될 수 있다. 반면에, 상기 활물질(51)은 상기 제 2 그래핀들(25) 사이를 채울 수 있다. 상기 활물질(51)은 faradaic 반응에 의한 전자저항 특성을 갖는 소재로 산화물, 질화물, 이들의 혼합물질 또는 전기전도성 고분자 물질일 수 있다.
상기 산화물은 예를 들어, 리튬 함유 금속 산화물, 납 함유 산화물, 망간 함유 산화물, 루테늄 함유 산화물, 바나늄 함유 산화물, 코발트 함유 산화물, 또는 니켈 함유 산화물일 수 있다. 상기 질화물은 예를 들어, 바나늄 포함 질화물일 수 있다. 상기 전기전도성 고분자 물질은 예를 들어, Polyacetylene을 기반으로 하는 PA계 고분자 물질, Polyaniline을 기반으로 하는 PANI계 고분자 물질, Polypyrrole을 기반으로 하는 PPy계 고분자 물질, Polythiophene을 기반으로 하는 PTh계 고분자 물질, Poly(3,4-ethylenedioxylthiophene)을 기반으로 하는 PEDOT계 고분자 물질, Poly(phenyl vinlene)을 기반으로 하는 PPV계 고분자 물질 또는 Polyfluorene을 기반으로 하는 PF계 고분자 물질일 수 있다.
도 7a 내지 도 7e는 본 발명의 실시예에 그래핀 전극의 형성방법을 나타낸 단면도들이다. 도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 그래핀 전극의 형성방법을 나타낸 단면도들이다.
도 7a 및 도 8b를 참조하면, 기판(1) 상에 그래핀들(2a)이 포함된 용액(2)을 떨어뜨린다. 상기 그래핀들(2a)은 상기 방울(2) 내에 배향성 없이 분포될 수 있다. 상기 용액(2)은 분산액으로 사용하는 유기용매일 수 있다. 상기 기판(1)은 고분자 기판, 알루미늄과 같은 금속 물질이 코팅된 기판, 금속 기판, 금속 호일 또는 실리콘 및 유리가 혼합된 기판일 수 있다. 도 7a와 같이 상기 용액(2)은 방울 형태일 수 있다. 이와 달리, 도 8a와 같이, 상기 용액(2)은 상기 기판(1) 상에 막 형태로 코팅될 수 있다. 상기 용액(2)은 스핀 코팅법으로 상기 기판(1) 상에 코팅될 수 있다.
도 7b 및 도 8b 내지 도 7c 및 도 8c를 참조하면, 상기 기판(1) 상에 패턴들을 갖는 몰드(5)를 눌러 상기 몰드(5)의 패턴들에 상기 용액(2)을 채우고, 상기 그래핀들(2a)을 상기 기판(1) 상에 상기 기판(1)의 표면에 교차하게 배향시킨다. 상기 그래핀들(2a)은 상기 몰드(5)가 일정 온도 및 일정 압력으로 상기 기판(1) 상에 가압될 때 상기 기판(1) 표면에 교차하게 배향될 수 있다. 상세하게, 상기 몰드(5)로 상기 기판(1)에 압력을 가하면, 상기 그래핀들(2a)이 모세관력(capillary force)에 의해 수직 방향으로 배향될 수 있다. 상기 온도는 약 수십 °C 내지 약 수백 °C일 수 있다. 상기 압력은 약 1기압(atm) 내지 약 수십 기압(atm)일 수 있다. 상기 몰드(5)는 고분자 물질(예를 들어, PDMS, 폴리우레탄(PUA), 폴리염화비닐(PVC)), 실리콘, 실리콘 산화물, 또는 니켈을 포함할 수 있다.
실시예들에 따르면, 인쇄공정을 기반으로 하는 상기 몰드(5)를 사용하여 상기 용액(2)에 랜덤하게 분산된 상기 그래핀들(2a)을 상기 기판(1)의 표면에 교차하게 배향할 수 있어, 공정비용을 최소화할 수 있다.
도 7d 및 도 8d를 참조하면, 상기 용액방울(2) 및 상기 용액막(3)을 제거하여 상기 기판(1)과 상기 몰드(5) 사이에 상기 그래핀들(2a)만 남긴다. 상기 용액방울(2) 및 상기 용액막(3)은 열처리 공정 또는 건조공정을 통해 제거될 수 있다.
도 7e 및 도 8e를 참조하면, 상기 몰드(5)를 상기 기판(1)으로부터 분리하여 상기 기판(1) 상에 상기 기판(1)의 표면에 교차하게 배향된 상기 그래핀들(2a)을 포함하는 전극(7)을 형성할 수 있다.
도 9a 내지 도 9d는 본 발명의 또 다른 실시예에 따른 커패시터의 제조 방법을 나타낸 단면도들이다. 설명의 간결함을 위해, 도 9a 내지 도 9d에서 도시된 또 다른 실시예에서, 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 9a를 참조하면, 상기 그래핀들(2a)이 램덤하게 분산된 용액(2)을 상기 몰드(5) 상에 도포하여 상기 패턴들에 상기 용액(2)을 채운다.
도 9b 및 도 9c를 참조하면, 상기 용액(2)이 채워진 상기 몰드(5)를 상기 기판(1)의 표면에 일정 온도로 가압하여 상기 그래핀들(2a)이 상기 기판(1)의 표면에 교차하게 배향된다. 상기 그래핀들(2a)을 배향시킨 후, 상기 용액(2)은 열처리 공정 또는 건조공정을 통해 제거될 수 있다.
도 9d를 참조하면, 상기 몰드(5)를 상기 기판(1)으로부터 분리하여 상기 기판(1) 상에 상기 기판(1)의 표면에 교차하게 배향된 상기 그래핀들(2a)을 포함하는 상기 전극(7)을 형성할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
11: 제 1 기판
13: 제 1 그래핀 전극
15: 제 1 그래핀들
21: 제 2 기판
23: 제 2 그래핀 전극
25: 제 2 그래핀들
31: 분리막
32: 기공들
33: 전해질

Claims (15)

  1. 기판 상에 그래핀들이 포함된 용액을 제공하는 것;
    상기 기판 상에 패턴을 갖는 몰드를 눌러 상기 패턴에 상기 용액을 채우고, 상기 몰드에 온도 및 압력을 가해 상기 그래핀들을 상기 기판의 표면에 교차하게 배향시키는 것;
    상기 용액을 제거하는 것; 및
    상기 몰드를 상기 기판으로부터 분리하여 상기 기판 상에 상기 그래핀들을 포함하는 전극을 형성하는 것을 포함하는 그래핀 전극의 형성방법.
  2. 제 1 항에 있어서,
    상기 용액에 포함된 상기 그래핀들은 배향성 없이 상기 용액 내에 분포되어 있는 그래핀 전극의 형성방법.
  3. 제 1 항에 있어서,
    상기 용액은 열처리공정 또는 건조공정에 의해 제거되는 그래핀 전극의 형성방법.
  4. 제 1 항에 있어서,
    상기 기판 상에 상기 용액을 제공하는 것은, 상기 기판 상에 용액방울을 떨어뜨리거나 또는 상기 기판 상에 용액을 도포하여 용액막을 형성하는 것을 포함하는 그래핀 전극의 형성방법.
  5. 제 1 항에 있어서,
    상기 몰드는 PDMS, 폴리우레탄(PUA), 폴리염화비닐(PVC), 실리콘, 실리콘 산화물, 또는 니켈을 포함하는 그래핀 전극의 형성방법.
  6. 제 1 기판;
    상기 제 1 기판 상에 상기 제 1 기판의 표면에 교차하게 배향된 제 1 그래핀들을 포함하는 제 1 그래핀 전극;
  7. 제 6 항에 있어서,
    상기 제 1 그래핀 전극은 상기 제 1 그래핀들과 결합 및/또는 혼합 또는 상기 제 1 그래핀들 사이를 채우는 활물질을 더 포함하는 커패시터.
  8. 제 7 항에 있어서,
    상기 활물질은 산화물, 질화물, 이들의 혼합물질 또는 전기전도성 고분자 물질인 커패시터.
  9. 제 6 항에 있어서,
    상기 제 1 그래핀 전극 및 상기 제 2 그래핀 전극은 돌출영역과 오목영역을 반복적으로 가지며, 상기 제 1 그래핀 전극의 돌출영역과 상기 제 2 그래핀 전극의 돌출영역 및 상기 제 1 그래핀 전극의 오목영역 및 상기 제 2 그래핀 전극의 오목영역은 서로 마주보며 배치되는 커패시터.
  10. 제 9 항에 있어서,
    상기 분리막은 상기 제 1 그래핀 전극과 상기 제 2 그래핀 전극의 돌출영역들 사이에 제공되고, 상기 오목 영역들 사이에는 제공되지 않는 커패시터.
  11. 제 6 항에 있어서,
    상기 제 1 기판 상에 상기 제 1 기판에 수평으로 배향된 제 1 수평 그래핀들; 및
    상기 제 2 기판 상에 상기 제 2 기판에 수평으로 배향된 제 2 수평 그래핀들을 더 포함하는 커패시터.
  12. 제 11 항에 있어서,
    서로 인접하는 상기 제 1 그래핀 전극과 상기 제 2 그래핀 전극의 일부 영역에 상기 분리막을 관통하는 홀들을 포함하는 커패시터.
  13. 제 6 항에 있어서,
    상기 제 1 그래핀 전극 및 상기 제 2 그래핀 전극 사이를 채우는 전해질을 더 포함하는 커패시터.
  14. 제 13 항에 있어서,
    상기 분리막은 기공들을 포함하되,
    상기 전해질은 상기 제 1 그래핀들 사이의 공간 상기 제 2 그래핀들 사이의 공간 및 상기 기공들의 일부 또는 전부를 채우는 커패시터.
  15. 제 6 항에 있어서,
    상기 제 1 기판 및 상기 제 2 기판은 고분자 기판, 알루미늄과 같은 금속 물질이 코팅된 기판, 금속 기판, 금속호일 또는 실리콘 및 유리가 혼합된 기판인 커패시터.
KR20130124099A 2013-10-17 2013-10-17 그래핀 전극의 형성방법 및 이를 포함하는 커패시터 KR20150045043A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130124099A KR20150045043A (ko) 2013-10-17 2013-10-17 그래핀 전극의 형성방법 및 이를 포함하는 커패시터
US14/264,497 US20150109719A1 (en) 2013-10-17 2014-04-29 Method of forming graphene electrode and capacitor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130124099A KR20150045043A (ko) 2013-10-17 2013-10-17 그래핀 전극의 형성방법 및 이를 포함하는 커패시터

Publications (1)

Publication Number Publication Date
KR20150045043A true KR20150045043A (ko) 2015-04-28

Family

ID=52825962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130124099A KR20150045043A (ko) 2013-10-17 2013-10-17 그래핀 전극의 형성방법 및 이를 포함하는 커패시터

Country Status (2)

Country Link
US (1) US20150109719A1 (ko)
KR (1) KR20150045043A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210066593A (ko) * 2019-11-28 2021-06-07 한국과학기술연구원 마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법, 이를 이용한 커패시터의 제조 방법 및 이차원 소재로 구성된 커패시터

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101507058B (zh) 2006-07-14 2013-05-01 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
US10050104B2 (en) 2014-08-20 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same
US9332632B2 (en) * 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
CN107024806A (zh) * 2017-04-20 2017-08-08 深圳市华星光电技术有限公司 显示基板的制作方法、显示基板及液晶显示面板
CN113517145B (zh) * 2021-03-22 2023-05-16 西湖大学 超级电容器的极板、超级电容器及其制作方法
CH719599A1 (fr) * 2022-04-12 2023-10-31 Graphenaton Tech Sa Structure multicouche flexible pour fabriquer une batterie.
CN114800989B (zh) * 2022-04-21 2023-08-11 常州富烯科技股份有限公司 石墨烯纤维、模具、石墨烯纤维增强导热垫片、制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210066593A (ko) * 2019-11-28 2021-06-07 한국과학기술연구원 마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법, 이를 이용한 커패시터의 제조 방법 및 이차원 소재로 구성된 커패시터

Also Published As

Publication number Publication date
US20150109719A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
KR20150045043A (ko) 그래핀 전극의 형성방법 및 이를 포함하는 커패시터
US11842850B2 (en) High-voltage devices
JP2023040187A (ja) ナノ多孔性セパレータ層を利用するリチウム電池
US8488300B2 (en) Carbon nanotube based supercapacitor
TWI601330B (zh) 電極材料及能量儲存設備
Samantara et al. Materials development for Active/Passive components of a supercapacitor: background, present status and future perspective
US10818441B2 (en) Electrode graphite film and electrode divider ring for an energy storage device
US20170005318A1 (en) Laminated-type battery and method for manufacturing the same
US20190341648A1 (en) Hole-containing electrode designs for lithium ion battery and capacitor hybrid systems
CN102549691A (zh) 具有织构化涂层的集电器
US20120063059A1 (en) Hybrid supercapacitor and method of manufacturing the same
US20150325885A1 (en) Method for producing electrical storage device, and electrical storage device
JP5384162B2 (ja) リチウムイオンキャパシタ
KR20190121755A (ko) 축전 장치의 전극 및 그 제조 방법
KR101883005B1 (ko) 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터
KR20150122320A (ko) 커패시터 및 이의 제조 방법
JP2010238680A (ja) 蓄電デバイス用電極およびその製造方法並びにリチウムイオンキャパシタ
US20160217939A1 (en) Method of manufacturing electrode and method of manufacturing capacitor including electrode formed thereby
KR102013173B1 (ko) 울트라커패시터 전극용 조성물, 이를 이용한 울트라커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 울트라커패시터
EP3157076A1 (en) Metal-air battery
KR20130030574A (ko) 전극 활물질, 이의 제조방법 및 이를 포함하는 전기 화학 캐패시터
JP5919929B2 (ja) リチウムイオン二次電池用電極の製造方法
JP2001283811A (ja) セパレータ及び非水電解質電池
US20200286688A1 (en) Capacitive energy storage device and method of producing the same
JP2010238876A (ja) 蓄電デバイス用電極およびその製造方法、蓄電デバイス要素並びにリチウムイオンキャパシタ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid