JP6369560B2 - セラミック配線基板およびセラミック配線基板の製造方法 - Google Patents

セラミック配線基板およびセラミック配線基板の製造方法 Download PDF

Info

Publication number
JP6369560B2
JP6369560B2 JP2016558411A JP2016558411A JP6369560B2 JP 6369560 B2 JP6369560 B2 JP 6369560B2 JP 2016558411 A JP2016558411 A JP 2016558411A JP 2016558411 A JP2016558411 A JP 2016558411A JP 6369560 B2 JP6369560 B2 JP 6369560B2
Authority
JP
Japan
Prior art keywords
wiring board
ceramic
ceramic wiring
via conductor
ceramic insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016558411A
Other languages
English (en)
Other versions
JPWO2016167355A1 (ja
Inventor
鷲見 高弘
高弘 鷲見
隆宏 岡
隆宏 岡
佳丈 山上
佳丈 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016167355A1 publication Critical patent/JPWO2016167355A1/ja
Application granted granted Critical
Publication of JP6369560B2 publication Critical patent/JP6369560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Description

この発明は、セラミック配線基板およびセラミック配線基板の製造方法に関するものであり、特に、セラミック配線基板が備えるセラミック絶縁体が結晶質と非晶質とを含む、いわゆるガラスセラミックであるセラミック配線基板に関する。
セラミック配線基板は、セラミック絶縁体と、セラミック絶縁体の主面に直交して形成されるビア導体および平行に形成されるパターン導体と、絶縁体の主面に形成される実装電極とを備えている。そして、セラミック配線基板は、情報通信の高速化に伴い、GHz帯以上の高周波領域で使用されることが多くなっている。そのため、セラミック絶縁体は、伝送損失を低減させるように、例えばガラスセラミックのような低誘電率のものが用いられている。
また、ビア導体およびパターン導体は、耐マイグレーション性に優れるとされるCuを成分とする金属粉末と、非晶質粉末と、有機ビヒクルとを含む導体ペーストを用いて形成されている。ここで、非晶質粉末は、セラミック配線基板が備えるセラミック絶縁体の原料粉末と金属粉末との、焼結時における収縮挙動を合わせ、セラミック絶縁体と各導体との接合を強固にするために添加されている。さらに、ICチップなどの電子部品が接続される実装電極は、セラミック配線基板の内部に設けられているビア導体の、セラミック配線基板の主面に露出している端部にめっきを施すことにより形成されている。
このような導体ペーストにより形成された焼成前ビア導体を焼成すると、セラミック配線基板の主面に露出しているビア導体の端部に、導体ペースト中に含まれていた非晶質が浮き出してくる。そのため、実装電極を形成するためのめっき工程において、ビア導体の端部にめっきが付かないという問題がある。
そこで、特開2003−258433号公報(特許文献1)には、上記の問題を解決しようとするセラミック配線基板の一例が提案されている。
図11は、特許文献1に記載されている、セラミック配線基板200の模式図である。セラミック配線基板200は、複数のガラスセラミック層が積層されてなるセラミック絶縁体21と、その内部に形成されたCuまたはCu合金からなるビア導体22とを含む。ここで、ビア導体22は、セラミック絶縁体21の表面に位置する絶縁層21b中に形成された部分22bの非晶質の含有量が、内部に位置する絶縁層21a中に形成された部分22aの非晶質の含有量より少なくなっている。
そのため、上記の構成を備えたセラミック配線基板200では、セラミック絶縁体200とビア導体22との接合が強固に保たれ、かつビア導体22の端部における非晶質の浮き出しがないという利点があるとされている。
特開2003−258433号公報
以下、発明者がこの発明を為すために検討した内容を説明する。
焼成前セラミック絶縁体と焼成前ビア導体とを備える焼成前セラミック配線基板において、焼成前セラミック絶縁体に含まれている非晶質と、焼成前ビア導体に含まれている非晶質とは、一般に親和性が高くなっている。そのため、焼成前セラミック配線基板の焼成工程において、焼成前セラミック絶縁体に含まれている非晶質が、焼成前ビア導体内に浸入する。それで、焼成前セラミック配線基板の表面近傍の焼成前ビア導体の非晶質の含有量を少なくしても、焼成前セラミック絶縁体から非晶質が浸入することにより、非晶質の含有量が増加してしまう。その結果、従来と同じく、ビア導体の端部には、非晶質が浮き出してしまう虞がある。
また、昨今、信号の高速処理のため、ICチップの外部電極の多数化および狭ピッチ化が進められている。それに伴い、ICチップが搭載されるセラミック配線基板の実装電極の多数化および狭ピッチ化が必要とされている。そして、実装電極の多数化および狭ピッチ化のためには、ビア導体の小径化を図る必要がある。
ビア導体の直径が例えば100μmより大きい場合には、ビア導体の端部に非晶質が若干浮き出たとしても、めっきによる実装電極の形成に必要な金属部分の露出面積は確保できる。しかしながら、昨今のICチップを搭載できる実装電極に対応するためには、100μm以下の小径のビア導体の形成が要求されることがある。その場合、焼成前ビア導体の体積に対する、焼成前セラミック絶縁体に含まれている非晶質の浸入量が100μmより大きい直径を有するビア導体よりも多くなる。その結果、ビア導体の端部に非晶質が浮き出すと、端部がほとんど非晶質によって覆われてしまう。そのため、めっきによる実装電極の形成が困難となる虞がある。
そこで、この発明の目的は、ビア導体の端部の非晶質の浮き出しが抑えられ、実装電極のめっきによる形成を確実かつ容易に行なうことができる、セラミック配線基板、およびそのようなセラミック配線基板の製造方法を提供することである。
この発明では、ビア導体の端部の非晶質の浮き出しを抑えるため、ビア導体を形成する導体ペーストの構成成分についての改良が図られ、その結果としてビア導体近傍のセラミック絶縁体の構造についての改良が図られる。
この発明は、まずセラミック配線基板に向けられる。
この発明に係るセラミック配線基板は、セラミック絶縁体と、セラミック絶縁体内に設けられたビア導体とを備えるセラミック配線基板である。セラミック絶縁体は、結晶質と非晶質とを含む。ビア導体は、金属と酸化物とを含む。セラミック絶縁体中の結晶質とビア導体中の酸化物とは、1種の金属元素を共通して含んでいる。そして、セラミック絶縁体において、ビア導体を取り囲んで隣接する厚さ5μmの筒状領域でのその金属元素の濃度は、筒状領域以外の領域での金属元素の濃度より高くなっている。
上記のセラミック配線基板では、セラミック絶縁体におけるビア導体を取り囲んで隣接する厚さ5μmの筒状領域でのその金属元素の濃度は、筒状領域以外の領域での金属元素の濃度より高くなっている。これは、焼成前セラミック配線基板を焼成する際に、ビア導体中の酸化物の成分である上記の金属元素のイオンが、セラミック絶縁体中の非晶質中に拡散するためである。一方、その固溶限は小さいため、上記の金属元素のイオンと非晶質の成分とが反応して、非晶質から結晶質が析出する。
したがって、上記のセラミック配線基板では、筒状領域中に含まれる非晶質の量が減少している。また、金属元素のイオンと非晶質が反応して結晶質となる際に、非晶質中の高温で融解状態にある非晶質の粘度を下げる働きを有する金属元素(例えばアルカリ土類金属元素)が結晶質中に取り込まれる。そのため、残留した非晶質は、高温での粘度が高くなる。
そのため、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質が減少し、ビア導体の端部の非晶質の浮き出しが抑えられている。その結果、上記のセラミック配線基板では、実装電極のめっきによる形成を確実かつ容易に行なうことができる。また、ビア導体中の酸化物の成分である金属元素のイオンがセラミック絶縁体中の非晶質中に拡散していくことにより、ビア導体とセラミック絶縁体とが強固に接合され、ビア導体とセラミック絶縁体との剥がれが抑えられる。
この発明に係るセラミック配線基板は、以下の特徴を備えることが好ましい。すなわち、ビア導体中の酸化物の塩基度BMi−Oを以下の(1)式および(2)式で表した場合、セラミック絶縁体中の非晶質の塩基度とビア導体中の酸化物の塩基度との差の絶対値が、0.049以下である。
Figure 0006369560
Figure 0006369560
ここで、BMi−O0は、ある元素の酸化物をMiOで表した場合のMiOの酸素供与能力である。BSi−O0は、SiO2の酸素供与能力である。BCa−OOは、CaOの酸素供与能力である。rMiは、陽イオンMiのイオン半径(Å)である。ZMiは、陽イオンMiの価数である。なお、陽イオンMiのイオン半径としてPaulingのイオン半径の値を用い、計算値の小数第5位を四捨五入した値をBMi−Oとする。
上記のセラミック配線基板では、ビア導体の酸化物とセラミック絶縁体の非晶質との塩基度差が小さいため(0.049以下)、極少量の酸化物しか非晶質中に固溶できない。そのため、拡散した酸化物は非晶質中で不安定となり、結晶化が促進される。したがって、上記のセラミック配線基板では、筒状領域中に含まれる非晶質の量が確実に減少している。また、残留した非晶質は、高温での粘度が確実に高くなる。
そのため、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質が減少し、ビア導体の端部の非晶質の浮き出しが確実に抑えられる。その結果、上記のセラミック配線基板では、実装電極のめっきによる形成をより確実かつ容易に行なうことができる。
この発明に係るセラミック配線基板は、以下の特徴を備えることも好ましい。すなわち、筒状領域は、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素を構成成分とする結晶質を含む。
上記のセラミック配線基板では、筒状領域が上記の金属元素を構成成分とする結晶質を含んでいる。したがって、筒状領域中に含まれる非晶質の量が確実に減少している。また、残留した非晶質は、高温での粘度が確実に高くなる。
そのため、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質が減少し、ビア導体の端部の非晶質の浮き出しが確実に抑えられる。その結果、上記のセラミック配線基板では、実装電極のめっきによる形成を確実かつ容易に行なうことができる。
また、筒状領域が、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素を構成成分とする結晶質を含むセラミック配線基板は、以下の特徴を備えることがさらに好ましい。すなわち、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素は、Tiである。
上記のセラミック配線基板では、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通してTiを含んでいる。Tiは非晶質中への固溶量が少なく、非晶質中で結晶質が析出する際の結晶核として作用し易い。そのため、結晶質と酸化物とが共通して含む金属元素をTiとすることで、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質が効果的に減少する。したがって、ビア導体の端部の非晶質の浮き出しが確実に抑えられる。その結果、ビア導体中の酸化物を少なくすることにより、ビア導体の低抵抗化と、実装電極のめっきによる効果的な形成とを両立させることができる。
また、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素がTiであるセラミック配線基板は、以下の特徴を備えることがさらに好ましい。すなわち、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素を構成成分とする結晶質は、BaとTiとSiとを含んで構成されるフレスノイト型化合物を含んでいる。
上記のセラミック配線基板では、上記の金属元素を構成成分とする結晶質は、フレスノイト型化合物を含んでいる。その結果、フレスノイト型化合物によってビア導体とセラミック絶縁体とが、より強固に接合されるため、ビア導体とセラミック絶縁体との剥がれが確実に抑えられる。
また、筒状領域が、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素を構成成分とする結晶質を含むセラミック配線基板は、以下の特徴を備えることがさらに好ましい。すなわち、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素は、Alである。
セラミック絶縁体中の結晶質と端子電極中の酸化物とが共通してAlを含んでいる場合、Alにも、焼成前セラミック電子部品を焼成する際に、前述したような焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質を減少させる効果があると考えられる。
そのため、上記のセラミック電子部品では、ビア導体の端部の非晶質の浮き出しが確実に抑えられる。その結果、ビア導体中の酸化物を少なくすることにより、ビア導体の低抵抗化と、実装電極のめっきによる効果的な形成とを両立させることができる。
また、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素がAlであるセラミック配線基板は、以下の特徴を備えることがさらに好ましい。すなわち、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素を構成成分とする結晶質は、BaとAlとSiとを含んで構成されるセルシアン型化合物を含んでいる。
上記のセラミック配線基板では、上記の金属元素を構成成分とする結晶質はフレスノイト型化合物を含んでいる。その結果、フレスノイト型化合物によってビア導体とセラミック絶縁体とが、より強固に接合されるため、ビア導体とセラミック絶縁体との剥がれが確実に抑えられる。
この発明に係るセラミック配線基板は、以下の特徴を備えることも好ましい。すなわち、ビア導体の直径は、100μm以下である。
上記のセラミック配線基板では、ビア導体の直径が100μm以下である。すなわち、セラミック配線基板の実装電極の多数化および狭ピッチ化に対応するための小径のビア導体であっても、端部が非晶質によって覆われることがなく、実装電極のめっきによる形成を確実かつ容易に行なうことができる。
この発明に係るセラミック配線基板は、以下の特徴を備えることも好ましい。すなわち、ビア導体は、前記セラミック配線基板の表面に露出している。
上記のセラミック配線基板では、ビア導体がセラミック配線基板の表面に露出している。そのような場合でも、前述したようにビア導体の端部の非晶質の浮き出しが抑えられているため、実装電極のめっきによる形成を確実かつ容易に行なうことができる。
また、この発明は、セラミック配線基板の製造方法にも向けられる。
この発明に係るセラミック配線基板の製造方法は、セラミック絶縁体とビア導体とを備えるセラミック配線基板の製造方法である。そして、以下の第1の工程ないし第6の工程を備える。
第1の工程は、セラミック絶縁体の原料粉末を含むグリーンシートを準備する工程である。第2の工程は、グリーンシートのうちの少なくとも1枚に、そのグリーンシートを貫通するビアホールを形成する工程である。第3の工程は、金属粉末と、セラミック絶縁体の原料粉末と共通の1種の金属元素を含む添加物と、有機ビヒクルとを含む導体ペーストを準備する工程である。第4の工程は、ビアホールに導体ペーストを充填する工程である。第5の工程は、ビアホールに導体ペーストが充填されたグリーンシートを含むグリーンシートを積層し、焼成前セラミック絶縁体と焼成前ビア導体とを備える焼成前セラミック配線基板とする工程である。
第6の工程は、焼成前セラミック配線基板を焼成し、焼成前セラミック絶縁体を焼結させて、金属元素を含む結晶質と非晶質とを含むセラミック絶縁体とし、焼成前ビア導体を焼結させて、金属と酸化物とを含むビア導体とする工程である。その際、上記の金属元素を非晶質中に拡散させる。そして、セラミック絶縁体において、ビア導体を取り囲んで隣接する厚さ5μmの筒状領域でのその金属元素の濃度が、筒状領域以外の領域での金属元素の濃度より高くなるようにしている。
上記のセラミック配線基板の製造方法は、上記の第1の工程ないし第6の工程を備えている。したがって、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質が減少し、ビア導体の端部の非晶質の浮き出しが抑えられる。その結果、上記のセラミック配線基板では、実装電極のめっきによる形成を確実かつ容易に行なうことができる。
また、ビア導体中の酸化物の成分である金属元素のイオンがセラミック絶縁体中の非晶質中に拡散していくことにより、ビア導体とセラミック絶縁体とが強固に接合され、ビア導体とセラミック絶縁体との剥がれが抑えられる。
この発明に係るセラミック配線基板の製造方法は、以下の特徴を備えることが好ましい。すなわち、セラミック絶縁体の原料粉末は、SiO2、Al、TiO2、およびBaを含んで構成される化合物を含んでいる。
上記のセラミック配線基板の製造方法は、セラミック絶縁体の原料粉末がSiO2、Al、TiO2、およびBaを含んで構成される化合物を含んでいる。したがって、それらの原料の反応焼結により得られるセラミック絶縁体中に、フレスノイト型化合物およびセルシアン型化合物が生成する。その結果、高強度のセラミック配線基板を得ることができる。
この発明に係るセラミック配線基板の製造方法は、以下の特徴を備えることも好ましい。すなわち、導体ペーストに含まれる添加物は、TiO2粉末およびAl粉末の少なくとも一方である。
導体ペーストに含まれる添加物がTiO2粉末およびAl粉末の少なくとも一方である場合、TiイオンおよびAlイオンが前述の添加物から非晶質中へ拡散したとしても、その固溶量は少ない。したがって、TiおよびAlは、Tiが含まれている結晶質およびAlが含まれている結晶質を、非晶質中に析出させるように作用する。この結晶質の析出には、TiおよびAlと共に非晶質の成分を用いられる。特にTiは非晶質中への固溶量が少なく、非晶質中で結晶質が析出する際の結晶核として作用し易い。
そのため、上記のセラミック電子部品の製造方法によれば、焼成前電子部品を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質を効果的に減少させ、ビア導体の端部の非晶質による被覆を確実に抑えることができる。その結果、ビア導体中の酸化物を少なくすることができ、ビア導体の低抵抗化と、ビア導体端部へのめっき膜の効果的な形成とを両立させることができる。
また、導体ペーストに含まれる添加物がTiO粉末およびAl粉末の少なくとも一方であるセラミック配線基板の製造方法は、以下の特徴を備えることがさらに好ましい。すなわち、TiO粉末およびAl粉末の比表面積は、10m/g以上である。
上記のセラミック配線基板の製造方法は、導体ペーストに含まれるTiO粉末およびAl粉末の比表面積が10m/g以上である。TiO粉末およびAl粉末の比表面積が大きくなると、粉末表面の活性が高くなり、少量の添加でも、TiイオンおよびAlイオンの拡散量を増やすことができる。したがって、ビア導体を取り囲んで隣接する筒状領域に多くの微小なフレスノイト型化合物およびセルシアン型化合物の結晶質を生成させることができる。
その結果、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質がさらに効果的に減少し、ビア導体の端部の非晶質の浮き出しが確実に抑えられる。そして、ビア導体中の酸化物を少なくすることにより、ビア導体の低抵抗化と、実装電極のめっきによる効果的な形成とを両立させることができる。
この発明に係るセラミック配線基板の製造方法は、以下の特徴を備えることも好ましい。すなわち、導体ペーストに含まれる添加物は、Ti含有有機化合物およびAl含有有機化合物の少なくとも一方である。
上記のセラミック配線基板の製造方法は、導体ペーストに含まれる添加物がTi含有有機化合物およびAl含有有機化合物の少なくとも一方である。このTi含有有機化合物もしくはAl含有有機化合物は、焼成前セラミック配線基板を焼成する際に、燃焼酸化して微小な、極めて比表面積の大きなTiO2もしくはAlとなる。したがって、TiイオンおよびAlイオンの拡散性が高く、少量の添加で、ビア導体を取り囲んで隣接する筒状領域に多くの微小なフレスノイト型化合物もしくはセルシアン型化合物の結晶質を生成させることができる。
その結果、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質がさらに効果的に減少し、ビア導体の端部の非晶質の浮き出しが確実に抑えられる。そして、ビア導体中の酸化物を少なくなることにより、ビア導体の低抵抗化と、実装電極のめっきによる効果的な形成とを両立させることができる。
この発明に係るセラミック配線基板の製造方法は、以下の特徴を備えることも好ましい。すなわち、第6の工程は、焼成前セラミック絶縁体の焼結開始温度をT1℃としたときに、T1℃以上(T1+50)℃以下の温度範囲で1時間以上保持する工程と、(T1+50)℃を超える所定の温度で1時間以上保持する工程とを含む。
上記のセラミック配線基板の製造方法は、第6の工程が上記の所定の温度プロファイルによる焼成工程である。このような温度プロファイルにより焼成を行なうことにより、前述の焼成前ビア導体に含まれる添加物中の金属元素のうち少なくとも1種を、非晶質中に効果的に拡散させ、結晶質を析出させることができる。
したがって、焼成前セラミック配線基板を焼成する際に、焼成前セラミック絶縁体から焼成前ビア導体に浸入する非晶質が減少し、ビア導体の端部の非晶質の浮き出しが抑えられる。その結果、上記のセラミック配線基板では、実装電極のめっきによる形成を確実かつ容易に行なうことができる。
また、第6の工程が上記の所定の温度プロファイルによる焼成工程であるセラミック配線基板の製造方法は、以下の特徴を備えることがさらに好ましい。すなわち、第5の工程は、焼成前セラミック配線基板の両主面上に、(T1+50)℃では焼結収縮しない収縮抑制用材料の原料粉末を含む収縮抑制用グリーンシートを積層する工程をさらに含む。
上記のセラミック配線基板の製造方法は、第5の工程が、焼成前セラミック配線基板の両主面上に収縮抑制用グリーンシートを積層する工程をさらに含んでいる。すなわち、焼成前セラミック配線基板が収縮抑制用グリーンシートにより挟まれるようにすることにより、セラミック配線基板の焼成時における主面方向の収縮が抑制される。
その結果、焼成後のセラミック配線基板の寸法精度を高くすることができる。また、セラミック配線基板の内部に設けられているビア導体の端部が、セラミック配線基板の主面に露出している場合、その端部がセラミック配線基板の主面から突出している量を低減させることができる。
この発明に係るセラミック配線基板では、セラミック絶縁体におけるビア導体を取り囲んで隣接する筒状領域での、セラミック絶縁体中の結晶質とビア導体中の酸化物とが共通して含む金属元素の濃度が、筒状領域以外の領域での金属元素の濃度より高くなっている。それによりビア導体の端部の非晶質の浮き出しが抑えられており、実装電極のめっきによる形成を確実かつ容易に行なうことができる。また、ビア導体とセラミック絶縁体とが強固に接合されており、ビア導体とセラミック絶縁体との剥がれが抑えられている。
また、この発明に係るセラミック配線基板の製造方法では、焼成前セラミック配線基板を焼成する際に非晶質中に結晶質を析出させるようにしている。それにより残留する非晶質の量を低減させ、かつ非晶質の高温での粘度を高くしており、その結果、ビア導体の端部の非晶質の浮き出しを抑えている。また、ビア導体中の酸化物の成分である金属元素のイオンをセラミック絶縁体中の非晶質中に拡散させることにより、ビア導体とセラミック絶縁体とを強固に接合し、ビア導体とセラミック絶縁体との剥がれを抑えている。
この発明の実施形態に係るセラミック配線基板100の断面を模式的に示す図である。 図1に示したセラミック配線基板100の製造方法の一例を説明するためのもので、第1の工程(グリーンシート準備工程)により準備されたグリーンシート5を模式的に示す図である。 同じく第2の工程(ビアホール形成工程)により得られたビアホール6aないし6dを形成したグリーンシート5を模式的に示す図である。 同じく第4の工程(導体ペースト充填工程)により得られたビアホール6aないし6dに導体ペースト7が充填されたグリーンシート5を模式的に示す図である。 同じく第5の工程(グリーンシート積層工程)により得られた焼成前セラミック配線基板10を模式的に示す図である。 同じく第6の工程(焼成工程)により得られたセラミック配線基板100を模式的に示す図である。 収縮抑制用グリーンシート積層工程をさらに含む第5の工程により得られた、収縮抑制用グリーンシート11により挟まれた焼成前セラミック配線基板10Aを模式的に示す図である。 この発明の実施形態に係るセラミック配線基板の変形例であるセラミック配線基板100Aの製造方法を説明するためのもので、第4の工程により準備されたグリーンシート5を模式的に示す図である。 同じく第5の工程により得られた焼成前セラミック配線基板10Bを模式的に示す図である。 同じく第6の工程により得られたセラミック配線基板100Aを模式的に示す図である。 背景技術のセラミック配線基板200の断面を模式的に示す図である。
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。
−セラミック配線基板の実施形態−
この発明の実施形態に係るセラミック配線基板100について、図1を用いて説明する。セラミック配線基板100は、ICチップなどの能動部品およびコンデンサなどの受動部品を搭載し、それらを相互配線してモジュール化するための配線基板として用いられる。
図1は、セラミック配線基板100の断面を模式的に示す図である。セラミック配線基板100は、セラミック絶縁体1と、ビア導体2とを備えている。セラミック絶縁体1は、この実施形態においては、後述するように結晶質としてSiO2、Al23、セルシアン(BaAl2Si28)、フレスノイト(Ba2TiSi28)を含んでいる。一方、非晶質としてSi、Ba、Mn、Al、Ti、Zr、Mgの酸化物を含むガラス成分を含んでいる。また、ビア導体2は、後述するように金属としてCuを含み、酸化物としてTiO2もしくはAl23を含んでいる。なお、形状は円柱状となっている。したがって、この実施形態においては、セラミック絶縁体1中の結晶質とビア導体2中の酸化物とは、TiもしくはAlを共通して含んでいる。
図1は、ビア導体2の直径を含む面での断面図となっている。ここで、セラミック絶縁体1とビア導体2との境界面2a、セラミック絶縁体1におけるビア導体2を取り囲んで隣接する筒状領域3、および筒状領域以外の領域4を、以下の方法により規定する。
すなわち、セラミック配線基板100を機械研磨機によりビア導体2の直径を含む面まで研磨して、セラミック配線基板100の断面を露出させる。次に、この断面に対してフラットミリング処理を行なう。さらに、カーボンコーティング処理後、WDX(波長分散型X線分光分析)測定装置(JEOL製 商品名JXA−8530F)を用いて元素分析を行なう。WDXの測定条件を表1に示す。
Figure 0006369560
WDXの測定結果におけるCuの強度をアスキー変換し、Cuの強度値が600未満になった部位を、セラミック絶縁体1とビア導体2との境界面2aと規定する。この実施形態においては、後述するように直径がそれぞれ30μm、50μm、100μm、150μmの4種類のビア導体2を形成している。それぞれの直径は、上記の規定による2つの境界面2a、2aの間隔として規定される。
また、図1に示すように、セラミック絶縁体1において、境界面2aから厚さ5μmの領域を、ビア導体を取り囲んで隣接する筒状領域3と規定する。さらに、境界面2aから100μm離れた厚さ5μmの領域を、筒状領域以外の領域4と規定する。
この実施形態においては、セラミック絶縁体1において、ビア導体2を取り囲んで隣接する厚さ5μmの筒状領域3でのTiの濃度は、筒状領域以外の領域4でのTiの濃度より高くなっている。以下、そのことを明らかにするための、この実施形態における具体的な実験結果について説明する。なお、以下の説明では、実験に用いたサンプルの製造方法を、セラミック配線基板100の製造方法の説明として援用する。
<第1の工程(グリーンシート準備工程)>
セラミック配線基板100の製造方法について、図2ないし図5を用いて説明する。図2は、第1の工程(グリーンシート準備工程)により準備されたグリーンシート5を模式的に示す図である。
上記のグリーンシート5の製造方法について説明する。出発原料として、いずれも粒径2.0μm以下のSiO2、Al23、BaCO3、ZrO2、TiO2、Mg(OH)2、およびMnCO3の各粉末を準備した。次に、これら出発原料粉末を、所定の組成比となるように秤量し、湿式混合粉砕した後、乾燥し、混合物を得た。得られた混合物を還元雰囲気下所定温度(例えば700℃〜900℃の範囲)で所定時間(例えば30〜300分間の範囲)熱処理してセラミック絶縁体のグリーンシート5のための原料粉末を得た。この熱処理によって、BaCO3はBaOに、Mg(OH)2はMgOに、MnCO3はMnOに変化した。
次に、上記のグリーンシート5のための原料粉末に、有機バインダー、分散剤および可塑剤を加え、原料粉末の平均粒径(D50)が1.5μm以下となるように混合粉砕して、セラミックスラリーを得た。次に、セラミックスラリーをドクターブレード法によって基材フィルム上にシート状に成形し、乾燥させて、焼成後の厚みが20μmとなるように厚みを調整したグリーンシート5を得た。
このグリーンシート5を用いて、後述する焼成前セラミック絶縁体8(図5参照)の焼結開始温度T1(℃)、および焼成前セラミック配線基板10(図5参照)の主面方向の収縮率を測定した。また、焼成前セラミック絶縁体8の焼結後に生成する結晶質の種類を同定した。
焼成前セラミック絶縁体8の焼結開始温度T1(℃)の測定方法について説明する。上記のグリーンシート5を10枚圧着して、焼成前セラミック絶縁体8の焼結開始温度測定用のサンプルを得た。次に、上記のサンプルをN2/H2O/H2でCuが酸化しない雰囲気となるように制御されたTMA(熱機械測定)装置(出願人の社内製)を用いて、2℃/分の昇温速度で室温から1000℃まで昇温した。
ここで、TMAの測定結果において、初期の厚みをT0、ある温度における厚みをt1とした時、厚み方向の収縮率(%)=[(t1−t0)/t0]×100と規定し、厚み方向の収縮率が−10% になった時点を焼結開始温度とした。その結果、この実施形態における焼成前セラミック絶縁体8の焼結開始温度T1は、900℃であった。
焼成前セラミック配線基板10の主面方向の収縮率の測定方法について説明する。上記の同様の形状に裁断されたグリーンシート5を、上記と同様の枚数圧着して、焼成前セラミック配線基板10の主面方向の収縮率測定用のサンプルを得た。次に、このサンプルをN2/H2O/H2でCuが酸化しない雰囲気となるように制御された焼成炉(出願人の社内製)を用いて、2℃/分の昇温速度で室温から所定温度(例えば900℃〜1000℃の範囲)まで昇温し、所定温度で所定時間(例えば60〜300分間の範囲)保持した後、室温まで冷却した。
焼成前における上記のサンプルの周辺長をL0、焼成後における上記のサンプルの周辺長をL1とした時、サンプルの主面方向の収縮率(%)=[(L1−L0)/L0]×100と規定し、サンプルの主面方向の収縮率を算出した。その結果、この実施形態における焼成前セラミック配線基板10の主面方向の収縮率は、−5%であった。
焼成前セラミック絶縁体8の焼結後に生成する結晶質の種類の同定について説明する。上記の同様の形状に裁断されたグリーンシート5を、上記と同様の枚数および条件で熱圧着して、結晶質の種類の同定用のサンプルを得た。次に、このサンプルをN2/H2O/H2でCuが酸化しない雰囲気となるように制御された焼成炉(出願人の社内製)を用いて、2℃/分の昇温速度で室温から所定温度(例えば900℃〜1000℃の範囲)まで昇温し、所定温度で所定時間(例えば60〜300分間の範囲)保持した後、室温まで冷却した。焼成後のサンプルを粉砕して粉末状とした。
その粉末状サンプルについて、測定X線をCu−Kα線としたディフラクトメータを用いてX線回折を行なった。その結果、この実施形態における焼成前セラミック絶縁体8の焼結後に生成する結晶質は、SiO2、Al23、セルシアン、およびフレスノイトであると同定された。
<第2の工程(ビアホール形成工程)>
図3は、第2の工程(ビアホール形成工程)により得られたビアホール6aないし6dを形成したグリーンシート5を模式的に示す図である。図3に示すように、第1の工程で得られたグリーンシートの厚み方向に対して、レーザーを照射し、グリーンシートを貫通するビアホール6aないし6dを形成した。
なお、ビアホール6aないし6dは、それぞれに後述する導体ペースト7を充填することで形成された焼成前ビア導体9aないし9d(図5参照)が、焼成後に直径がそれぞれ30μm、50μm、100μm、150μmとなるように形成されている。また、ビアホール6aないし6dは、焼成後の間隔が500μmとなるように、1枚のグリーンシートにそれぞれ100個ずつ形成されている。
<第3の工程(導体ペースト準備工程)>
第2の工程でグリーンシート5に形成されたビアホール6aないし6dに充填する導体ペーストの準備について説明する。出発原料として、表2に示す金属粉末、表3に示す酸化物粉末、表4に示す有機化合物、およびエチルセルロース系樹脂の有機ビヒクルを準備した。
Figure 0006369560
Figure 0006369560
Figure 0006369560
なお、表2における粒度分布(D10、D50およびD90)は、レーザー回折/散乱式粒度分布測定装置(堀場製作所製 LAシリーズ)を用いて測定した。測定溶媒は、エチルアルコールとイソプロピルアルコールの混合物を用いた。また、表2および表3のSSA(比表面積)は、N2ガスによるBET(Brunauer、Emmet and Teller’s equation)1点法によるSSA測定装置(マウンテック製 商品名マックソーブ(登録商標))を用いて測定した。また、表3および表4における真比重は、Heガスによる乾式自動密度計(島津製作所製 商品名アキュピックシリーズ)、および比重カップ(安田精機製)を用いて測定した。さらに、表4のTi含有量およびAl含有量は、ICP−AES(誘導結合プラズマ発光分析装置、島津製作所製)を用いて測定した。
表2ないし表4にそれぞれ示した出発原料を、所定の組成比となるように調合し、三本ロールミルで分散処理を行なうことにより、表5に示した導体ペースト組成番号P−1ないしP−18の導体ペーストを得た。
Figure 0006369560
<第4の工程(導体ペースト充填工程)>
図4は、第4の工程(導体ペースト充填工程)により得られたビアホール6aないし6dのそれぞれに導体ペースト7が充填されたグリーンシート5を模式的に示す図である。図4に示すグリーンシート5は、第2の工程で形成されたビアホール6aないし6dのそれぞれに、第3の工程で準備された導体ペースト7を充填した。このようなグリーンシート5を、所定の枚数となるように準備した。
<第5の工程(グリーンシート積層工程)>
図5は、第5の工程(グリーンシート積層工程)により得られた焼成前セラミック配線基板10を模式的に示す図である。第4の工程で得られたグリーンシート5を、所定の枚数積層し、焼成前セラミック配線基板10を得た。焼成前セラミック配線基板10は、焼成前セラミック絶縁体8と、焼成前ビア導体9とを備えている。なお、焼成前ビア導体9aないし9dは、それぞれビアホール6aないし6dに充填された導体ペースト7が積層され、柱状となったものである。
<第6の工程(焼成工程)>
第5の工程で得られた焼成前セラミック配線基板10を焼成し、セラミック配線基板100とする焼成工程について説明する。焼成前セラミック配線基板10の焼成工程は、以下の5つの副工程を備えている。
生の積層体を、焼成前セラミック絶縁体8および焼成前ビア導体9aないし9dに含まれる有機バインダーなどを分解するために、還元雰囲気下で所定条件にて熱処理する(第1の副工程)。なお、焼成前ビア導体9aないし9dに金属を含有する有機化合物が含まれる場合(導体ペースト組成番号P−17、P−18)、この工程により金属酸化物に変化する。
焼成前セラミック配線基板10中に含まれる残留Cを0.1wt%未満にするために、還元雰囲気下で所定条件にて熱処理する(第2の副工程)。
この工程で、焼成前セラミック絶縁体8を、結晶質と非晶質とを含む、いわゆるガラスセラミックであるセラミック絶縁体1とする。また、焼成前ビア導体9を、ビア導体2とする。さらに、焼成前ビア導体9aないし9dに含まれる酸化物が、第2の副工程で残Cの燃焼によって部分的に還元されたものを、十分に再酸化させる。
第3の副工程後、セラミック絶縁体1中の非晶質にビア導体9中の酸化物を拡散させるために還元雰囲気下で所定条件にて熱処理する(第4の副工程)。その結果、セラミック絶縁体1の結晶質とビア導体2とに共通して含まれる金属元素の、ビア導体2を取り囲んで隣接する筒状領域3での濃度は、筒状領域以外の領域4での濃度よりも高くなる。
図6は、以上の工程により得られた、セラミック絶縁体1とビア導体2aないし2dとを備えたセラミック配線基板100を模式的に示す図である。なお、図6では筒状領域3の図示は省略している。
上記のようにして得られたセラミック配線基板100のセラミック絶縁体1について、結晶質の種類の同定、非晶質の組成分析、および非晶質の塩基度の計算を行なった。その結果を表6に示す。以下、種々の評価を行なったセラミック配線基板100に、導体ペーストの種類に対応した分析試料番号(S−1ないしS−18)を付ける。
Figure 0006369560
セラミック絶縁体1の結晶質の種類の同定方法について説明する。セラミック配線基板100を機械研磨機によりビア導体2の直径を含む面まで研磨して、セラミック配線基板100の断面を露出させた。次に、この断面に対してフラットミリング処理を行なった。セラミック配線基板100の断面において、前述のように規定したセラミック絶縁体1とビア導体2との境界面2aから100μm離れた部分に対して、FIB(収束イオンビーム)加工を行って薄片を得た。
得られた薄片について、STEM(走査透過型電子顕微鏡/HITACHI製 商品名HD−2300A)、 EDAX(エネルギー分散型X線分光分析装置/AMETEK製 商品名Genesis XM4)を用いて分析を行ない、結晶質の存在を調べた。さらに、結晶質と同定された部位に対して、FE−TEM(電界放射型透過電子顕微鏡/日本電子製 商品名JEM−2200FS)を用いて制限視野電子線回折を行ない、得られた回折パターンから結晶の種々の面間隔を算出し、その面間隔と合致する結晶質の同定を行なった。なお、STEM/EDAXによる分析条件を表7に示す。上記で得られた結果を、表6の結晶質酸化物の種類の欄に記載した。
Figure 0006369560
セラミック絶縁体1の非晶質の組成分析方法について説明する。上記の結晶質の種類の同定と同様にして得られた薄片について、上記のSTEM/EDAXを用いてEDX分析を行ない、非晶質について組成分析を行なった。上記で得られた結果を、表6の非晶質酸化物の種類の欄に記載した。
EDX分析によって得られた非晶質の組成から、以下の(1)式および(2)式によって非晶質の塩基度を算出した。上記で得られた結果を、表6の非晶質酸化物の塩基度の欄に記載した。
Figure 0006369560
Figure 0006369560
ここで、BMi−O0は、ある元素の酸化物をMiOで表した場合のMiOの酸素供与能力である。BSi−O0は、SiO2の酸素供与能力である。BCa−OOは、CaOの酸素供与能力である。rMiは、陽イオンMiのイオン半径(Å)である。ZMiは、陽イオンMiの価数である。なお、陽イオンMiのイオン半径としてPaulingのイオン半径の値を用い、計算値の小数第5位を四捨五入した値をBMi−Oとする。
上記のようにして得られたセラミック配線基板100のビア導体2について、酸化物の種類の同定、および酸化物の塩基度の計算を行なった。その結果を表8に示す。
Figure 0006369560
ビア導体2中の酸化物の種類の同定方法について説明する。セラミック配線基板100を機械研磨機によりビア導体2の直径を含む面まで研磨して、セラミック配線基板100の断面を露出させた。次に、この断面に対してフラットミリング処理を行なった。ビア導体2の断面において、セラミック配線基板100の主面から10μmないし100μmほど内部の領域を、FIB加工により薄片化した。得られた薄片について、前述のセラミック絶縁体1の結晶質の種類の同定方法と同様の方法により、上記の領域内に点在する酸化物の種類の同定を行なった。その結果、検出された酸化物は、結晶質であり、かつほぼ単一成分であることが確認された。上記で得られた結果を、表8のビア導体内の結晶質酸化物の種類の欄に記載した。
上記で確認された酸化物について、前述の(1)式および(2)式によって酸化物の塩基度を算出した。上記で得られた結果を、表8のビア導体中の結晶質酸化物の塩基度の欄に記載した。
また、セラミック絶縁体1およびビア導体2に関する解析結果から、セラミック絶縁体1とビア導体2との相互作用を解析した。その結果を表9に示す。
Figure 0006369560
セラミック絶縁体1の非晶質とビア導体2中の酸化物とに共通して含まれる金属元素を、表9の共通元素の欄に記載した。また、セラミック絶縁体1の非晶質の塩基度と、ビア導体2中の酸化物の塩基度との差の絶対値を、表9の塩基度差の欄に記載した。
また、セラミック絶縁体1について、ビア導体2を取り囲んで隣接する筒状領域3の共通元素の濃度、および筒状領域以外の領域4の共通元素の濃度の分析を行なった。さらに、筒状領域3に存在する共通元素を含む結晶質の同定を行なった。その結果を表10に示す。
Figure 0006369560
筒状領域3の共通元素の濃度、および筒状領域以外の領域4の共通元素の濃度の分析方法について説明する。前述のように規定したセラミック絶縁体1とビア導体2との境界面2aから厚さ5μmの領域内(筒状領域3)と、境界面2aから100μm離れた厚さ5μmの領域(筒状領域以外の領域4)とを、FIB加工により薄片化した。なお、この薄片は、それぞれ図1に示す断面に直交する方向を主面としている。得られた薄片について、前述のSTEM/EDAXを用いてEDX分析を行ない、共通元素の濃度を調べた。
そして、筒状領域3での共通元素の濃度と、筒状領域以外の領域4での共通元素の濃度とを比較し、筒状領域3での共通元素の濃度の方が高い場合、表10の共通元素の欄に「高」と記載した。また、筒状領域3での共通元素の濃度が、筒状領域以外の領域4での共通元素の濃度と同じ、または低い場合、表10の共通元素の欄に「低」と記載した。
筒状領域3に存在する共通元素を含む結晶質の同定方法について説明する。上記の分析による結果、共通元素の濃度が高くなっている筒状領域3について、上記と同様の処理により薄片を得た。得られた薄片について、前述のセラミック絶縁体1の結晶質の種類の同定方法と同様の方法により、上記の領域内に点在する酸化物の種類の同定を行なった。上記で得られた結果を、表10の筒状領域の結晶質酸化物の種類の欄に記載した。
また、ビア導体2について、セラミック配線基板100の主面に露出している端部へのめっき付き性、セラミック絶縁体1とビア導体2との間の剥がれ、およびビア導体2の緻密性の評価を行なった。その結果を表11に示す。
Figure 0006369560
セラミック配線基板100の主面に露出しているビア導体2の端部へのめっき付き性の評価方法について説明する。露出しているビア導体2の端部に対して、無電解Niめっき処理を行なった。めっき処理後、ビア導体2の端部表面のNiめっき厚を蛍光X線で測定した。測定サンプル数は、前述の直径を有するビア導体2aないし2dに対して、それぞれ100個とした。
ビア導体2aないし2dのそれぞれにおけるNiめっき厚の平均値を算出し、Niめっき厚が4μmを超えた試料を、Niめっき付性が特に良好と判断して、表11の評価結果のめっき付き性の欄に「S」と記載した。また、Niめっき厚が1μm以上4μm以下の試料を、Niめっき付性が良好と判断して、表11の上記の欄に「A」と記載した。一方、Niめっき厚が1μm未満の試料を、Niめっき付性が不良と判断して表11の上記の欄に「B」と記載した。
セラミック絶縁体1とビア導体2との間の剥がれの評価方法について説明する。セラミック配線基板100に対して、蛍光液含浸処理を行なった。蛍光液含侵処理後、熱風乾燥機を用いて150℃で10分間乾燥させた。次に、セラミック配線基板100を機械研磨機によりビア導体2の直径を含む面まで研磨して、セラミック配線基板100の断面を露出させた。その断面を蛍光顕微鏡で観察し、セラミック絶縁体1とビア導体2との間に蛍光液が含浸しているかどうかを観察した。測定サンプル数は、前述の直径を有するビア導体2aないし2dに対して、それぞれ10個とした。
ビア導体2aないし2dのそれぞれにおける10個のサンプルのうち、セラミック絶縁体1とビア導体2との間に1つも蛍光液の含浸がなかった試料を、セラミック絶縁体1とビア導体2との間に剥がれが存在しないと判断して、表11の評価結果の剥がれの欄に「A」と記載した。一方、セラミック絶縁体1とビア導体2との間に1つでも蛍光液の含浸が認められた試料を、セラミック絶縁体1とビア導体2との間に剥がれが存在すると判断して表11の上記の欄に「B」と記載した。
ビア導体2の緻密性の評価方法について説明する。上記と同様の方法により露出させたセラミック配線基板100の断面を蛍光顕微鏡で観察し、ビア導体2への蛍光液の含浸深さを観察した。測定サンプル数は、前述の直径を有するビア導体2aないし2dに対して、それぞれ10個とした。
ビア導体2aないし2dのそれぞれにおける蛍光液の含浸深さの平均値を算出し、蛍光液の含浸深さが20μm未満の試料を、緻密性が特に良好と判断して、表11の評価結果の緻密性の欄に「S」と記載した。また、蛍光液の含浸深さが20μm以上40μm以下の試料を、緻密性が良好と判断して、上記の欄に「A」と記載した。一方、蛍光液の含浸深さが40μmを超える試料を、緻密性が不良と判断して、上記の欄に「B」と記載した。
以上のようにして評価しためっき付き性、剥がれ、および緻密性の3つの項目のうち、1つでも「B」と評価された項目がある試料は、本発明の範囲外と判断し、表11の評価結果の総合評価の欄に「B」と記載した。一方、上記の3つの項目のうち、1つも「B」と評価された項目がなく、かつビア導体2a(直径が30μmであるもの)のめっき付き性が「S」と評価された試料を、特に良好と判断して、表11の上記の欄に「S」と記載した。また、上記の3つの項目のうち、1つも「B」と評価された項目がなく、かつビア導体2aのめっき付き性が「A」と評価された試料を、良好と判断して、表11の上記の欄に「A」と記載した。
表11から明らかなように、この発明の範囲内である分析試料番号S−1ないしS−7、S−14ないしS−15、および分析試料番号S−17ないしS−18のセラミック配線基板100は、めっき付き性、剥がれ、および緻密性に優れている。
前述のように、セラミック配線基板100が備えるセラミック絶縁体1では、焼成前セラミック配線基板10を焼成する際に、前述の共通金属のイオンが、セラミック絶縁体1の非晶質中に拡散する。一方、その固溶限は小さいため、共通元素のイオンと非晶質の成分とが反応して、非晶質から結晶質が析出する。その結果、セラミック絶縁体1に含まれる非晶質の量が減少している。また、共通元素のイオンと非晶質が反応して結晶質となる際に、非晶質中の高温で融解状態にある非晶質の粘度を下げる働きを有する金属元素(例えばアルカリ土類金属元素)が結晶質中に取り込まれる。そのため、残留した非晶質は、高温での粘度が高くなる。
以上の効果により、焼成前セラミック配線基板10を焼成する際に、焼成前セラミック絶縁体8から焼成前ビア導体9に浸入する非晶質が減少し、ビア導体2の端部の非晶質の浮き出しが抑えられたものと考えられる。
なお、Al23に比べ、塩基度差をより小さくするTiO2の方が、セラミック絶縁体1の非晶質中に固溶する量が少なく、しかもセラミック絶縁体1の非晶質中に固溶すると、直ちに結晶質(フレスノイト)が形成される。その結果、ビア導体2を取り囲んで隣接する筒状領域3におけるセラミック絶縁体1の非晶質の粘度が上昇し、非晶質のビア導体2への浸入が阻害されるためと推察される。
−セラミック配線基板の製造方法の変形例−
この発明の実施形態に係るセラミック配線基板100の製造方法の変形例について、図7を用いて説明する。図7は、前述の第5の工程(グリーンシート積層工程)が収縮抑制用グリーンシート積層工程をさらに含む場合に得られた、収縮抑制用グリーンシート11により挟まれた焼成前セラミック配線基板10Aを模式的に示す図である。
上記の変形例においては、第1の工程ないし第4の工程、および第6の工程は、前述のセラミック配線基板100の製造方法と同様である。それで、以下では収縮抑制用グリーンシート積層工程をさらに含む第5の工程について説明し、その他の工程の詳細な説明については簡単に触れる。
収縮抑制用材料の原料粉末としてAl23を含む収縮抑制用グリーンシート11を、前述のセラミック配線基板100の製造方法の第1の工程(グリーンシート準備工程)と同様の方法によって準備した。また、第1の工程ないし第4の工程(導体ペースト充填工程)により、ビアホール6aないし6dに導体ペースト組成番号P−2の導体ペースト7が充填されたグリーンシート5を得た。
上記のようにして得られた収縮抑制用グリーンシート11と、グリーンシート5とを、第5の工程で所定の枚数積層し、熱圧着して焼成前セラミック配線基板10Aを得た。その際、焼成前セラミック配線基板10Aがこの収縮抑制用グリーンシート11によって挟まれた状態となるようにした。収縮抑制用グリーンシート11の積層枚数は任意であるが、セラミック配線基板における焼成時の主面方向の収縮が抑制される程度には積層する必要がある。
その後、第6の工程(焼成工程)により焼成前セラミック配線基板10Aの焼成を行ない、収縮抑制層によって挟まれた状態のセラミック配線基板100を得た。また、この実施形態では、焼成後のセラミック配線基板100に対してサンドブラスト処理を行ない、セラミック配線基板100を挟んでいる収縮抑制層を除去した。このようにして得られたセラミック配線基板100の分析試料番号をS−19とした。なお、上記と同じ導体ペースト7が充填されたグリーンシート5を用い、かつ収縮抑制用グリーンシート11を用いずに作製したセラミック配線基板100(分析試料番号S−2)を比較の対象とした。
分析試料番号S−19のセラミック配線基板100について、前述のこの発明の実施形態において行なった評価と同様の評価を行なった。さらに、分析試料番号S−2およびS−19のセラミック配線基板100について、ビア導体2aないし2dの端部が、セラミック配線基板100の主面から突出している量を測定した。なお、上記の突出量は、レーザー変位顕微鏡を用いて測定した。測定サンプル数は、ビア導体2aないし2dに対してそれぞれ100個とし、それぞれの測定結果の平均値を、ビア導体2aないし2dの突出量とした。その結果を表12に示す。
Figure 0006369560
表12から明らかなように、分析試料番号S−19のセラミック配線基板100におけるビア導体2aないし2dは、分析試料番号S−2のものより突出量が小さい。なお、分析試料番号S−19のセラミック配線基板100における突出量以外の評価項目において得られた結果は、分析試料番号S−2のセラミック配線基板100で得られた結果と同様であった。
−セラミック配線基板の変形例−
この発明の実施形態に係るセラミック配線基板の変形例であるセラミック配線基板100Aについて、図8ないし図10を用いて説明する。図8は、前述の第4の工程により準備されたグリーンシート5を模式的に示す図である。また、図9は、前述の第5の工程により得られた焼成前セラミック配線基板10Bを模式的に示す図である。さらに図10は、前述の第6の工程により得られたセラミック配線基板100Aを模式的に示す図である。
上記の変形例においては、第1の工程ないし第3の工程、第5の工程および第6の工程は、前述のセラミック配線基板100の製造方法と同様である。それで、以下では導体ペースト7とは異なる導体ペースト7aを併せて用いる第4の工程について説明し、その他の工程の詳細な説明については簡単に触れる。
これまで説明してきた実施形態では、図4に示す第4の工程において、複数のグリーンシート5のそれぞれに形成したビアホール6aないし6dに、同じ導体ペースト7を充填していた。この変形例では、図8に示すように、図4における最下層のグリーンシート5および最上層のグリーンシート5に形成されたビアホール6aないし6dには導体ペースト7を充填している。そして、それ以外のグリーンシート5に形成されたビアホール6aないし6dには導体ペースト7とは異なる導体ペースト7aを充填している。なお、ビアホール6aないし6dに導体ペースト7が充填されたグリーンシート5は、最上層を含む複数層および最下層を含む複数層であってもよい。
第4の工程で準備されたグリーンシート5を第5の工程により熱圧着して得られた焼成前セラミック配線基板10Bを図9に示す。焼成前セラミック配線基板10Bが備える焼成前ビア導体9aないし9dにおいて、焼成前セラミック配線基板10Bの一方主面の近傍および他方主面の近傍に位置し、一方の端部が露出している部分9asないし9dsは、導体ペースト7によって形成されている。また、焼成前セラミック配線基板10Bの内部に位置する部分9aiないし9diは、導体ペースト7aによって形成されている。
そして、焼成前セラミック配線基板10Bを第6の工程で焼成して得られたセラミック配線基板100Aを図10に示す。セラミック配線基板100Aが備えるビア導体2aないし2dにおいて、セラミック配線基板100Aの一方主面の近傍および他方主面の近傍に位置し、一方の端部が露出している部分2asないし2dsは、上記のように導体ペースト7を焼結させたものである。一方、セラミック配線基板100Aの内部に位置する部分2aiないし2diは、導体ペースト7aを焼結させたものである。
この変形例においては、セラミック配線基板100Aの内部に配置されるビアを形成するためのビアペーストは、セラミック絶縁体1の結晶質と共通の金属元素を含まない。すなわち、セラミック配線基板100Aのうち、ビア導体2を取り囲む部分においてその金属元素の濃度が高くなるのは、セラミック配線基板100Aのうち一方主面の近傍および他方主面の近傍に位置する部分2asないし2dsである。この場合にも、セラミック絶縁体1において、ビア導体2を取り囲んで隣接する厚さ5μmの筒状領域3におけるその金属元素の濃度は、筒状領域以外の領域4における金属元素の濃度より高くなると言える。
したがって、この変形例においても、焼成前セラミック配線基板10Bを焼成する際に、焼成前セラミック絶縁体8から焼成前ビア導体9に浸入する非晶質が減少し、ビア導体2の端部の非晶質の浮き出しが抑えられる。その結果、ビア導体2とセラミック絶縁体1との剥がれが抑えられる。
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の作用は推定であって、この発明はこの作用によってのみ成り立つものではないことを指摘しておく。さらに、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることも併せて指摘しておく。
100 セラミック配線基板
1 セラミック絶縁体
2 ビア導体
3 筒状領域
4 筒状領域以外の領域

Claims (13)

  1. セラミック絶縁体と、前記セラミック絶縁体内に設けられたビア導体とを備えるセラミック配線基板であって、
    前記セラミック絶縁体は、結晶質と非晶質とを含み、
    前記ビア導体は、金属と酸化物とを含み、
    前記結晶質と前記酸化物とは、1種の金属元素を共通して含み、
    前記セラミック絶縁体において、前記ビア導体を取り囲んで隣接する厚さ5μmの筒状領域での前記金属元素の濃度は、前記筒状領域以外の領域での前記金属元素の濃度より高く、
    前記酸化物の塩基度BMi−Oを以下の(1)式および(2)式で表した場合、前記非晶質の塩基度と前記酸化物の塩基度との差の絶対値が、0.049以下である、セラミック配線基板。
    Figure 0006369560
    Figure 0006369560
    (ここで、BMi−O 0 は、ある元素の酸化物をMiOで表した場合のMiOの酸素供与能力である。BSi−O 0 は、SiO 2 の酸素供与能力である。BCa−O O は、CaOの酸素供与能力である。rMiは、陽イオンMiのイオン半径(Å)である。ZMiは、陽イオンMiの価数である。なお、陽イオンMiのイオン半径としてPaulingのイオン半径の値を用い、計算値の小数第5位を四捨五入した値をBMi−Oとする。)
  2. 前記筒状領域は、前記金属元素を構成成分とする結晶質を含む、請求項1記載のセラミック配線基板。
  3. 前記金属元素は、Tiである、請求項に記載のセラミック配線基板。
  4. 前記金属元素を構成成分とする結晶質は、BaとTiとSiとを含んで構成されるフレスノイト型化合物を含んでいる、請求項に記載のセラミック配線基板。
  5. 前記金属元素は、Alである、請求項に記載のセラミック配線基板。
  6. 前記金属元素を構成成分とする結晶質は、BaとAlとSiとを含んで構成されるセルシアン型化合物を含んでいる、請求項に記載のセラミック配線基板。
  7. 前記ビア導体の直径は、100μm以下である、請求項1ないしのいずれか1項に記載のセラミック配線基板。
  8. 前記ビア導体は、前記セラミック配線基板の表面に露出している、請求項1ないしのいずれか1項に記載のセラミック配線基板。
  9. セラミック絶縁体と、前記セラミック絶縁体内に設けられたビア導体とを備えるセラミック配線基板の製造方法であって、
    前記セラミック絶縁体の原料粉末を含むグリーンシートを準備する第1の工程と、
    前記グリーンシートのうちの少なくとも1枚に、該グリーンシートを貫通するビアホールを形成する第2の工程と、
    金属粉末と、前記セラミック絶縁体の原料粉末と共通の1種の金属元素を含む添加物と、有機ビヒクルとを含む導体ペーストを準備する第3の工程と、
    前記ビアホールに前記導体ペーストを充填する第4の工程と、
    前記ビアホールに前記導体ペーストが充填されたグリーンシートを含む前記グリーンシートを積層し、焼成前セラミック絶縁体と焼成前ビア導体とを備える焼成前セラミック配線基板とする第5の工程と、
    前記焼成前セラミック配線基板を焼成し、前記焼成前セラミック絶縁体を焼結させて、前記金属元素を含む結晶質と非晶質とを含むセラミック絶縁体とし、前記焼成前ビア導体を焼結させて、金属と酸化物とを含むビア導体とする工程であって、かつ前記金属元素を、化物粉末から前記非晶質中に拡散させ、前記セラミック絶縁体において、前記ビア導体を取り囲んで隣接する厚さ5μmの筒状領域での前記金属元素の濃度を、前記筒状領域以外の領域での前記金属元素の濃度より高くする第6の工程と、を備え、
    前記添加物は、TiO 2 粉末もしくはAl 2 3 粉末の少なくとも一方であり、
    前記TiO 2 粉末もしくはAl 2 3 粉末の比表面積が10m 2 /g以上である、セラミック配線基板の製造方法。
  10. 前記セラミック絶縁体の原料粉末は、SiO2、TiO2もしくはAl23の少なくとも一方、およびBaを含んで構成される化合物を含んでいる、請求項に記載のセラミック配線基板の製造方法。
  11. 前記添加物は、Ti含有有機化合物もしくはAl含有有機化合物の少なくとも一方である、請求項または10に記載のセラミック配線基板の製造方法。
  12. 前記第6の工程は、前記焼成前セラミック絶縁体の焼結開始温度をT1℃としたときに、T1℃以上(T1+50)℃以下の温度範囲で1時間以上保持する工程と、(T1+50)℃を超える所定の温度で1時間以上保持する工程とを含む、請求項ないし11のいずれか1項に記載のセラミック配線基板の製造方法。
  13. 前記第5の工程は、前記焼成前セラミック配線基板の両主面上に、前記(T1+50)℃では焼結収縮しない収縮抑制用材料の原料粉末を含む収縮抑制用グリーンシートを積層する工程をさらに含む、請求項12に記載のセラミック配線基板の製造方法。
JP2016558411A 2015-04-17 2016-04-15 セラミック配線基板およびセラミック配線基板の製造方法 Active JP6369560B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015085304 2015-04-17
JP2015085304 2015-04-17
PCT/JP2016/062132 WO2016167355A1 (ja) 2015-04-17 2016-04-15 セラミック配線基板およびセラミック配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018130083A Division JP2018166218A (ja) 2015-04-17 2018-07-09 セラミック配線基板

Publications (2)

Publication Number Publication Date
JPWO2016167355A1 JPWO2016167355A1 (ja) 2017-04-27
JP6369560B2 true JP6369560B2 (ja) 2018-08-08

Family

ID=57125838

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016558411A Active JP6369560B2 (ja) 2015-04-17 2016-04-15 セラミック配線基板およびセラミック配線基板の製造方法
JP2018130083A Pending JP2018166218A (ja) 2015-04-17 2018-07-09 セラミック配線基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018130083A Pending JP2018166218A (ja) 2015-04-17 2018-07-09 セラミック配線基板

Country Status (4)

Country Link
US (1) US11350523B2 (ja)
JP (2) JP6369560B2 (ja)
CN (1) CN106416440B (ja)
WO (1) WO2016167355A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023054137A1 (ja) * 2021-09-29 2023-04-06 京セラ株式会社 配線基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922399B2 (ja) * 1981-10-14 1984-05-26 日本電気株式会社 多層セラミツク基板
CA1273853C (en) * 1986-12-17 1990-09-11 METHOD OF PRODUCTION OF A CERAMIC CIRCUIT BOARD
JP3121990B2 (ja) * 1994-07-25 2001-01-09 京セラ株式会社 ガラス−セラミック基板
US6120906A (en) * 1997-03-31 2000-09-19 Kyocera Corporation Insulated board for a wiring board
US6121173A (en) * 1997-04-25 2000-09-19 Kyocera Corporation Ceramic sintered body and a process for its production
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
JP3571957B2 (ja) * 1999-03-30 2004-09-29 松下電器産業株式会社 導体ペーストおよびセラミック多層基板の製造方法
JP2002356387A (ja) * 2001-03-30 2002-12-13 Toshiba Ceramics Co Ltd 耐プラズマ性部材
JP2003054946A (ja) 2001-08-22 2003-02-26 Murata Mfg Co Ltd 銅酸化物粉末およびその製造方法、導電性ペースト、ならびにセラミック配線基板およびその製造方法
JP4022102B2 (ja) 2001-12-26 2007-12-12 京セラ株式会社 多層配線基板
US7507682B2 (en) * 2004-02-24 2009-03-24 Kyocera Corporation Method of manufacturing ceramic paste and ceramic multi-layer wiring substrate utilizing the same
US7368408B2 (en) * 2004-03-01 2008-05-06 Murata Manufacturing Co., Ltd. Glass-ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component
JP5057644B2 (ja) * 2004-03-22 2012-10-24 京セラ株式会社 ガラスセラミック組成物およびガラスセラミック焼結体の製造方法
KR100616542B1 (ko) * 2004-03-31 2006-08-29 삼성전기주식회사 유전체용 산화물 분말 및 유전체용 산화물 분말의제조방법 및 적층세라믹 콘덴서
JP2006083021A (ja) * 2004-09-16 2006-03-30 Ohara Inc 結晶化ガラスの製造方法
JP4107437B2 (ja) * 2005-11-02 2008-06-25 Tdk株式会社 多層セラミックス基板及びその製造方法
JP2008004514A (ja) * 2006-05-24 2008-01-10 Murata Mfg Co Ltd 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法
US8614542B2 (en) * 2006-12-18 2013-12-24 Federal-Mogul Ignition Company Alumina ceramic for spark plug insulator
JP5385682B2 (ja) * 2009-05-19 2014-01-08 新光電気工業株式会社 電子部品の実装構造
KR101298992B1 (ko) * 2009-09-30 2013-08-23 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스 및 그 제조방법

Also Published As

Publication number Publication date
CN106416440A (zh) 2017-02-15
JPWO2016167355A1 (ja) 2017-04-27
US11350523B2 (en) 2022-05-31
CN106416440B (zh) 2019-12-24
US20170135205A1 (en) 2017-05-11
JP2018166218A (ja) 2018-10-25
WO2016167355A1 (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
US9831037B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
TWI644876B (zh) 玻璃陶瓷燒結體以及線圈電子部件
KR20140129189A (ko) 세라믹 전자부품
JP5473561B2 (ja) ガラスセラミック配線基板およびコイル内蔵ガラスセラミック配線基板ならびにガラスセラミック配線基板の製造方法
KR20160085296A (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
CN109979734B (zh) 线圈部件
JP6433351B2 (ja) 被覆銅粉末、銅ペースト、および銅導体膜
JP6369560B2 (ja) セラミック配線基板およびセラミック配線基板の製造方法
US20140266545A1 (en) Common mode choke coil
JP4333594B2 (ja) 導電性ペースト及びセラミック電子部品
CN109076709B (zh) 多层陶瓷基板
CN112447381A (zh) 线圈部件及其制造方法
JP6673466B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
CN113451049B (zh) 层叠陶瓷电子部件
CN109074956B (zh) 陶瓷电子部件及陶瓷电子部件的制造方法
CN112349518A (zh) 层叠型电子部件
KR100241159B1 (ko) 세라믹 전자 부품
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
CN112750623B (zh) 导电性膏以及层叠型电子部件
JP3330817B2 (ja) 多層セラミックス部品
KR20210052252A (ko) 도전성 페이스트 및 적층형 전자부품
JP2019041022A (ja) 配線基板の製造方法及び導電ペースト
JP2007149658A (ja) 誘電体ペースト、ガラスセラミック多層配線基板、電子装置、およびガラスセラミック多層配線基板の製造方法。

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6369560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150