JP2006269501A - プリント配線基板及び電子回路装置 - Google Patents

プリント配線基板及び電子回路装置 Download PDF

Info

Publication number
JP2006269501A
JP2006269501A JP2005081697A JP2005081697A JP2006269501A JP 2006269501 A JP2006269501 A JP 2006269501A JP 2005081697 A JP2005081697 A JP 2005081697A JP 2005081697 A JP2005081697 A JP 2005081697A JP 2006269501 A JP2006269501 A JP 2006269501A
Authority
JP
Japan
Prior art keywords
circuit pattern
printed wiring
wiring board
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005081697A
Other languages
English (en)
Inventor
Hideyuki Shibata
秀幸 柴田
Kazuharu Kobayashi
一治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005081697A priority Critical patent/JP2006269501A/ja
Publication of JP2006269501A publication Critical patent/JP2006269501A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板を提供する。
【解決手段】 絶縁材料からなる絶縁基材1と、この絶縁基材1の表面上に形成された導電材料からなる回路パターン2と、絶縁材料からなり絶縁基材上に形成されて回路パターン2を覆っているとともにこの回路パターン2における電子部品101の実装位置5に対応する開口部6を有しているカバー層4と、絶縁基材1の裏面部の少なくともカバー層4の開口部6に対応する箇所に形成された5μm以上の膜厚を有する金属層7とを備えている。
【選択図】 図1

Description

本発明は、電子部品が実装される回路パターンを有するプリント配線基板及びこのプリント配線基板を用いた電子回路装置に関し、特に、部品実装位置における回路パターンの絶縁基材に対する密着性を確保したプリント配線基板及び電子回路装置に関する。
従来、プリント配線基板(例えば、FPCなど)の製造方法としては、「セミアディティブ法」と「サブトラクティブ法」が一般的に用いられている。これらのうち、「サブトラクティブ法」は、絶縁材料(例えば、ポリイミド)からなる絶縁基材の表面部の全面に銅箔を貼り付けた銅張積層板を用いて、不要な部分の銅箔を除去し、回路パターンを作成する方法である。銅張積層板としては、フレキシブルな薄いフィルム上に銅箔を張り合わせたもの(CCL)があり、片面CCLと両面CCLとがある。この「サブトラクティブ法」は、従来よりプリント配線基板の製造において広く使われている製造方法であり、多くの実績がある。
一方、「セミアディティブ法」は、特許文献1に記載されているように、絶縁基材の表面部上にスバッタリング法等により数十乃至数百nmの薄い金属層(導電性シード層)を形成し、必要な部分だけに銅メッキを施して、回路パターンを作成する製造方法である。この「セミアディティブ法」は、「サブトラクティブ法」よりも微細な回路パターン、例えば、30μmピッチ以下のファインピッチ回路を作成することができる。
この「セミアディティブ法」は、下記の工程を有するものである。
(1)まず、絶縁材料からなる絶縁基材の表面部上に、導電性シード層を形成する。この導電性シード層は、絶縁基材の表面部に電気伝導性を付与するための層であり、無電解銅メッキ、あるいは、スパッタ成膜等によって形成される。
(2)次に、導電性シード層上において、レジスト剤を塗布してレジスト層を形成し、露光及び現像を行い、回路パターンとなる部分以外の部分にメッキレジスト層を作成する。
(3)そして、電解銅メッキを行うことにより、回路パターンとなる部分に所定の厚さの銅を付着させて回路パターンを作成する。
(4)次に、メッキレジスト層を除去する。
(5)さらに、回路パターンが作成された部分以外の不要部分の導電性シード層を除去することにより、回路パターンが完成する。
(6)このようにして回路パターンが完成すると、絶縁基材上に、絶縁材料からなるカバー層を形成する。このカバー層は、回路パターンを覆って形成される。このカバー層は、回路パターンにおいて電子部品が実装される部品実装位置に開口部を有して形成される。
このような開口部が位置する部品実装位置には、ICチップなどの電子部品が実装される。電子部品の実装にはいくつかの方法があるが、一般的には、回路パターンと電子部品との間に熱や圧力を与えることにより、電子部品の端子部(バンプ)を回路パターンに接続させることによって行う。
(7)その後、必要に応じて、補強材等を取り付けることにより、電子回路装置が完成する。この電子回路装置において、片面CCLを用いた場合には、電子部品が実装されない裏面は、一般には、絶縁基材が露出した状態となっている。
特開2003−309337公報
前述のようなプリント配線基板においては、近年、回路パターンの微細化の要求が高まっており、パターン幅は狭くなってきている。今後、回路パターンの微細化はさらに進み、回路パターンにおけるパターン幅は益々細くなる方向にある。回路パターンの微細化を図るためには、導電性シード層をスパッタ成膜によって作成するほうがよい。しかしながら、スパッタ成膜によって作成された導電性シード層は、例えばポリイミド樹脂からなる絶縁基材に対する密着強度が低い。導電性シード層の絶縁基材に対する密着強度が低いと、完成した回路パターンの絶縁基材に対する密着強度も低くなってしまう。また、一般に、スパッタリングや無電解メッキなどによって絶縁基材上に直接銅層を形成した製品(メタライズ品)では、接着剤などにより銅層と絶縁基材とを接着させたものに比ぺて密着カが弱い。
回路パターンの絶縁基材に対する密着強度が低いと、回路パターンを形成した後の工程、すなわち、端子メッキ工程や電子部品の実装工程、カバー層の形成工程等において、熱や圧力が加えられ、または、薬液が使用されることにより、あるいは、完成後の使用環境において熱や圧力が加えられると、回路パターンが絶縁基材から剥離する虞れがあった。また、電子部品の実装工程において回路パターンが絶縁基材から剥離してしまうと、電子部品の実装ができなくなる虞れもある。
本発明は、上記に鑑みてなされたもので、その目的は、「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板及びこのようなプリント配線基板を用いた電子回路装置を提供することにある。
ところで、前述のメタライズ品においては、密着カ向上の対策として、予め絶縁基材の表面を改質させるなどの前処理が行われている。この前処理には、プラズマ処理、イオンガン処理、コロナ処理、アルカリ処理なとが用いられている。これらの前処理を行うことで、絶縁基材の表面の化学状態が変化し、金属元素との密着カが向上し、あるいは、絶縁基材の表面の粗化によるアンカー効果で密着カが向上することが報告されている。
しかし、回路パターンの微細化を図った場合において、回路パターンと絶縁基材との間の充分な密着強度を得るには至っていない。
そこで、本発明者らは、絶縁基材をなすポリイミド樹脂の改質処理以外で、回路パターンの絶縁基材に対する密着強度の向上を図ることを検討した。その結果、本発明者らは、回路パターンが形成されていない絶縁基材の裏面部に、予め、膜厚5μm以上の金属層を形成しておくことが有効であるという知見に至った。すなわち、絶縁基材の裏面部に膜厚5μm以上の金属層を形成することにより、回路パターンの絶縁基材に対する密着力を25%程度向上させることができた。
したがって、本発明に係るプリント配線基板及び電子回路装置は、以下の構成の少なくともいずれか一を備えるものである。
〔構成1〕
本発明に係るプリント配線基板は、絶縁材料からなる絶縁基材と、この絶縁基材の表面上に形成された導電材料からなる回路パターンと、絶縁材料からなり絶縁基材上に形成されて回路パターンを覆っているとともにこの回路パターンにおける電子部品の実装位置に対応する開口部を有しているカバー層と、絶縁基材の裏面部の少なくともカバー層の開口部に対応する箇所に形成された5μm以上の膜厚を有する金属層とを備えている。
〔構成2〕
本発明に係るプリント配線基板は、構成1を有するプリント配線基板において、金属層は、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料からなる。
〔構成3〕
本発明に係るプリント配線基板は、構成1、または、構成2を有するプリント配線基板において、金属層は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって形成されたものである。
〔構成4〕
本発明に係るプリント配線基板は、構成1乃至構成3のいずれか一にを有するプリント配線基板において、回路パターンは、絶縁基材の表面部上に形成された導電性シード層上に導電材料を付着させることにより作成されたものであって、導電性シード層は、回路パターンが作成された部分以外の不要部分が除去され、回路パターンと絶縁基材との間のみに残存している。
〔構成5〕
本発明に係る電子回路装置は、構成1乃至構成4のいずれか一にを有するプリント配線基板と、端子部を回路パターンに接続され実装位置に配置された電子部品とを備えている。
なお、本発明において、絶縁基材の裏面部の金属層は、回路パターンの形成後に、例えば、ラミネート法、無電解メッキ法、スパッタリング法や蒸着法などによって、5μm以上の金属層を形成するか、あるいは、無電解メッキ法、スパッタリング法、蒸着法などによって数百nm(数千Å)の金属層を形成後に、電解メッキ法により、5μm以上の金属層を形成するようにしてもよい。
また、両面CCLの片面の銅箔を、本発明における金属層として利用することもできる。
本発明に係るプリント配線基板においては、回路パターンが形成されない絶縁基材の裏面部に5μm以上の膜厚を有する金属層を形成しておくことにより、回路パターンの絶縁基材に対する密着強度を向上させることができる。そのため、このプリント配線基板においては、「セミアディティブ法」などを用いて狭ピッチの回路パターンを作成する場合においても、電子部品の実装などの工程において回路パターンの絶縁基材からの剥離を防ぐことができる。また、このプリント配線基板においては、高温環境下で使用するプリント配線基板として作成した場合においても、信頼性の向上を図ることができる。
なお、これら本発明の効果は、絶縁基材の片面のみに回路パターンを形成したプリント配線基板に限定されず、絶縁基材の両面に回路パターンを形成したプリント配線基板においても、回路パターンの剥離が生じ易い狭ピッチ部分の裏側部に金属層が存在するように回路設計を行うことにより、同様に得ることができる。すなわち、両面CCLの片面の銅箔を、本発明における金属層として利用することができる。
すなわち、本発明は、「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板及びこのようなプリント配線基板を用いた電子回路装置を提供することができるものである。
以下、本発明を実施するための最良の形態について図面を参照して説明する。この実施の形態においては、「セミアディティブ法」を用いて作成されたプリント配線基板について説明する。
図1は、本実施の形態におけるプリント配線基板の構成を示す断面図である。
このプリント配線基板は、図1に示すように、絶縁材料からなる絶縁基材1を有している。絶縁基材1の表面部上には、回路パターン2が形成されている。この回路パターン2は、絶縁基材1の表面部上に形成された導電性シード層3の上に形成されている。すなわち、この回路パターン2は、まず、絶縁基材1の表面部上に導電性シード層3を形成し、この導電性シード層3において、レジスト剤を塗布してレジスト層を形成して露光及び現像を行い、回路パターンとなる部分以外の部分にメッキレジスト層を作成し、次に、電解銅メッキを行うことにより導電性シード層3上の所定の部分に所定の厚さの銅を付着させることにより作成されている。
導電性シード層3は、絶縁基材1の表面部に電気伝導性を付与するための層であり、無電解銅メッキ、蒸着、あるいは、スパッタ成膜によって形成されたものである。そして、回路パターン2が作成された部分以外の不要部分の導電性シード層3は、メッキレジスト層を除去した後に、除去されている。すなわち、このプリント配線基板において、導電性シード層3は、回路パターン2が作成されている部分のみにおいて、この回路パターン2と絶縁基材1との間に残存している。
そして、絶縁基材1上には、絶縁材料からなるカバー層4が形成されている。このカバー層4は、回路パターン2を覆って形成されている。このカバー層4は、電子部品101が実装される部品実装位置5において、開口部6を有して形成されている。この開口部6が位置する部品実装位置5には、ICチップなどの電子部品101が実装される。カバー層4の厚さは、電子部品101の実装を阻害しないように、実装される電子部品101に当接しない厚さ、すなわち、電子部品101の端子部(バンプ)102の突出量よりも薄くなされている。
そして、このプリント配線基板においては、絶縁基材1の裏面部において、少なくともカバー層4の開口部6に対応する箇所に、金属層7が形成されている。この金属層7としては、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、白金(Pt)、または、金(Au)の少なくともいずれか一を含む材料から形成されていることが好ましい。この金属層として、さらに好ましくは、不働態膜が形成される金属からなることが好ましく、クロム(Cr)、ニッケル(Ni)、銅(Cu)を含む材料から形成されていることが望ましい。また、この金属層7の膜厚は、少なくとも5μm以上であることが好ましく、10μm以上であることがより好ましい。
この金属層7は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれかによって、良好に形成することができる。この金属層7は、例えば、回路パターン2の形成後に形成される。この金属層7は、無電解メッキ法、スパッタリング法、蒸着法などによって数百nm(数千Å)の金属層を形成後に、電解メッキ法により、5μm以上の膜厚を有する金属層として形成するようにしてもよい。
また、この金属層は、電子部品の実装などの加熱を伴う工程の前に形成すると、熱による密着強度の低下を抑制することができる。
また、両面CCLの片面の銅箔のみを回路パターン2として形成し、他方の面の銅箔を金属層7として形成するようにしてもよい。
図2は、他の実施の形態におけるプリント配線基板の構成を示す断面図である。
さらに、このプリント配線基板を、絶縁基材1の両面に回路パターン2を形成したプリント配線基板として構成する場合には、図2に示すように、回路パターン2の剥離が生じ易い部品実装位置5や狭ピッチ部分の裏側部に金属層となる金属層が存在するように回路設計を行うことにより、前述のように、金属層7を形成した場合と同様の効果を得ることができる。
このプリント配線基板においては、部品実装位置5において、図1及び図2に示すように、電子部品101の端子部(バンプ)102が、回路パターン2に対して、端子接続部であるバンプ接続位置2bにおいてACF接続等により接続される。このようにして、プリント配線基板に電子部品101が実装されることにより、電子回路装置が構成される。
以下、本発明に係るプリント配線基板についての実施例を挙げる。
〔実施例1〕
この実施例1においては、図1に示した実施形態において、絶縁基材1として、ポリイミドフィルムである「カプトンEN」(商品名:東レデュポン社製)を使用した。この絶縁基材1をスパッタチャンバにセットし、プラズマガスとしてアルゴンを用い、7×10−3Torrの真空下で、スパッタリングにより、この絶縁基材1の表面部に導電性シード層3を形成した。この導電性シード層3は、ニッケル・クロム層(膜厚10nm(100Å))及び銅層(膜厚200nm(2000Å))からなるものである。
次に、絶縁基材1上に形成された導電性シード層3上に、レジスト剤として「ドライフィルムレジスト」(商品名:日立化成工業社製)をラミネートし、レジスト層とした。このレジスト層に対して、回路設計図を露光し、現像することによって、回路パターン2を形成する部分のレジスト層を除去し、回路パターン2の非形成部のみがメッキレジスト層によって被覆された状態とした。そして、電解銅メッキによって、導電性シード層3上のレジスト層が除去された部分に銅を析出させ、回路パターン2を形成した。なお、電解銅メッキには、下記の硫酸銅メッキ浴を用いて、この硫酸銅メッキ浴中に浸した絶縁基材1上の導電性シード層3に電気を流し、メッキレジスト層により被覆されていない部分に銅を析出させた。
〔硫酸銅メッキ浴〕
硫酸銅5水塩・・・・・・・・・・・・・・・・・・・・・・・75g/L
硫酸・・・・・・・・・・・・・・・・・・・・・・・・・・・190g/L
塩素イオン・・・・・・・・・・・・・・・・・・・・・・・・50mg/L
カパーグリーム「CLX−A」(商品名:メルテックス社製)・・5mL/L
カパーグリーム「CLX−C」(商品名:メルテックス社製)・・5mL/L
次に、3%水酸化ナトリウム水溶液を用いて、メッキレジスト層を除去した。さらに、塩化鉄液や塩化銅液などのエッチング液を用いて、回路パターン2の非形成部の導電性シード層3をエッチングにより除去した。このようにして線幅5mmの回路パターン2を形成した。
回路パターン2が形成された後、回路パターンが形成されない絶縁基材1の裏面部に、スバッタリング法により、膜厚20nm(200Å)の銅(Cu)層を形成し、さらに、この銅層上に、電解銅メッキにより、厚さ20μmの銅層を形成した。
そして、絶縁材料であるフォトソルダレジスト剤を用いて、カバー層4を形成した。このカバー層4は、回路パターン2を覆うように絶縁基材1上に形成し、また、電子部品101が実装される部品実装位置5において開口部6を有するものとした。なお、このように形成したカバー層4の厚さは、部品実装位置5における電子部品101の実装時に、この電子部品101に当接しない厚さ(すなわち、電子部品101の端子部(バンプ)102の突出量よりも薄い厚さ)とした。
〔実施例2乃至実施例4〕
実施例1と同様に回路パターンを作成し、回路パターンが形成されない絶縁基材1の裏面部に、スバッタリング法により、膜厚20nm(200Å)の銅(Cu)層を形成し、さらに、この銅層上に、電解銅メッキにより、厚さ5μm(実施例2)、厚さ10μm(実施例3)、厚さ50μm(実施例4)の銅層を形成した。
〔実施例5乃至実施例8〕
実施例1と同様に回路パターンを作成し、回路パターンが形成されない絶縁基材1の裏面部に、スバッタリング法により、膜厚20nm(200Å)の銅(Cu)層を形成し、さらに、この銅層上に、電解銅メッキにより、厚さ20μmの金(Au)層(実施例5)、クロム(Cr)層(実施例6)、コバルト(Co)層(実施例7)及びニッケル(Ni)層(実施例8)を形成した。
〔比較例1〕
絶縁基材1の裏面部に金属層7を形成せず、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。
〔比較例2〕
実施例1と同様に回路パターンを作成し、回路パターンが形成されない絶縁基材1の裏面部に、スバッタリング法により、膜厚20nm(200Å)の銅(Cu)層を形成し、さらに、この銅層上に、電解銅メッキにより、厚さ1μmの銅層を形成した。
〔実施例1乃至実施例8と比較例1及び比較例2との対比〕
前述のようにして作成した実施例1乃至実施例8と比較例1及び比較例2とにおけるプリント配線基板について、引張り試験機(NMB社製「TG・200N」)を用いて、回路パターンの引張り強度(剥離強度)を測定した。この測定結果を以下の〔表1〕に示す。
Figure 2006269501
この〔表1〕から、回路パターンが十分な引っ張り強度を有するためには、絶縁基材1の裏面部の金属層7をなす材料は、銅の他、金、クロム、コバルト及びニッケルのいずれでもよく、金属層7の膜厚は、5μm以上であることが好ましいことがわかる。
本発明の実施形態に係るプリント配線基板の構成を示す断面図である。 本発明の他の実施の形態におけるプリント配線基板の構成を示す断面図である。
符号の説明
1 絶縁基材
2 回路パターン
3 導電性シード層
4,4a カバー層
5 部品実装位置
6 開口部
7 金属層

Claims (5)

  1. 絶縁材料からなる絶縁基材と、
    前記絶縁基材の表面上に形成された導電材料からなる回路パターンと、
    絶縁材料からなり前記絶縁基材上に形成されて前記回路パターンを覆っているとともに、この回路パターンにおける電子部品の実装位置に対応する開口部を有しているカバー層と、
    前記絶縁基材の裏面部の少なくとも前記カバー層の開口部に対応する箇所に形成された5μm以上の膜厚を有する金属層と
    を備えたことを特徴とするプリント配線基板。
  2. 前記金属層は、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料からなる
    ことを特徴とする請求項1記載のプリント配線基板。
  3. 前記金属層は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって形成されたものである
    ことを特徴とする請求項1、または、請求項2記載のプリント配線基板。
  4. 前記回路パターンは、前記絶縁基材の表面部上に形成された導電性シード層上に導電材料を付着させることにより作成されたものであって、
    前記導電性シード層は、前記回路パターンが作成された部分以外の不要部分が除去され、前記回路パターンと前記絶縁基材との間のみに残存している
    ことを特徴とする請求項1乃至請求項3のいずれか一に記載のプリント配線基板。
  5. 請求項1乃至請求項4のいずれか一に記載のプリント配線基板と、
    端子部を前記回路パターンに接続され前記実装位置に配置された電子部品と
    を備えていることを特徴とする電子回路装置。
JP2005081697A 2005-03-22 2005-03-22 プリント配線基板及び電子回路装置 Pending JP2006269501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005081697A JP2006269501A (ja) 2005-03-22 2005-03-22 プリント配線基板及び電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005081697A JP2006269501A (ja) 2005-03-22 2005-03-22 プリント配線基板及び電子回路装置

Publications (1)

Publication Number Publication Date
JP2006269501A true JP2006269501A (ja) 2006-10-05

Family

ID=37205182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005081697A Pending JP2006269501A (ja) 2005-03-22 2005-03-22 プリント配線基板及び電子回路装置

Country Status (1)

Country Link
JP (1) JP2006269501A (ja)

Similar Documents

Publication Publication Date Title
JP4081052B2 (ja) プリント配線基板の製造法
KR100814564B1 (ko) 프린트 배선 기판의 제조 방법
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP2011014801A (ja) フレキシブル銅張積層板及びcof用フレキシブルプリント配線板並びにこれらの製造方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2004009357A (ja) 金属蒸着/金属メッキ積層フィルム及びこれを用いた電子部品
JP4592458B2 (ja) プリント配線基板、電子回路装置及びその製造方法
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP4658100B2 (ja) プリント配線基板および回路装置
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP2006269501A (ja) プリント配線基板及び電子回路装置
JP2002198635A (ja) 配線板及びその製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP5061805B2 (ja) Cof配線基板の製造方法
JP4882857B2 (ja) フレキシブルプリント回路板
JP4443649B2 (ja) 電気めっきパターン
JP2007012875A (ja) プリント配線基板
JP6543887B2 (ja) バンプ付き配線基板及びその製造方法
JP2004087658A (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
JP2006135166A (ja) プリント配線板
JP2003046223A (ja) 2層型プリント回路用基板の製造方法