KR20190070622A - 2층 패턴형 ｃｏｆ 패키지용 필름 - Google Patents

2층 패턴형 ｃｏｆ 패키지용 필름 Download PDF

Info

Publication number
KR20190070622A
KR20190070622A KR1020170171317A KR20170171317A KR20190070622A KR 20190070622 A KR20190070622 A KR 20190070622A KR 1020170171317 A KR1020170171317 A KR 1020170171317A KR 20170171317 A KR20170171317 A KR 20170171317A KR 20190070622 A KR20190070622 A KR 20190070622A
Authority
KR
South Korea
Prior art keywords
pattern
lead pattern
film
lead
chip
Prior art date
Application number
KR1020170171317A
Other languages
English (en)
Other versions
KR102088920B1 (ko
Inventor
신세철
Original Assignee
주식회사 엘비루셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘비루셈 filed Critical 주식회사 엘비루셈
Priority to KR1020170171317A priority Critical patent/KR102088920B1/ko
Publication of KR20190070622A publication Critical patent/KR20190070622A/ko
Application granted granted Critical
Publication of KR102088920B1 publication Critical patent/KR102088920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

COF 패키지용 필름에는, 필름 상의 칩이 장착되는 면에 제1리드패턴을 구성하는 제1패턴층이 형성되고 칩이 장착되는 면의 이면에 제2리드패턴을 구성하는 제2패턴층이 형성되어 있다. 제2리드패턴은 제1리드패턴의 연장 방향과 상이한 방향으로 연장되며, 특히 사선 방향으로 제1리드패턴에 대해 40~50°의 각을 이루도록 배치된다. ILB 공정에서 발생하는 열에 의하여 필름이 팽창하는 것이 제2패턴층에 의해 억제된다. 따라서 칩의 범프 위치와 범프에 접착될 리드의 위치간의 틀어짐이 줄어들게 되고 따라서 ILB 공정의 정확도가 높아진다.

Description

2층 패턴형 ＣＯＦ 패키지용 필름 {Film for use in COF Package with 2-layer Pattern}
본 발명은 COF 패키지용 필름에 관한 것으로서, 보다 상세하게는, 칩이 연결되는 패턴이 2층으로 구성된 2층 패턴형 COF 패키지용 필름에 관한 것이다.
웨이퍼 상에 제작된 반도체 칩은 별도의 패키징(Packaging) 공정을 통해 개개의 칩 제품으로 양산된다. COF(Chip On Film)형 반도체 패키지 제작을 위한 패키징 공정은 Dicing - ILB - POT - Marking 의 공정을 통해 수행되며, 제작된 패키지는 FT(Final Test) 공정과 AI(Auto Inspection) 공정을 거쳐 검사된다.
Dicing(SAW) 공정은 웨이퍼 상에 패터닝(patterning) 되어 있는 수많은 칩을 하나의 제품으로 구성하기 위해 개개의 칩으로 나누어 주는 공정이다. ILB 공정은 Dicing 이 완료된 칩의 범프(Bump)와 필름상의 이너리드(inner lead)를 고온의 열과 압력을 이용한 열압착 방식(Thermo-compression)으로 접합하여 외부로의 전기적인 통로를 형성시켜 주기 위한 공정이다. POT 공정은 ILB 공정을 거친 제품의 접합부를 포함한 칩의 회로부를 외부의 물리적, 화학적, 기계적, 정전기적 환경으로부터 보호하여 제품의 신뢰성을 확보하기 위해 액체 상태의 에폭시레진(epoxy resin)을 베이스로 한 봉지재를 디스펜서(Dispenser)로 도포하여 밀봉하는 공정이다. Marking 공정은 제품의 코드화된 정보를 제품의 표면에 활자로 표기함으로써 제품마다 고유의 일련번호를 날인하는 공정이다.
일반적으로 COF형 반도체 패키지는, PI(Polyimide) 필름의 1면에 리드패턴(lead pattern)이 형성되고 그 위에 칩이 장착되도록 구성되나, 최근에는 다채널이 요구되는 모바일용 칩, ESD 또는 EMI 에 대한 개선이 요구되는 제품 또는 COF 에 회로 밀집도를 높여 소형화가 요구되는 제품 등에 사용되기 위하여 필름의 양면에 리드패턴이 형성되는 소위 2층 COF 패키지가 제작되고 있다.
도 1 은 일반적인 2층 COF 패키지의 구조를 도시한 단면도이다.
2층 COF 패키지는 폴리이미드 재질 필름(10)의 상면과 하면에 각각 제1리드패턴을 구성하는 제1패턴층(21) 및 제2리드패턴을 구성하는 제2패턴층(22)을 구비하고 있다. 각 패턴층(21, 22)은 통상적으로 구리 재질로 형성된다. 각 패턴층(21, 22)은 필름(10)을 관통하여 형성되는 비아홀(25)을 통해 전기적으로 연결된다.
각 패턴층(21, 22)의 외면에는 제1보호층(41)과 제2보호층(42)이 각각 덮여진다. 이 보호층들(41, 42)은 실리콘 레진(SR : Silicon Resin)으로 형성된다. 칩(C)은 필름(10)의 상면에 안착되어 ILB 공정을 통해 제1패턴층(21)과 접속되며, 접속된 후 에폭시 수지와 같은 봉지재(50)에 의해 접속 부위가 밀봉된다.
그런데, 이러한 COF 패키지는 ILB 공정에서 열압착에 의해 범프와 제1패턴층(21)을 접착시키는 과정에서, 필름(10)에 가해지는 열에 의하여 필름(10)이 팽창함에 따라 제1리드패턴의 범프 접착부와 칩(C)의 범프간에 정렬된 위치의 틀어짐이 발생할 수 있다. 이를 방지하기 위해서는 ILB 공정에서 가해지는 열에 의해서도 필름(10)의 팽창을 줄일 수 있는 방안이 요구된다.
- 한국특허공개 제2015-80296호 (칩 온 필름 패키지) - 한국특허등록 제1658141호 (테이프 캐리어 패키지 및 액정표시장치)
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, ILB 공정에서 열압착 시 필름(10)에 가해지는 열에 의한 필름(10)의 팽창을 줄임으로써 ILB 공정을 위해 정렬된 칩의 범프 위치와 범프에 접착될 리드의 위치 사이의 틀어짐을 방지하고, 이를 통해 ILB 공정의 정확도를 높일 수 있도록 하는 방안을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 필름 상의 칩이 장착되는 면에 제1리드패턴을 구성하는 제1패턴층이 형성되고 상기 칩이 장착되는 면의 이면에 제2리드패턴을 구성하는 제2패턴층이 형성되어 있는 COF 패키지용 필름에 있어서, 상기 제2리드패턴은 상기 제1리드패턴의 연장 방향과 상이한 방향으로 연장되는 것을 특징으로 하는 COF 패키지용 필름을 제시한다.
상기 제1리드패턴은 상기 필름 상에서 가로 및 세로 중 적어도 어느 한 방향으로 연장되며, 상기 제2리드패턴은 상기 필름 상에서 사선 방향으로 연장된다.
상기 제2리드패턴은 상기 제1리드패턴에 대해 40~50°의 각을 이루는 방향으로 배치되는 것이 바람직하다.
상기 제1리드패턴은 상기 칩에 전기적으로 연결되는 유효패턴이고, 상기 제2리드패턴은 상기 칩에 연결되지 않은 더미패턴으로 구성될 수 있다.
상기 제2리드패턴의 형성영역은 상기 제1리드패턴이 형성된 영역과 대응되는 영역을 포함한다.
상기 제2리드패턴의 형성영역은 상기 필름상에서 상기 칩이 점유하는 영역을 더 포함할 수 있다.
상기 제2리드패턴의 형성영역은 상기 이면의 전체 영역일 수 있다.
본 발명에 따르면, ILB 공정에서 발생하는 열에 의하여 필름이 팽창하는 것이 제2패턴층에 의해 억제된다. 따라서 칩의 범프 위치와 범프에 접착될 리드의 위치간의 틀어짐이 줄어들게 되고 따라서 ILB 공정의 정확도가 높아진다.
도 1 은 일반적인 2층 COF 패키지용 필름의 일 예를 도시한 도면.
도 2 는 본 발명에 따른 2층 COF 패키지용 필름을 도시한 도면.
도 3 은 도 2 의 상면 일부를 도시한 도면.
도 4 는 도 2 의 하면 일부를 도시한 도면.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 구체적으로 설명한다. 본 발명에 대한 설명에서, 도 1 에 도시된 종래의 2층 COF 패키지와 실질적으로 동일한 부분에 대해서는 동일한 참조부호를 부여하며, 그 상세한 설명에 대한 기재는 생략되나 그대로 본 발명에 대한 설명으로서 원용된다.
도 2 는 본 발명에 따른 2층 COF 패키지용 필름을 도시한 도면으로서, 필름상에 부착된 칩과 함께 패턴층들을 도시한 것이다. 도 2 에서는 패턴층들(121, 122)이 도 1 의 구성과 상이하다. (제1드패턴층(121)은 필름(10)의 상면에 그리고 제2패턴층(122)은 필름(10)의 하면에 형성되어 있으나 도 2 에서는 도시의 편의를 위하여 이 두 패턴층(121, 122)을 함께 도시하였다. 그리고, 두 패턴층(121, 122)을 각각 도시하기 위하여 도 3 에는 도 2 의 상면 일부를 도시하였고 도 4 에는 도 2 의 하면 일부를 도시하여, 제1패턴층(121)과 제2패턴층(122)이 각각 도 3 및 4 에서 현출되도록 도시하였다.)
도 2 내지 도 4 를 참조하면, 필름(10) 상의 칩(C)이 장착되는 면(상면)에는 제1리드패턴을 구성하는 제1패턴층(121)이 형성되고 칩(10)이 장착되는 면의 이면(하면)에는 제2리드패턴을 구성하는 제2패턴층(122)이 형성되어 있다. 제1패턴층(121)의 제1리드패턴들과 제2패턴층(121)의 제2리드패턴들은 모두 다수의 평행한 선상으로 형성되어 있으며, 이들은 서로 상이한 방향으로 연장되도록 배치된다. 구체적으로는, 제1리드패턴은 필름(10) 상에서 가로 방향으로 연장되며, 제2리드패턴은 필름(10) 상에서 사선 방향으로 연장된다. 제1리드패턴은 세로 방향으로 연장될 수도 있으며, 가로 방향으로 연장된 리드패턴들과 세로 방향으로 연장된 리드패턴들이 혼합되어 있을 수도 있다.
ILB 공정에서는 칩(C)의 범프를 제1패턴층(121)의 제1리드패턴에 열압착시키는데, 이때 발생된 열에 의해 필름(10)에 열팽창이 발생할 수 있다. 이러한 열팽창은 필름(10)의 판면에서 가로와 세로로 모두 이루어지게 되는데, 가로 방향으로의 열팽창은 제1리드패턴이 가로 방향으로 형성되어 있음으로 인하여 제1리드패턴의 인장 저항력에 의해 다소 저지된다. 그러나 세로 방향으로의 열팽창은 제1리드패턴에 의해 저지되지 않는데, 제2리드패턴이 사선 방향으로 형성되어 있으므로 세로 방향으로의 열팽칭이 제2리드패턴에 의해 저지된다.
여기에서, 제1리드패턴이 가로 방향으로 연장되므로 제2리드패턴은 세로 방향으로 연장되도록 배치할 수도 있다. 그러나, 실제 실험 결과에 따르면 이와 같이 세로 방향으로 제2리드패턴을 연장 배치할 경우 칩(C)의 범프를 지지하는 필름(10)의 판면 상의 지점에 제2리드패턴이 놓여질 수 있고, 이 경우 범프의 열압착 시 범프에 대한 지지력이 과도하게 높아 범프의 과눌림이 발생하였다. 범프의 과눌림은 범프의 열압착 시 넓은 면적을 점유하게 하고, 이에 따라 이웃하는 범프들 간에 쇼트가 생기는 불량이 발생할 가능성이 높아진다. 따라서, 이와 같이 제2리드패턴을 사선 방향으로 배치함으로써 이러한 가능성을 현저하게 줄일 수 있다. 즉, 어느 한 범프가 사선 방향의 제2리드패턴이 존재하는 지점에 놓이더라도 그에 이웃하는 범프는 제2리드패턴이 존재하지 않는 지점이 놓일 수 있게 되고, 따라서 범프의 열압착시 이웃하는 범프들이 동시에 제2리드패턴에 의해 지지되어 과눌림되는 현상이 방지된다. 특히, 제2리드패턴을 사선 방향으로 배치하는 것은, 제1리드패턴이 가로와 세로 모두의 방향으로 형성된 경우에도 위와 같은 필름(10)의 팽창 저지 효과 및 범프의 과눌림 방지 효과를 얻을 수 있다는 장점이 있다.
이러한 관점에서, 제2리드패턴은 제1리드패턴에 대해 45°의 각도로 배치되는 것이 이상적이다. 그러나 제2리드패턴의 각도는 고도의 정밀성을 요하는 각도가 아니므로 40~50°의 범위에서 각을 이루도록 배치되는 것이 바람직하다.
한편, 제1리드패턴은 칩(C)에 전기적으로 연결되는 유효패턴이으로 구성되고 제2리드패턴은 칩(C)에 연결되지 않은 더미패턴으로 구성될 수 있다. 이 경우 더미패턴은 칩에 대한 전기적 연결 통로를 제공하는 패턴으로 사용되지 않고 오로지 본 발명에 따른 ILB 공정에서의 필름(10) 열팽창 방지 기능을 위해 사용되며, 이와 더불어 방열을 위한 부수적 기능도 담당하게 된다. 제2리드패턴이 더미패턴으로 구성되는 경우에는 도 1 의 종래의 2층 COF 구조에 존재하는 비아홀(25)은 필수적이지 않으며, 따라서 비아홀(25) 형성을 위한 공정은 생략될 수 있다.
제2리드패턴의 형성영역은 제1리드패턴이 형성된 영역과 대응되는 영역에 국한될 수 있다. 나아가, 제2리드패턴의 형성영역은 제1리드패턴의 형성 영역에 더불어 필름(10)상에서 칩(C)이 점유하는 영역을 추가로 포함할 수 있다. 이 경우 제2리드패턴의 형성영역이 줄어들게 되어 재료를 절감할 수 있으면서도, ILB 공정에서 주로 열이 가해지는 범프 접촉 영역 및 칩 점유 영역 위주로 필름(10)의 열팽창을 억제하는 효과를 얻을 수 있다.
이와는 달리, 제2리드패턴의 형성영역은 필름(10)의 이면(하면)의 전체 영역이 되도록 할 수도 있다. 이 경우 ILB 공정에서 발생하는 열에 의해 범프 영역 또는 칩 영역 외의 필름(10) 상의 다른 영역에서 발생하는 열팽창에 대해서도 열팽창 억제 효과를 얻을 수 있다.
이상, 도면을 참조하여 본 발명의 실시예를 통하여 본 발명을 구체적으로 설명하지만, 실시예는 단지 본 발명의 예시 및 설명을 하기 위한 목적에서 사용된 것이며 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 실시예로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이며, 본 발명의 진정한 기술력 보호범위는 특허청구범위의 기술적 사항에 의해 정해져야 할 것이다.
10 : 필름 21 : 제1패턴층
22 : 제2패턴층 25 : 비아홀
41 : 제1보호층 42 : 제2보호층
C : 칩 121 : 제1패턴층
122 : 제2패턴층

Claims (7)

  1. 필름 상의 칩이 장착되는 면에 제1리드패턴을 구성하는 제1패턴층이 형성되고 상기 칩이 장착되는 면의 이면에 제2리드패턴을 구성하는 제2패턴층이 형성되어 있는 COF 패키지용 필름에 있어서,
    상기 제2리드패턴은 상기 제1리드패턴의 연장 방향과 상이한 방향으로 연장되는 것을 특징으로 하는 COF 패키지용 필름.
  2. 제 1 항에 있어서,
    상기 제1리드패턴은 상기 필름 상에서 가로 및 세로 중 적어도 어느 한 방향으로 연장되며,
    상기 제2리드패턴은 상기 필름 상에서 사선 방향으로 연장되는 것을 특징으로 하는 COF 패키지용 필름.
  3. 제 2 항에 있어서,
    상기 제2리드패턴은 상기 제1리드패턴에 대해 40~50°의 각을 이루는 방향으로 배치되는 것을 특징으로 하는 COF 패키지용 필름.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제1리드패턴은 상기 칩에 전기적으로 연결되는 유효패턴이고, 상기 제2리드패턴은 상기 칩에 연결되지 않은 더미패턴인 것을 특징으로 하는 COF 패키지용 필름.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제2리드패턴의 형성영역은 상기 제1리드패턴이 형성된 영역과 대응되는 영역을 포함하는 것을 특징으로 하는 COF 패키지용 필름.
  6. 제 5 항에 있어서,
    상기 제2리드패턴의 형성영역은 상기 필름상에서 상기 칩이 점유하는 영역을 더 포함하는 것을 특징으로 하는 COF 패키지용 필름.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제2리드패턴의 형성영역은 상기 이면의 전체 영역인 것을 특징으로 하는 COF 패키지용 필름.
KR1020170171317A 2017-12-13 2017-12-13 2층 패턴형 ｃｏｆ 패키지용 필름 KR102088920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170171317A KR102088920B1 (ko) 2017-12-13 2017-12-13 2층 패턴형 ｃｏｆ 패키지용 필름

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170171317A KR102088920B1 (ko) 2017-12-13 2017-12-13 2층 패턴형 ｃｏｆ 패키지용 필름

Publications (2)

Publication Number Publication Date
KR20190070622A true KR20190070622A (ko) 2019-06-21
KR102088920B1 KR102088920B1 (ko) 2020-03-13

Family

ID=67056538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170171317A KR102088920B1 (ko) 2017-12-13 2017-12-13 2층 패턴형 ｃｏｆ 패키지용 필름

Country Status (1)

Country Link
KR (1) KR102088920B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118156270A (zh) * 2024-02-23 2024-06-07 南宁初芯集成电路设计有限公司 一种薄膜覆晶接合封装电路连接结构及其制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568863A (en) * 1979-07-02 1981-01-29 Mitsubishi Electric Corp Substrate for semiconductor device
JP2000294896A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2001284413A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及び半導体装置用基板
KR20010094629A (ko) * 2000-03-31 2001-11-01 구본준, 론 위라하디락사 더미 밴딩부를 가지는 테이프 캐리어 패키지와 이를이용한 액정표시장치
JP2003023035A (ja) * 2001-07-05 2003-01-24 Sharp Corp 半導体装置
KR20030017392A (ko) * 2001-08-22 2003-03-03 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 장착용 기판
KR20060017704A (ko) * 2004-08-21 2006-02-27 삼성테크윈 주식회사 반도체 패키지용 기판모재 및 이로부터 형성된 단위기판
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR20100021899A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR20150080296A (ko) 2013-12-31 2015-07-09 한국기계연구원 태양 전지 전자 수송층의 배리어층으로 사용되는 풀러렌 입자들이 포함된 코어-쉘 구조 나노복합체, 이의 제조방법, 및 이를 포함하는 태양 전지
KR101658141B1 (ko) 2009-12-01 2016-10-04 엘지디스플레이 주식회사 테이프 캐리어 패키지 및 액정표시장치
US20170162487A1 (en) * 2015-12-02 2017-06-08 Novatek Microelectronics Corp. Chip on film package

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568863A (en) * 1979-07-02 1981-01-29 Mitsubishi Electric Corp Substrate for semiconductor device
JP2000294896A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
KR20010094629A (ko) * 2000-03-31 2001-11-01 구본준, 론 위라하디락사 더미 밴딩부를 가지는 테이프 캐리어 패키지와 이를이용한 액정표시장치
JP2001284413A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及び半導体装置用基板
JP2003023035A (ja) * 2001-07-05 2003-01-24 Sharp Corp 半導体装置
KR20030017392A (ko) * 2001-08-22 2003-03-03 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 장착용 기판
KR20060017704A (ko) * 2004-08-21 2006-02-27 삼성테크윈 주식회사 반도체 패키지용 기판모재 및 이로부터 형성된 단위기판
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR20100021899A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR101658141B1 (ko) 2009-12-01 2016-10-04 엘지디스플레이 주식회사 테이프 캐리어 패키지 및 액정표시장치
KR20150080296A (ko) 2013-12-31 2015-07-09 한국기계연구원 태양 전지 전자 수송층의 배리어층으로 사용되는 풀러렌 입자들이 포함된 코어-쉘 구조 나노복합체, 이의 제조방법, 및 이를 포함하는 태양 전지
US20170162487A1 (en) * 2015-12-02 2017-06-08 Novatek Microelectronics Corp. Chip on film package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118156270A (zh) * 2024-02-23 2024-06-07 南宁初芯集成电路设计有限公司 一种薄膜覆晶接合封装电路连接结构及其制造方法
CN118156270B (zh) * 2024-02-23 2024-08-06 南宁初芯集成电路设计有限公司 一种薄膜覆晶接合封装电路连接结构及其制造方法

Also Published As

Publication number Publication date
KR102088920B1 (ko) 2020-03-13

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US7256066B2 (en) Flip chip packaging process
KR100750764B1 (ko) 반도체 장치
US20110074037A1 (en) Semiconductor device
US10825774B2 (en) Semiconductor package
US7977802B2 (en) Integrated circuit packaging system with stacked die and method of manufacture thereof
CN110828447A (zh) 半导体封装件及其制造方法
US11742329B2 (en) Semiconductor package
US20100044880A1 (en) Semiconductor device and semiconductor module
JP2014072487A (ja) 半導体装置およびその製造方法
CN101261975A (zh) 半导体器件
US9105463B2 (en) Semiconductor device
KR100485111B1 (ko) 반도체 패키지
KR102088920B1 (ko) 2층 패턴형 ｃｏｆ 패키지용 필름
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20220344175A1 (en) Flip chip package unit and associated packaging method
US11694950B2 (en) Semiconductor package
US7492037B2 (en) Package structure and lead frame using the same
KR102250825B1 (ko) Ｃｏｆ 패키지
JP2006140512A (ja) 半導体装置
TWI545714B (zh) 電子封裝件及其製法
US20240096815A1 (en) Semiconductor package
TWM556021U (zh) 封裝裝置及其載板結構
KR20070007607A (ko) 솔더레지스트 댐을 갖는 수지 몰딩형 ｂｇａ 패키지
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant