TWI466244B - 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法 - Google Patents

具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法 Download PDF

Info

Publication number
TWI466244B
TWI466244B TW100142595A TW100142595A TWI466244B TW I466244 B TWI466244 B TW I466244B TW 100142595 A TW100142595 A TW 100142595A TW 100142595 A TW100142595 A TW 100142595A TW I466244 B TWI466244 B TW I466244B
Authority
TW
Taiwan
Prior art keywords
layer
bump
flange
adhesive layer
vertical direction
Prior art date
Application number
TW100142595A
Other languages
English (en)
Other versions
TW201232723A (en
Inventor
Charles W C Lin
Chia Chung Wang
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of TW201232723A publication Critical patent/TW201232723A/zh
Application granted granted Critical
Publication of TWI466244B publication Critical patent/TWI466244B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding

Description

具有凸塊/凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
本發明係關於一種半導體組體之製法，尤指一種堆疊式半導體組體之製法，其中該組體包括半導體元件、散熱座、黏著層、被覆穿孔及雙增層電路。
改善效能及降低尺寸與重量仍是電子系統領域持續追求之目標。目前已提出許多符合上述需求之技術方案，其藉由使用不同結構、材料、設備、製程節點及製作方法，以兼顧提高效能、即時上市及降低成本之考量。於所有技術方案中，封裝層級之技術創新被認為是最符合經濟效益且最不耗時之選擇。此外，當欲進一步將晶片尺寸降至奈米等級以下時，材料、設備及製程開發等昂貴費用將導致該技術面臨極大瓶頸，故目前已著重於封裝技術，以因應更智慧且更微小裝置之需求。
如球閘陣列封裝(BGA)及方形扁平無引腳封裝(QFN)之塑膠封裝通常是每一封裝體中包含一枚晶片。為了提供更多功能並將訊號延遲現象降至最低，目前可行之方式是將多枚晶片堆疊於一封裝體中，以縮短連線長度並維持最小足印(footprint)。例如，疊置具有各自記憶體晶片之行動處理器晶粒，以改善元件速度、足印及功率消耗。此外，於模組中疊置多枚晶片之方式，可於不同製程節點提供包括邏輯、記憶、類比、RF、整合型被動元件(IPC)及微機電系統(MEMS)等不同功能晶片，如28奈米高速邏輯及130奈米類比。
雖然文獻已報導許多三維封裝結構，但仍有許多效能相關之缺失尚待改善。例如，於有限空間中疊置多個元件往往會面臨到元件間雜訊干擾(如電磁干擾)等不理想狀況。據此，當元件進行高頻率電磁波訊號傳輸或接收時，上述問題將不利於堆疊元件之訊號完整性。此外，由於半導體元件於高溫操作下易產生效能衰退甚至立即故障之問題，因此包裹於熱絕緣材料(如介電材)內之晶片所產生的熱聚集會對組體造成嚴重損害。據此，目前亟需發展一種可解決電磁干擾問題、加速散熱效果並維持低製作成本之堆疊式半導體組體。
Eichelberger之美國專利案號5,111,278揭露一種三維堆疊式之多晶片模組，其係將半導體晶片設置於平坦基板上，並使用封裝材進行密封，其中該封裝材具有形成於連接墊上之盲孔。設置於封裝材上之導電圖案係延伸至顯露之打線墊，俾從模組上表面連接該些半導體晶片。該模組佈有被覆穿孔，以連接上下電路，進而達到嵌埋式晶片之三維堆疊結構。然而，大部分塑膠材料的導熱性偏低，故該塑膠組體會有熱效能差且無法對嵌埋晶片提供電磁屏蔽保護作用之缺點。
Mowatt等人之美國專利案號5,432,677、Miura等人之美國專利案號5,565,706、Chen等人之美國專利案號6,680,529及Sakamoto等人之美國專利案號7,842,887揭露多種嵌埋式模組，以解決製作良率及可靠度問題。然而，該些專利案所提出的方案皆無法對散熱問題提出適當的解決方式，或者無法對嵌埋式晶片提供有效的電磁屏蔽保護作用。
Hsu之美國專利案號7,242,092及Wong之美國專利案號7,656,015揭露一種組體，其係將半導體晶片容置於底部具有金屬層之凹穴中，以加速嵌埋晶片之散熱效果。除了該結構底部金屬層散熱效果有限之問題外，由於基板上之凹穴係藉由對基板進行雷射或電漿蝕刻而形成，故其主要缺點還包括形成凹穴時導致產量偏低及成本偏高之問題。
Enomoto之美國專利案號7,777,328揭露一種散熱增益型組體，其係藉由微加工或磨除部分金屬之方式，形成設置晶粒用之凹穴。金屬板下凹深度控制不一致之現象易造成量產時產量及良率偏低之問題。此外，由於厚金屬板會阻擋垂直連接至底表面之電性連接路徑，故必須先形成佈有通孔之樹脂，接著再於金屬塊中形成金屬化鍍覆通孔。但此繁複的製程會導致製作良率過低及成本過高。
Ito等人之美國專利案號7,957,154揭露一種組體，其係於開口內表面上形成金屬層，俾可保護嵌埋之半導體晶片免於電磁干擾。與其他形成開口之方法一樣，樹脂開孔形成不一致之現象將導致此組體面臨製備產量差及良率低之問題。此外，由於金屬係藉由電鍍製程形成於開口中，故其厚度有限，對封裝之熱效能沒什麼改善效果。
有鑑於現有高功率及高效能半導體元件封裝種種發展情形及限制，目前仍需發展一種符合成本效益、產品可靠、適於生產、多功能、提供良好訊號完整性、具有優異散熱性之堆疊式半導體組體。
本發明提供一種堆疊式半導體組體之製法，其中該組體包括一半導體元件、一散熱座、一黏著層、一被覆穿孔、第一增層電路及第二增層電路。該堆疊式半導體組體之製法可包括以下步驟：提供一凸塊、一凸緣層、一黏著層及一具有通孔之導電層，其中該凸塊定義出面朝第一垂直方向之一凹穴，且於相反於第一垂直方向之第二垂直方向上覆蓋凹穴，同時該凸塊鄰接凸緣層並與凸緣層一體成型，且自凸緣層朝第二垂直方向延伸，而凸緣層則自凸塊朝垂直於該等垂直方向之側面方向側向延伸；然後藉由該黏著層將凸緣層及凸塊黏附至導電層，其中該黏著層介於凸緣層與導電層之間及凸塊與導電層之間，此步驟包括將凸塊對準該通孔；然後將包含一或多個接觸墊之半導體元件設置於凸塊上且位於凹穴處；提供一第一增層電路於半導體元件及凸緣層上，其中第一增層電路自半導體元件及凸緣層朝第一垂直方向延伸，且電性連接至半導體元件；提供一第二增層電路，其朝第二垂直方向延伸於凸塊、黏著層及導電層外；以及提供一被覆穿孔，其朝該等垂直方向延伸貫穿黏著層，以提供第一增層電路與第二增層電路間之電性連接。
將凸緣層及凸塊黏附至導電層之步驟可包括：將未固化之黏著層設置於凸緣層與導電層之間，此步驟包括將該凸塊對準黏著層之開口及導電層之通孔；然後使黏著層流入通孔內介於凸塊與導電層間之一缺口；以及固化黏著層。
將黏著層設置於凸緣層與導電層間之步驟可包括：將黏著層設置於凸緣層上，此步驟包括將凸塊對準黏著層之開口；以及將導電層設置於黏著層上，此步驟包括將凸塊對準導電層之通孔。
將導電層設置於黏著層上之步驟可包括：將導電層單獨設置於黏著層上，俾使導電層接觸黏著層，而該通孔僅延伸貫穿導電層。或者，將導電層設置於黏著層上之步驟可包括：將一層壓結構設置於黏著層上，其中該層壓結構包括該導電層及一基板，俾使基板接觸並介於導電層與黏著層之間，導電層則與黏著層保持距離，且該通孔延伸貫穿導電層及基板。抑或，將導電層設置於黏著層上之步驟可包括：將導電層及一載體設置於黏著層上，俾使導電層接觸並介於黏著層與載體之間，然後待黏著層固化後再移除該載體。
本發明亦提供更包括一基板之堆疊式半導體組體製法。該堆疊式半導體組體之製法可包括以下步驟：提供一凸塊、一凸緣層、一黏著層及一具有通孔之基板，其中凸塊定義出面朝第一垂直方向之一凹穴，且於相反於第一垂直方向之第二垂直方向上覆蓋凹穴，同時凸塊鄰接凸緣層並與凸緣層一體成型，且自凸緣層朝第二垂直方向延伸，而凸緣層則自凸塊朝垂直於該等垂直方向之側面方向側向延伸；然後藉由該黏著層將凸緣層及凸塊黏附至基板，其中黏著層介於凸緣層與基板之間及凸塊與基板之間，此步驟包括將凸塊對準通孔；然後將包含一或多個接觸墊之半導體元件設置於凸塊上且位於凹穴處；提供一第一增層電路於半導體元件及凸緣層上，其中該第一增層電路自半導體元件及凸緣層朝第一垂直方向延伸，且電性連接至半導體元件；提供一第二增層電路，其朝第二垂直方向延伸於凸塊、黏著層及基板外；以及提供一被覆穿孔，其朝該等垂直方向延伸貫穿黏著層及基板，以提供第一增層電路與第二增層電路間之電性連接。
將凸緣層及凸塊黏附至基板之步驟可包括：將未固化之黏著層設置於凸緣層與基板之間，此步驟包括將凸塊對準黏著層之開口及基板之通孔；然後使黏著層流入通孔內介於凸塊與基板間之一缺口；以及固化黏著層。
將黏著層設置於凸緣層與基板間之步驟可包括：將黏著層設置於凸緣層上，此步驟包括將凸塊對準黏著層之開口；以及將基板設置於黏著層上，此步驟包括將凸塊對準基板之通孔。
將基板設置於黏著層上之步驟包括：將一層壓結構設置於黏著層上，其中該層壓結構包括基板及一導電層，俾使基板接觸並介於導電層與黏著層之間，而導電層則與黏著層保持距離，同時該通孔延伸貫穿導電層及基板。
使黏著層流入缺口之步驟可包括：加熱熔化黏著層；並使凸緣層及基板(或導電層)彼此靠合，藉此使凸塊於通孔中朝第二垂直方向移動，並對凸緣層與基板(或導電層)間之熔化黏著層施加壓力，其中該壓力迫使熔化黏著層朝第二垂直方向流入通孔內介於凸塊與基板(或導電層)間之缺口。
固化黏著層之步驟可包括：加熱固化該熔化黏著層，藉此將凸塊及凸緣層機械性黏附至基板(或導電層)。
該第一增層電路可包括第一介電層及一或多條第一導線，而第二增層電路可包括第二介電層及一或多條第二導線。據此，提供第一增層電路及第二增層電路之步驟可包括：提供第一介電層於半導體元件及凸緣層上，其中該第一介電層自半導體元件及凸緣層朝第一垂直方向延伸，且該第一介電層包括一或多個第一盲孔，而第一盲孔係對準接觸墊，且可選擇性對準凸緣層；提供第二介電層，其朝第二垂直方向延伸於凸塊、黏著層及導電層外，且可選擇性包括一或多個第二盲孔，而第二盲孔可對準凸塊；提供一或多條第一導線於第一介電層上，其中第一導線自第一介電層朝第一垂直方向延伸，並於第一介電層上側向延伸，同時朝第二垂直方向穿過第一盲孔而延伸至接觸墊，且可選擇性延伸至凸緣層，俾使半導體元件電性連接至第一導線，且使凸緣層選擇性電性連接至第一導線；以及提供一或多條第二導線於第二介電層上，其中第二導線自第二介電層朝第二垂直方向延伸，並於第二介電層上側向延伸，且可同時朝第一垂直方向延伸穿過第二盲孔，俾使凸塊電性連接至第二導線。
若需其他訊號路由，第一增層電路及第二增層電路亦可包括額外的介電層、盲孔及導線層。例如，第一增層電路可更包括一第三介電層、一或多個第三盲孔及一或多條第三導線。據此，提供第一增層電路之步驟可更包括：形成一第三介電層於第一介電層及第一導線上，其中第三介電層自第一介電層及第一導線朝第一垂直方向延伸，且與半導體元件、凸緣層及凹穴保持距離；然後形成一或多個第三盲孔，其延伸貫穿第三介電層，且對準顯露第一導線；然後形成一或多條第三導線，其自第三介電層朝第一垂直方向延伸，並於第三介電層上側向延伸，同時朝第二垂直方向穿過第三盲孔而延伸至該第一導線，藉此將第一導線電性連接至第三導線。同樣地，第二增層電路可更包括一第四介電層、一或多個第四盲孔及一或多條第四導線。據此，提供第二增層電路之步驟可更包括：形成一第四介電層於第二介電層及第二導線上，其中第四介電層自第二介電層及第二導線朝該第二垂直方向延伸；然後形成一或多個第四盲孔，其延伸貫穿第四介電層，且對準顯露第二導線；然後形成一或多條第四導線，其自第四介電層朝第二垂直方向延伸，並於第四介電層上側向延伸，同時朝第一垂直方向穿過第四盲孔而延伸至第二導線，藉此將第二導線電性連接至第四導線。
第一增層電路可延伸於凹穴之內外。例如，第一增層電路之第一介電層可延伸進入並填滿凹穴之剩餘空間。或者，第一增層電路可與凹穴保持距離，並延伸於凹穴外。例如，固晶材料可填滿凹穴，俾使第一介電層不延伸進入凹穴且與凹穴保持距離。
根據本發明之一實施態樣，該堆疊式半導體組體之製法可包括：提供一凸塊、一凸緣層、一黏著層及一導電層，其中(i)該凸塊定義出面朝第一垂直方向之一凹穴，且於相反於第一垂直方向之第二垂直方向上覆蓋該凹穴，同時該凸塊鄰接凸緣層並與凸緣層一體成型，且自凸緣層朝第二垂直方向垂直延伸，並延伸進入黏著層之開口，且對準導電層之通孔，(ii)該凸緣層自凸塊朝垂直於該等垂直方向之側面方向側向延伸，(iii)該黏著層位於凸緣層與導電層之間且未固化，且(iv)該導電層係設置於黏著層上；然後使黏著層流入通孔內介於凸塊與導電層間之缺口；固化該黏著層；然後將包含一或多個接觸墊之半導體元件設置於凸塊上，藉此將半導體元件機械黏附且熱連結至該凸塊；提供一第一介電層於半導體元件及凸緣層上，其中該第一介電層自半導體元件及凸緣層朝第一垂直方向延伸，且該第一介電層包括一或多個第一盲孔，而第一盲孔係對準顯露接觸墊，且可選擇性對準顯露凸緣層；提供一第二介電層，其朝第二垂直方向延伸於凸塊、黏著層及導電層外，且可選擇性包括一或多個第二盲孔，而第二盲孔可對準凸塊；提供一或多條第一導線於第一介電層上，其中第一導線自第一介電層朝第一垂直方向延伸，並於第一介電層上側向延伸，同時朝第二垂直方向穿過第一盲孔而延伸至接觸墊，且可選擇性延伸至凸緣層，俾使半導體元件電性連接至第一導線，且使凸緣層選擇性電性連接至第一導線；提供一或多條第二導線於第二介電層上，其中第二導線自第二介電層朝第二垂直方向延伸，並於第二介電層上側向延伸，且可同時朝第一垂直方向延伸穿過第二盲孔，俾使凸塊電性連接至第二導線；以及提供一被覆穿孔，其朝該等垂直方向延伸貫穿黏著層，以提供第一導線與第二導線間之電性連接。
根據本發明之另一實施態樣，該堆疊式半導體組體之製法可包括：提供一凸塊及一凸緣層，其中該凸塊定義出面朝第一垂直方向之一凹穴，且鄰接凸緣層並與凸緣層一體成型，並自凸緣層朝與第一垂直方向相反之第二垂直方向垂直延伸，而該凸緣層則自凸塊朝垂直於該等垂直方向之側面方向側向延伸，且該凹穴於第二垂直方向上係由凸塊覆蓋；提供一黏著層，其中一開口延伸貫穿該黏著層；提供一導電層，其中一通孔延伸貫穿該導電層；將黏著層設置於凸緣層上，此步驟包括將凸塊插入該開口；將導電層設置於黏著層上，此步驟包括將凸塊對準該通孔，其中黏著層係位於凸緣層與導電層之間且未固化；然後加熱熔化黏著層；使凸緣層及導電層彼此靠合，藉此使凸塊於通孔中朝第二垂直方向移動，並對凸緣層與導電層間之熔化黏著層施加壓力，其中該壓力迫使熔化黏著層朝第二垂直方向流入通孔內介於凸塊與導電層間之缺口；加熱固化該熔化黏著層，藉此將凸塊及凸緣層機械性黏附至導電層；然後將包含一或多個接觸墊之半導體元件設置於凸塊上，藉此將半導體元件機械黏附且熱連結至該凸塊，其中半導體元件延伸進入該凹穴；提供一第一介電層於半導體元件及凸緣層上，其中該第一介電層自半導體元件及凸緣層朝第一垂直方向延伸，且該第一介電層包括一或多個第一盲孔，而第一盲孔係對準顯露接觸墊，且可選擇性對準顯露凸緣層；提供一第二介電層，其朝第二垂直方向延伸於凸塊、黏著層及導電層外，且可選擇性包括一或多個第二盲孔，而第二盲孔可對準凸塊；提供一或多條第一導線於第一介電層上，其中第一導線自第一介電層朝第一垂直方向延伸，並於第一介電層上側向延伸，同時朝第二垂直方向穿過第一盲孔而延伸至接觸墊，且可選擇性延伸至凸緣層，俾使半導體元件電性連接至第一導線，且使凸緣層選擇性電性連接至第一導線；提供一或多條第二導線於第二介電層上，其中第二導線自第二介電層朝第二垂直方向延伸，並於第二介電層上側向延伸，且可同時朝第一垂直方向延伸穿過第二盲孔，俾使凸塊電性連接至第二導線；以及提供一被覆穿孔，其朝該等垂直方向延伸貫穿黏著層，以提供第一導線與第二導線間之電性連接。
根據本發明之再一實施態樣，該堆疊式半導體組體之製法可包括：提供一凸塊、一凸緣層、一黏著層及一層壓結構，該層壓結構包括一導電層及一基板，其中(i)該凸塊定義出面朝第一垂直方向之一凹穴，且於相反於第一垂直方向之第二垂直方向上覆蓋該凹穴，同時該凸塊鄰接凸緣層並與凸緣層一體成型，且自凸緣層朝第二垂直方向垂直延伸，並延伸進入黏著層之開口，且對準層壓結構之通孔，(ii)該凸緣層自凸塊朝垂直於該等垂直方向之側面方向側向延伸，(iii)該黏著層位於凸緣層與層壓結構之間且未固化，且(iv)該層壓結構係設置於黏著層上，俾使基板位於黏著層與導電層之間；然後使黏著層流入通孔內介於凸塊與層壓結構間之缺口；固化該黏著層；然後將包含一或多個接觸墊之半導體元件設置於凸塊上，藉此將半導體元件機械黏附且熱連結至該凸塊；提供一第一介電層於半導體元件及凸緣層上，其中該第一介電層自半導體元件及凸緣層朝第一垂直方向延伸，且該第一介電層包括一或多個第一盲孔，而第一盲孔係對準顯露接觸墊，且可選擇性對準顯露凸緣層；提供一第二介電層，其朝第二垂直方向延伸於凸塊、黏著層及導電層外，且可選擇性包括一或多個第二盲孔，而第二盲孔可對準凸塊；提供一或多條第一導線於第一介電層上，其中第一導線自第一介電層朝第一垂直方向延伸，並於第一介電層上側向延伸，同時朝第二垂直方向穿過第一盲孔而延伸至接觸墊，且可選擇性延伸至凸緣層，俾使半導體元件電性連接至第一導線，且使凸緣層選擇性電性連接至第一導線；提供一或多條第二導線於第二介電層上，其中第二導線自第二介電層朝第二垂直方向延伸，並於第二介電層上側向延伸，且可同時朝第一垂直方向延伸穿過第二盲孔，俾使凸塊電性連接至第二導線；以及提供一被覆穿孔，其朝該等垂直方向延伸貫穿黏著層及基板，以提供第一導線與第二導線間之電性連接。
根據本發明之又一實施態樣，該堆疊式半導體組體之製法可包括：提供一凸塊及一凸緣層，其中該凸塊定義出面朝第一垂直方向之一凹穴，且鄰接凸緣層並與凸緣層一體成型，並自凸緣層朝與第一垂直方向相反之第二垂直方向垂直延伸，而該凸緣層則自凸塊朝垂直於該等垂直方向之側面方向側向延伸，且該凹穴於第二垂直方向上係由凸塊覆蓋；提供一黏著層，其中一開口延伸貫穿該黏著層；提供包括一導電層及一基板之一層壓結構，其中一通孔延伸貫穿該導電層及該基板；將黏著層設置於凸緣層上，此步驟包括將凸塊插入該開口；將層壓結構設置於黏著層上，此步驟包括將凸塊對準該通孔，其中黏著層係位於凸緣層與層壓結構之間且未固化，而基板係位於黏著層與導電層之間；然後加熱熔化黏著層；使凸緣層及層壓結構彼此靠合，藉此使凸塊於通孔中朝第二垂直方向移動，並對凸緣層與層壓結構間之熔化黏著層施加壓力，其中該壓力迫使熔化黏著層朝第二垂直方向流入通孔內介於凸塊與層壓結構間之缺口；加熱固化該熔化黏著層，藉此將凸塊及凸緣層機械性黏附至導電層及基板；然後將包含一或多個接觸墊之半導體元件設置於凸塊上，藉此將半導體元件機械黏附且熱連結至該凸塊，其中半導體元件延伸進入該凹穴；提供一第一介電層於半導體元件及凸緣層上，其中該第一介電層自半導體元件及凸緣層朝第一垂直方向延伸，且該第一介電層包括一或多個第一盲孔，而第一盲孔係對準顯露接觸墊，且可選擇性對準顯露凸緣層；提供一第二介電層，其朝第二垂直方向延伸於凸塊、黏著層及導電層外，且可選擇性包括一或多個第二盲孔，而第二盲孔可對準凸塊；提供一或多條第一導線於第一介電層上，其中第一導線自第一介電層朝第一垂直方向延伸，並於第一介電層上側向延伸，同時朝第二垂直方向穿過第一盲孔而延伸至接觸墊，且可選擇性延伸至凸緣層，俾使半導體元件電性連接至第一導線，且使凸緣層選擇性電性連接至第一導線；提供一或多條第二導線於第二介電層上，其中第二導線自第二介電層朝第二垂直方向延伸，並於第二介電層上側向延伸，且可同時朝第一垂直方向延伸穿過第二盲孔，俾使凸塊電性連接至第二導線；以及提供一被覆穿孔，其朝該等垂直方向延伸貫穿黏著層及基板，以提供第一導線與第二導線間之電性連接。
設置半導體元件之步驟可包括：使用位於凹穴內之固晶材料，將半導體元件機械黏附且熱連結至凸塊。
提供第一導線及第二導線之步驟可包括：沉積一第一被覆層於第一介電層上，且該第一被覆層穿過第一盲孔而延伸至接觸墊，並選擇性延伸至凸緣層；沉積一第二被覆層於第二介電層上，且該第二被覆層可延伸穿過第二盲孔；移除第一被覆層選定部位，以定義出第一導線；以及移除第二被覆層選定部位，以定義出第二導線。
提供該被覆穿孔之步驟可包括：形成一穿孔，其朝該等垂直方向延伸貫穿該黏著層(若具有基板則貫穿黏著層及基板)；然後沉積一連接層於該穿孔之一內側壁上。
可於提供第一增層電路及第二增層電路期間提供該被覆穿孔，或者於設置半導體元件前並於凸塊及凸緣層黏附至導電層或基板後提供該被覆穿孔。舉例說明，提供被覆穿孔之步驟可包括：於提供介電層(如第一介電層/第二介電層或第三介電層/第四介電層)後，形成於垂直方向延伸貫穿介電層(如延伸貫穿第一及第二介電層，或延伸貫穿第一、第二、第三及第四介電層)、黏著層及基板之穿孔；而後，於沉積導線(如第一/第二導線或第三/第四導線)期間，於穿孔內側壁上沉積一連接層。或者，提供被覆穿孔之步驟可包括：於設置半導體元件前並於固化黏著層後，形成於垂直方向貫穿凸緣層、黏著層、基板及導電層之穿孔，而後再沉積一連接層於該穿孔之內側壁上。
提供第一介電層、第二介電層、第一導線、第二導線及被覆穿孔之步驟可包括：形成一穿孔，其朝該等垂直方向延伸貫穿黏著層(若有基板則貫穿黏著層及基板)；然後沉積一連接層於該穿孔之一內側壁上；沉積一內被覆層於第一垂直方向上之凸塊及凸緣層及第二垂直方向上之凸塊、黏著層及導電層上；然後移除第一垂直方向上之凸緣層及內被覆層選定部位，以定義出一第一內部接墊，俾使該第一內部接墊鄰接連接層且與凸緣層保持距離；移除第二垂直方向上之導電層及內被覆層選定部位，以定義出一基座及一第二內部接墊，其中(i)該基座鄰接凸塊並自凸塊朝第二垂直方向延伸，且於第二垂直方向上覆蓋凸塊並自凸塊側向延伸，同時該基座包括鄰接該通孔且與凸塊保持距離之導電層一選定部位，並包括鄰接凸塊、黏著層及導電層之該內被覆層一選定部位，且(ii)該第二內部接墊鄰接連接層，且與凸塊及基座保持距離，並朝第二垂直方向延伸於黏著層外，或自基板朝第二垂直方向延伸，同時該第二內部接墊包括與該通孔及凸塊保持距離之該導電層一選定部位，並包括鄰接導電層且與凸塊及黏著層保持距離之該內被覆層一選定部位；然後形成第一介電層於半導體元件、凸緣層及第一內部接墊上；形成第二介電層於基座及第二內部接墊上；然後形成第一盲孔及另一第一盲孔於第一介電層中，其中該另一第一盲孔係對準顯露第一內部接墊；形成一或多個第二盲孔於第二介電層中，其中第二盲孔係對準顯露第二內部接墊，並可選擇性對準基座；然後沉積第一被覆層於第一介電層上，其中該第一被覆層穿過第一盲孔而延伸至接觸墊，並選擇性延伸至凸緣層，同時穿過該另一第一盲孔而延伸至第一內部接墊；沉積第二被覆層於第二介電層上，其中該第二被覆層穿過第二盲孔而延伸至第二內部接墊，並可選擇性延伸至基座；然後移除第一被覆層之選定部位，以定義出第一導線；以及移除第二被覆層之選定部位，以定義出第二導線。或者，提供第一介電層、第二介電層、第一導線、第二導線及被覆穿孔之步驟可包括：形成第一介電層於半導體元件及凸緣層上；形成第二介電層於凸塊、黏著層及導電層上；然後形成第一盲孔於第一介電層中；選擇性形成一或多個第二盲孔於第二介電層中，其中第二盲孔可對準凸塊；沉積一第一被覆層於第一介電層上，其中該第一被覆層穿過第一盲孔而延伸至接觸墊，並可選擇性延伸至凸緣層；沉積一第二被覆層於第二介電層上，其中該第二被覆層可穿過第二盲孔而延伸至凸塊；移除第一被覆層之選定部位，以定義出第一導線；移除第二被覆層之選定部位，以定義出第二導線；形成一穿孔，其朝該等垂直方向延伸貫穿黏著層、基板(若有基板的話)、第一介電層及第二介電層；以及沉積一連接層於該穿孔之一內側壁上，以提供第一導線與第二導線間之電性連接。
移除第一被覆層選定部位之步驟可包括：形成一定義第一導線之蝕刻阻層於第一被覆層上；然後蝕刻第一被覆層，以形成蝕刻阻層所定義之圖案；然後移除蝕刻阻層。同樣地，移除第二被覆層選定部位之步驟可包括：形成一定義第二導線之蝕刻阻層於第二被覆層上；然後蝕刻第二被覆層，以形成蝕刻阻層所定義之圖案；然後移除蝕刻阻層。
本發明之製法於固化黏著層後且沉積被覆層前，可包括一步驟：研磨凸塊、黏著層及導電層，使凸塊、黏著層及導電層於面朝第二垂直方向之一側向表面上彼此側向對齊。此研磨步驟可包括：研磨黏著層而不研磨凸塊；而後研磨凸塊、黏著層及導電層。
於一較佳具體實施例中，該堆疊式半導體組體之製法可包括：提供一凸塊、一凸緣層、一黏著層及一層壓結構，其中(i)該凸塊定義出面朝第一垂直方向之一凹穴，且該凸塊鄰接凸緣層並與凸緣層一體成型，同時該凸塊自凸緣層朝與第一垂直方向相反之第二垂直方向垂直延伸，且凹穴於第二垂直方向上係由凸塊覆蓋，(ii)該凸緣層自凸塊朝垂直於該等垂直方向之側面方向側向延伸，(iii)黏著層包括一開口，其延伸貫穿黏著層，且(iv)層壓結構包括一導電層及一基板，而一通孔延伸貫穿層壓結構；將黏著層設置於凸緣層上，此步驟包括將凸塊插入該開口；將層壓結構設置於黏著層上，此步驟包括將凸塊插入該通孔，其中該基板接觸並介於導電層與黏著層之間，導電層則與黏著層保持距離，而黏著層接觸並介於凸緣層與基板之間且未固化；然後加熱熔化該黏著層；使凸緣層及層壓結構彼此靠合，藉此使凸塊於通孔中朝第二垂直方向移動，並對凸緣層與層壓結構間之該熔化黏著層施加壓力，其中該壓力迫使該熔化黏著層朝第二垂直方向流入通孔內介於凸塊與層壓結構間之一缺口；加熱固化該熔化黏著層，藉此將凸塊與凸緣層機械性黏附至導電層及基板；然後研磨凸塊、黏著層及導電層，使凸塊、黏著層及導電層於面朝第二垂直方向之一側向表面上彼此側向對齊；然後使用一固晶材料，將包含一或多個接觸墊之半導體元件設置於凸塊上，藉此將半導體元件機械黏附且熱連結至凸塊，其中該半導體元件延伸進入凹穴，而凸塊為半導體元件提供一凹形晶粒座；然後形成一第一介電層於半導體元件及凸緣層上，其中該第一介電層自半導體元件及凸緣層朝第一垂直方向延伸，並延伸進入且填滿凹穴之剩餘空間；形成一第二介電層於凸塊、黏著層及導電層上，其中該第二介電層自凸塊、黏 著層及導電層朝第二垂直方向延伸；然後形成一或多個第一盲孔，其延伸貫穿該第一介電層，且對準顯露接觸墊，並可選擇性對準顯露凸緣層；選擇性形成一或多個第二盲孔，其延伸貫穿第二介電層，並可對準顯露該凸塊；沉積一第一被覆層於第一介電層上，並移除第一被覆層之選定部位，以形成第一蝕刻阻層所定義之圖案，其中一或多條第一導線包括該第一被覆層之一選定部位，其自第一介電層朝第一垂直方向延伸，並於第一介電層上側向延伸，同時朝第二垂直方向穿過第一盲孔而延伸至接觸墊，並可選擇性延伸至凸緣層，藉此將半導體元件電性連接至第一導線，且可選擇性將凸緣層電性連接至第一導線；沉積一第二被覆層於第二介電層上，並移除第二被覆層之選定部位，以形成第二蝕刻阻層所定義之圖案，其中一或多條第二導線包括該第二被覆層之一選定部位，其自第二介電層朝第二垂直方向延伸，並於第二介電層上側向延伸，且可朝第一垂直方向穿過第二盲孔而延伸至凸塊，藉此將凸塊電性連接至第二導線；提供包括該第一介電層及該第一導線之第一增層電路及包括該第二介電層及該第二導線之第二增層電路，其中半導體元件可藉由凸緣層或/及凸塊而熱連結至第一或/及第二增層電路之外部導線；形成一穿孔，其朝該等垂直方向延伸貫穿黏著層、基板、第一介電層及第二介電層；以及沉積一連接層於穿孔之一內側壁上，其中該被覆穿孔包括該穿孔及該連接層，而連接層提供第一導線與第二導線間之電性連接。
根據上述實施態樣及較佳具體實施例，該製法可更包括：形成一第三介電層於第一介電層及第一導線上，其中第三介電層自第一介電層及第一導線朝第一垂直方向延伸，且與半導體元件、凸緣層及凹穴保持距離；然後形成一或多個第三盲孔，其延伸貫穿第三介電層，且對準顯露第一導線；然後形成一或多條第三導線，其自第三介電層朝第一垂直方向延伸，並於第三介電層上側向延伸，同時朝第二垂直方向穿過第三盲孔而延伸至該第一導線，藉此將第一導線電性連接至第三導線。此外，該製法可更包括：形成一第四介電層於第二介電層及第二導線上，其中第四介電層自第二介電層及第二導線朝該第二垂直方向延伸；然後形成一或多個第四盲孔，其延伸貫穿第四介電層，且對準顯露第二導線；然後形成一或多條第四導線，其自第四介電層朝第二垂直方向延伸，並於第四介電層上側向延伸，同時朝第一垂直方向穿過第四盲孔而延伸至第二導線，藉此將第二導線電性連接至第四導線。
提供該凸塊之步驟可包括：對一金屬板進行機械沖壓，俾於金屬板上形成凸塊以及於凸塊中形成凹穴，該凸塊係金屬板上一受沖壓之部份，而凸緣層則為金屬板上一未受沖壓之部份。此金屬板可由銅、鋁、鎳、鐵或其合金製成。
提供該黏著層之步驟可包括：提供一未固化環氧樹脂之膠片。使該黏著層流入缺口之步驟可包括：熔化該未固化環氧樹脂，並擠壓凸緣層與導電層間或凸緣層與基板間之該未固化環氧樹脂。固化該黏著層之步驟可包括：固化該未固化環氧樹脂。
使黏著層流入缺口之步驟可包括：使該黏著層填滿缺口，並迫使黏著層朝第二垂直方向超出凸塊及導電層，俾使黏著層接觸凸塊與導電層面向第二垂直方向之表面。
提供第一介電層之步驟可包括：於第一垂直方向形成第一介電層於半導體元件、凸塊、凸緣層及黏著層上並與之接觸，且該黏著層分隔第一介電層與基板(或導電層)。
提供第二介電層之步驟可包括：於第二垂直方向形成第二介電層於黏著層、凸塊及導電層外，且該黏著層分隔第一介電層與第二介電層。
提供該些介電層及該些導線之步驟可包括：同時形成該些介電層，然後再同時沉積該些被覆層。
提供該些導線及被覆穿孔之步驟可包括：同時沉積該些被覆層及連接層。
沉積第一被覆層與第二被覆層之步驟可包括：藉由無電電鍍法及電解電鍍法，同時沉積第一被覆層及第二被覆層。
該些介電層可藉由各種技術形成並可延伸至組體之外圍邊緣，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法。該些盲孔可藉由各種技術貫穿介電層，其包括雷射鑽孔、電漿蝕刻及微影技術。該穿孔可藉由各種技術形成，其包括機械鑽孔、雷射鑽孔及電漿蝕刻及微影技術並進行或未進行濕蝕刻。該些被覆層及連接層可藉由各種技術沉積形成單層或多層結構，其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。該些被覆層可藉由各種技術圖案化，以定義出該些導線，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合。
第一盲孔與第二盲孔可具有相同尺寸，第一介電層與第一導線可具有面朝第一垂直方向之平坦延長表面，而第二介電層與第二導線則可具有面朝第二垂直方向之平坦延長表面。
藉由上述製法，該堆疊式半導體組體之散熱座可包括一凸塊及一凸緣層，其中(i)該凸塊鄰接凸緣層並與凸緣層一體成型，且自凸緣層朝第二垂直方向延伸；(ii)該凸緣層自凸塊朝垂直於第二垂直方向之側面方向側向延伸；且(iii)該凸塊具有一凹穴，其面朝相反於第二垂直方向之第一垂直方向，且該凹穴於第二垂直方向上係由該凸塊覆蓋，並於凸緣層處設有一入口。
該散熱座更可包括一基座，其中(i)該凸塊鄰接該基座，並自基座朝第一垂直方向延伸；(ii)該基座自凸塊朝該第二垂直方向延伸，並於該第二垂直方向上覆蓋凸塊，同時該基座自凸塊側向延伸；(iii)該凸緣層與該基座保持距離；且(iv)該凸塊分隔該凹穴與該基座。
該散熱座可由任何導熱性材料製成。較佳為，該散熱座可由金屬製成。舉例說明，該散熱座基本上可由銅、鋁、鎳、鐵或其合金製成。無論何種態樣，該散熱座皆可提供散熱作用，將半導體元件之熱能擴散至下一層組體。
該凸塊可與凸緣層一體成型。例如，凸塊與凸緣層可為單一金屬體，或於界面處包含單一金屬體，其中該單一金屬體可為銅。此外，該凸塊與該黏著層可於第二介電層處呈共平面，或者若具有基座則於基座處呈共平面。該凸塊可包含一鄰接第二介電層(或基座)之第一彎折角與一鄰接凸緣層之第二彎折角。該凸塊亦可具有沖壓而成之特有不規則厚度。此外，該凸塊於凸緣層處之直徑或尺寸可大於相對於凸緣層之表面處之直徑或尺寸。例如，該凸塊可呈平頂錐柱形或金字塔形，其直徑或尺寸朝著第一垂直方向延伸遞增。據此，由於黏著層朝第二垂直方向延伸進入凸塊與基板間或凸塊與導電層間之缺口，故鄰接凸塊處之黏著層厚度呈遞增趨勢。該凸塊亦可為直徑固定之圓柱形。據此，黏著層於凸塊與基板間或凸塊與導電層(壓合於基板)間之缺口處具有固定厚度。該凸塊亦可為該半導體元件提供一凹形晶粒座。
凸塊凹穴入口處之直徑或尺寸可大於該凹穴底板處之直徑或尺寸。例如，該凹穴可呈平頂錐柱形或金字塔形，其直徑或尺寸自其底板沿著第一垂直方向朝其入口處遞增。或者，該凹穴亦可為一直徑固定之圓柱形。該凹穴之入口及底板亦可具有圓形、正方形或矩形之周緣。該凹穴亦可具有與凸塊相符之形狀，並延伸進入該開口及該通孔，同時沿該等垂直及側面方向延伸跨越該凸塊之大部分。
該凸緣層可位於第一增層電路與黏著層間。該凸緣層亦可具有圓形、正方形或矩形之周緣。此外，該凸緣層可與組體之外圍邊緣保持距離或延伸至組體之外圍邊緣。
第一增層電路可於第一垂直方向上覆蓋並延伸於半導體元件、凸緣層及黏著層外，而第二增層電路可於第二垂直方向上覆蓋並延伸於凸塊及黏著層外。第一增層電路可自半導體元件及凸緣層朝第一垂直方向延伸，而第二增層電路則可自凸塊(或基座)朝第二方向延伸。
第一及第二增層電路可分別包括第一及第二連接墊，其由外層導線選定部位所定義出，以提供下一層組體或另一電子元件(如半導體晶片、塑膠封裝體或另一半導體組體)之電性接點。第一連接墊可於第一垂直方向上延伸至第一導線或延伸於第一導線外，且該第一連接墊包括面朝第一垂直方向之外露接觸表面。第二連接墊可於第二垂直方向上延伸至第二導線或延伸於第二導線外，且該第二連接墊包括面朝第二垂直方向之外露接觸表面。例如，第一連接墊可鄰接第三導線並與第三導線一體成型，而第二連接墊可鄰接第四導線並與第四導線一體成型。此外，第一導線可提供第一連接墊與被覆穿孔間之電性互連，而第二導線則可提供第二連接墊與被覆穿孔間之電性互連。據此，堆疊式半導體組體可包括相互電性連接之電性接點，其係位於面朝相反垂直方向之相反表面上，俾使該半導體組體為可堆疊式之組體。
該被覆穿孔可提供第一增層電路與第二增層電路間之垂直方向訊號路由。例如，被覆穿孔之第一端可延伸至第一增層電路之外導電層或內導電層並與之電性連接，而第二端則可延伸至第二增層電路之外導電層或內導電層並與之電性連接。或者，被覆穿孔之第一端可延伸並電性連接至與凸緣層保持距離、共平面且具有相同厚度之內部接墊，並藉由第一盲孔之第一導線電性連接至第一增層電路。同樣地，被覆穿孔之第二端可延伸並電性連接至與基座保持距離、共平面且於最靠近彼此處具有相同厚度之內部接墊，並藉由第二盲孔中之第二導線電性連接至第二增層電路。無論採用何種方式，該被覆穿孔係垂直延伸穿過黏著層(若有基板則穿過黏著層及基板)，並與散熱座保持距離，且位於第一增層電路與第二增層電路間之電性傳導路徑上。
承上所述，凸緣層與基板(或導電層)間之黏著層可流入通孔內介於凸塊與基板(或導電層)間之缺口。據此，黏著層可接觸凸塊、凸緣層、基板(若有基板的話)、被覆穿孔及第一介電層，且介於第一介電層與第二介電層之間，同時與第一導線及第二導線保持距離，並可自凸塊側向延伸至組體外圍邊緣。此外，該黏著層於鄰接凸緣層處可具有第一厚度(朝第一/第二垂直方向)，而鄰接凸塊處則具有第二厚度(朝垂直於第一/第二垂直方向之側面方向)，且第二厚度不同於第一厚度。
半導體元件可為封裝或未封裝之半導體晶片。舉例說明，半導體元件可為包含半導體晶片之柵格陣列(land grid array,LGA)封裝或晶圓級封裝(WLP)。或者，半導體元件可為半導體晶片。
該基板可延伸至組體之外圍邊緣，且可由有機材料(如環氧、玻璃-環氧、聚醯亞胺)製成。該基板亦可由導熱性材料(如氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)等)製成。或者，該基板可為單層結構或多層結構，如層壓電路板或多層陶瓷板。此外，該基板可與一導電層壓合，且該通孔可延伸穿過該基板及導電層。
該組體可為第一級或第二級單晶或多晶裝置。例如，該組體可為包含單一晶片或多枚晶片之第一級封裝體。或者，該組體可為包含單一封裝體或多個封裝體之第二級模組，其中每一封裝體可包含單一晶片或多枚晶片。
本發明具有多項優點。凸塊與凸緣層可一體成型，以對半導體元件提供優異之散熱效果、電磁屏蔽作用並阻隔水氣，進而達到較佳熱效能、電效能及環境可靠度。機械形成之凸塊凹穴可提供定義明確之空間，以放置半導體元件。因此，可避免層壓過程中之嵌埋晶片偏移及破裂問題，進而提高製備良率並降低成本。該黏著層可位於凸塊與導電層之間、凸塊與基板之間以及凸緣層與基板之間，俾於散熱座與基板之間提供堅固之機械性連結。該第一增層電路可藉由被覆金屬，以提供電性連接至半導體元件，其無需使用打線或焊接，故可提高可靠度。第一及第二增層電路可提供具有簡單電路圖案之訊號路由或具有複雜電路圖案之靈活多層訊號路由。該被覆穿孔可提供兩增層電路間之垂直訊號路由，其中兩增層電路個別具有位於組體兩側之連接墊，俾使該組體具有堆疊功能。
本發明之上述及其他特徵與優點將於下文中藉由各種較佳實施例進一步加以說明。
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
《實施例1》
圖1A及1B為本發明一實施例之凸塊與凸緣層製作方法剖視圖，而圖1C及1D分別為圖1B之俯視圖及仰視圖。
圖1A為金屬板10之剖視圖，金屬板10包含相對之主要表面12及14。圖示之金屬板10係一厚度為100微米之銅板。銅具有導熱性高、可撓性佳及低成本等優點。金屬板10可由多種金屬製成，如銅、鋁、鐵鎳合金42、鐵、鎳、銀、金、其混合物及其合金。
圖1B、1C及1D分別為金屬板10形成凸塊16、凸緣層18及凹穴20後之剖視圖、俯視圖及仰視圖。凸塊16及凹穴20係由金屬板10以機械方式沖壓而成。因此，凸塊16為金屬板10受沖壓之部分，而凸緣層18則為金屬板10未受沖壓之部分。
凸塊16鄰接凸緣層18，並與凸緣層18一體成型，且自凸緣層18朝向下方向延伸。凸塊16包含彎折角22及24、漸縮側壁26與底板28。彎折角22及24係因沖壓作業而彎折。彎折角22鄰接凸緣層18與漸縮側壁26，而彎折角24則鄰接漸縮側壁26與底板28。漸縮側壁26係朝向上方向往外延伸，而底板28則沿著垂直於向上及向下方向之側面方向(如左、右)延伸。因此，凸塊16呈平頂金字塔形(類似一平截頭體)，其直徑自凸緣層18處朝底板28向下遞減，亦即自底板28處朝凸緣層18向上遞增。凸塊16之高度(相對於凸緣層18)為300微米，於凸緣層18處之尺寸為10.5毫米×8.5毫米，於底板28處之尺寸則為10.25毫米×8.25毫米。此外，凸塊16因沖壓作業而具有不規則之厚度。例如，因沖壓而拉長之漸縮側壁26較底板28為薄。為便於圖示，凸塊16在圖中具有均一厚度。
呈平坦狀之凸緣層18係沿側面方向自凸塊16側伸而出，其厚度為100微米。
凹穴20係面朝向上方向，且延伸進入凸塊16，並由凸塊16從下方覆蓋。凹穴20於凸緣層18處設有一入口。此外，凹穴20之形狀與凸塊16相符。因此，凹穴20亦呈平頂金字塔形(類似一平截頭體)，其直徑自其位於凸緣層18之入口處朝底板28向下遞減，亦即自底板28處朝其位於凸緣層18之入口向上遞增。再者，凹穴20沿垂直及側面方向延伸跨越凸塊16之大部分，且凹穴20之深度為300微米。
圖2A及2B圖為本發明一實施例之黏著層製作方法剖視圖，而圖2C及2D分別為圖2B之俯視圖及仰視圖。
圖2A為黏著層30之剖視圖，其中黏著層30為乙階(B-stage)未固化環氧樹脂之膠片，其為未經固化及圖案化之片體，厚150微米。
黏著層30可為多種有機或無機電性絕緣體製成之各種介電膜或膠片。例如，黏著層30起初可為一膠片，其中樹脂型態之熱固性環氧樹脂摻入一加強材料後部分固化至中期。所述環氧樹脂可為FR-4，但其他環氧樹脂(如多官能與雙馬來醯亞胺-三氮雜苯(BT)樹脂等)亦適用。在特定應用中，亦適用氰酸酯、聚醯亞胺及聚四氟乙烯(PTFE)。該加強材料可為電子級玻璃(E-glass)，亦可為其他加強材料，如高強度玻璃(S-glass)、低誘電率玻璃(D-glass)、石英、克維拉纖維(kevlar aramid)及紙等。該加強材料也可為織物、不織布或無方向性微纖維。可將諸如矽(研粉熔融石英)等填充物加入膠片中，以提升導熱性、熱衝擊阻抗力與熱膨脹匹配性。可利用市售預浸材，如美國威斯康辛州奧克萊W.L. Gore & Associates之SPEEDBOARD C膠片即為一例。
圖2B、2C及2D分別為具有開口32之黏著層30剖視圖、俯視圖及仰視圖。開口32為貫穿黏著層30且尺寸為10.55毫米×8.55毫米之窗口。開口32係以機械方式擊穿該膠片而形成，但亦可以其他技術製作，如雷射切割。
圖3A及3B為本發明一實施例之層壓結構製作方法剖視圖，而圖3C及3D則分別為圖3B之俯視圖及仰視圖。
圖3A係一層壓結構之剖視圖，其包含基板34及導電層36。舉例說明，基板34可為厚度150微米之玻璃-環氧材料，而與基板34接觸且延伸於基板34上方之導電層36可為未經圖案化且厚度30微米之銅板。
圖3B、3C及3D分別為具有通孔40之層壓結構(包括基板34及導電層36)剖視圖、俯視圖及仰視圖。通孔40為一窗口，其貫穿導電層36及基板34且尺寸為10.55毫米×8.55毫米。通孔40係以機械方式擊穿導電層36與基板34而形成，但亦可以其他技術製作，如雷射切割並進行或未進行濕式蝕刻。開口32與通孔40具有相同尺寸。此外，開口32與通孔40可以相同之衝頭在同一衝床上透過相同方式形成。
基板34在此繪示為一單層介電結構，但基板34亦可為其他電性互連體，如多層印刷電路板或多層陶瓷板。同樣地，基板34可另包含額外的內嵌電路層。
圖4A至4F為本發明一實施例之導熱板製作方法剖視圖，如圖4F所示，該導熱板包含凸塊16、凸緣層18、黏著層30、基板34及導電層36。
圖4A及4B中之結構係呈凹穴向下之倒置狀態，以便利用重力將黏著層30、基板34及導電層36設置於凸緣層18上，而圖4C至4F中之結構依舊維持凹穴向下。之後，圖5A至5K中之結構則再次翻轉至如圖1A至1D所示之凹穴向上狀態。簡言之，凹穴20在圖4A至4F中朝下，而在圖5A至5K中則朝上。儘管如此，該結構體之相對方位並未改變。無論該結構體是否倒置、旋轉或傾斜，凹穴20始終面朝第一垂直方向，並在第二垂直方向上由凸塊16覆蓋。同樣地，無論該結構體是否倒置、旋轉或傾斜，凸塊16皆是朝第一垂直方向延伸至基板34外，並自凸緣層18朝第二垂直方向延伸。因此，第一與第二垂直方向係相對於該結構體而定向，彼此始終相反，且恆垂直於前述之側面方向。
圖4A為黏著層30設置於凸緣層18上之結構剖視圖。黏著層30係下降至凸緣層18上，使凸塊16向上插入並貫穿開口32，最終則使黏著層30接觸並定位於凸緣層18。較佳為，凸塊16插入且貫穿開口32後係對準開口32且位於開口32內之中央位置而不接觸黏著層30。
圖4B為基板34及導電層36設置於黏著層上之結構剖視圖。將壓合有導電層36之基板34下降至黏著層30上，使凸塊16向上插入通孔40，最終則使基板34接觸並定位於黏著層30。
凸塊16在插入(但並未貫穿)通孔40後係對準通孔40且位於通孔40內之中央位置而不接觸基板34或導電層36。因此，凸塊16與基板34之間具有一位於通孔40內之缺口42。缺口42側向環繞凸塊16，同時被基板34側向包圍。此外，開口32與通孔40係相互對齊且具有相同尺寸。
此時，壓合有導電層36之基板34係安置於黏著層30上並與之接觸，且延伸於黏著層30上方。凸塊16延伸通過開口32後進入通孔40。凸塊16較導電層36之頂面低30微米，且透過通孔40朝向上方向外露。黏著層30接觸凸緣層18與基板34且介於該兩者之間。黏著層30接觸基板34但與導電層36保持距離。在此階段，黏著層30仍為乙階(B-stage)未固化環氧樹脂之膠片，而缺口42中則為空氣。
圖4C為黏著層30流入缺口42中之結構剖視圖。黏著層30經由施加熱及壓力而流入缺口42中。在此圖中，迫使黏著層30流入缺口42之方法係對導電層36施以向下壓力及/或對凸緣層18施以向上壓力，亦即將凸緣層18與基板34相對壓合，藉以對黏著層30施壓；在此同時亦對黏著層30加熱。受熱之黏著層30可在壓力下任意成形。因此，位於凸緣層18與基板34間之黏著層30受到擠壓後，改變其原始形狀並向上流入缺口42。凸緣層18與基板34持續朝彼此壓合，直到黏著層30填滿缺口42為止。此外，黏著層30仍位於凸緣層18與基板34之間，且持續填滿凸緣層18與基板34間縮小之間隙。
舉例說明，可將凸緣層18及導電層36設置於一壓合機之上、下壓台(圖未示)之間。此外，可將一上擋板及上緩衝紙(圖未示)夾置於導電層36與上壓台之間，並將一下擋板及下緩衝紙(圖未示)夾置於凸緣層18與下壓台之間。以此構成之疊合體由上到下依次為上壓台、上擋板、上緩衝紙、基板34、導電層36、黏著層30、凸緣層18、下緩衝紙、下擋板及下壓台。此外，可利用從下壓台向上延伸並穿過凸緣層18對位孔(圖未示)之工具接腳(圖未示)，將此疊合體定位於下壓台上。
而後，將上、下壓台加熱並相向推進，藉此對黏著層30加熱並施壓。擋板可將壓台之熱分散，使熱均勻施加於凸緣層18與基板34乃至於黏著層30。緩衝紙則將壓台之壓力分散，使壓力均勻施加於凸緣層18與基板34乃至於黏著層30。起初，基板34接觸並向下壓合至黏著層30上。隨著壓台持續動作與持續加熱，凸緣層18與基板34間之黏著層30受到擠壓並開始熔化，因而向上流入缺口42，並於通過基板34後抵達導電層36。例如，未固化環氧樹脂遇熱熔化後，被壓力擠入缺口42中，但加強材料及填充物仍留在凸緣層18與基板34之間。黏著層30在通孔40內上升之速度大於凸塊16，終至填滿缺口42。黏著層30亦上升至稍高於通孔40之位置，並在壓台停止動作前，溢流至凸塊16頂面及導電層36頂面。若膠片厚度略大於實際所需厚度便可能發生上述狀況。如此一來，黏著層30便在凸塊16頂面及導電層36頂面形成一覆蓋薄層。壓台在觸及凸塊16後停止動作，但仍持續對黏著層30加熱。
黏著層30於缺口42內向上流動之方向如圖中向上粗箭號所示，凸塊16與凸緣層18相對於基板34之向上移動如向上細箭號所示，而基板34相對於凸塊16與凸緣層18之向下移動則如向下細箭號所示。
圖4D為黏著層30已固化之結構剖視圖。
舉例說明，壓台停止移動後仍持續夾合凸塊16與凸緣層18並供熱，藉此將已熔化而未固化之乙階(B-stage)環氧樹脂轉換為丙階(C-stage)固化或硬化之環氧樹脂。因此，環氧樹脂係以類似習知多層壓合之方式固化。環氧樹脂固化後，壓台分離，以便將結構體從壓合機中取出。
固化之黏著層30可在凸塊16與基板34之間以及凸緣層18與基板34之間提供牢固之機械性連結。黏著層30可承受一般操作壓力而不致變形損毀，遇過大壓力時則僅暫時扭曲。再者，黏著層30可吸收凸塊16與基板34之間以及凸緣層18與基板34之間的熱膨脹不匹配。
在此階段，凸塊16與導電層36大致共平面，而黏著層30與導電層36則延伸至面朝向上方向之頂面。例如，凸緣層18與基板34間之黏著層30厚120微米，較其初始厚度150微米減少30微米；亦即凸塊16在通孔40中升高30微米，而基板34則相對於凸塊16下降30微米。凸塊16之高度300微米基本上等同於導電層36(30微米)、基板34(150微米)與下方黏著層30(120微米)之結合高度。此外，凸塊16仍位於開口32與通孔40內之中央位置並與基板34保持距離，而黏著層30則填滿凸緣層18與基板34間之空間並填滿缺口42。黏著層30在缺口42內延伸跨越基板34。換言之，缺口42中之黏著層30係朝向上方向及向下方向延伸並跨越缺口42外側壁之基板34厚度。黏著層30亦包含缺口42上方之薄頂部分，其接觸凸塊16之頂面與導電層36之頂面，並在凸塊16上方延伸10微米。圖4E為研磨移除凸塊16、黏著層30及導電層36頂部後之結構剖視圖。例如，利用旋轉鑽石砂輪及蒸餾水處理結構體之頂部。起初，鑽石砂輪僅對黏著層30進行研磨。持續研磨時，黏著層30則因受磨表面下移而變薄。最後，鑽石砂輪將接觸凸塊16與導電層36(不一定同時接觸)，因而開始研磨凸塊16與導電層36。持續研磨後，凸塊16、黏著層30及導電層36均因受磨表面下移而變薄。研磨持續至去除所需厚度為止。之後，以蒸餾水沖洗結構體去除污物。
上述研磨步驟將黏著層30之頂部磨去20微米，將凸塊16之頂部磨去10微米，並將導電層36之頂部磨去10微米。厚度減少對凸塊16或黏著層30均無明顯影響，但導電層36之厚度卻從30微米大幅縮減至20微米。於研磨後，凸塊16、黏著層30及導電層36會於基板34上方面朝向上方向之平滑拼接側頂面上呈共平面。於此階段中，如圖4E所示，導熱板101包括黏著層30、基板34、導電層36及散熱座50。此時該散熱座50包括凸塊16及凸緣層18。凸塊16於彎折角22處與凸緣層18鄰接，並自凸緣層18朝向上方向延伸，且與凸緣層18一體成型。凸塊16進入開口32及通孔40，並位於開口32與通孔40內之中央位置。此外，凸塊16之頂部與黏著層30之鄰接部分呈共平面。凸塊16與基板34保持距離，並呈尺寸沿向下延伸方向遞增之平頂金字塔形。凹穴20面朝向下方向，並延伸進入凸塊16、開口32及通孔40，且始終位於凸塊16、開口32及通孔40內之中央位置。此外，凸塊16於向上方向覆蓋凹穴20。凹穴20具有與凸塊16相符之形狀，且沿垂直及側面方向延伸跨越凸塊16之大部分，並維持平頂金字塔形，其尺寸自位於凸緣層18處之入口向上遞減。凸緣層18自凸塊16側向延伸，同時延伸於黏著層30、基板34、開口32與通孔40下方，並與黏著層30接觸，但與基板34保持距離。
黏著層30在缺口42內與凸塊16及基板34接觸，並位於凸塊16與基板34之間，同時填滿凸塊16與基板34間之空間。此外，黏著層30在缺口42外則與基板34及凸緣層18接觸。黏著層30沿側面方向覆蓋且包圍凸塊16之漸縮側壁26，並自凸塊16側向延伸至組體外圍邊緣並固化。據此，黏著層30於鄰接凸緣層18處具有第一厚度T1，而於鄰接凸塊16處具有第二厚度T2，其中第一厚度T1與第二厚度T2不同。亦即，凸緣層18與基板34間垂直方向上之距離D1，不同於凸塊16與基板34間側面方向上之距離D2。此外，當黏著層30延伸離開凸緣層18並進入凸塊16與基板34間之缺口42時，由於凸塊16朝凸緣層18延伸時之尺寸呈遞增狀態，故黏著層30於鄰接凸塊16處之厚度亦呈現遞增趨勢。導熱板101可藉由單一凸塊或多個凸塊來容納多個半導體元件，而非僅可容納單一半導體元件。因此，可將多個半導體元件設置於單一凸塊上，或將半導體元件分別設置於不同凸塊上。若欲在導熱板101上形成複數個凸塊以容納複數個半導體元件，則可在金屬板10上沖壓出額外之凸塊16，並調整黏著層30以包含更多開口32，同時調整基板34及導電層36以包含更多通孔40。接著，如圖4F所示，於預定位置上形成分別穿透凸緣層18及導電層36之第一開孔181及第二開孔361，以利後續製作被覆穿孔。
圖5A至5K為本發明一實施例之堆疊式半導體組體製作方法剖視圖，其中該半導體組體包括導熱板、半導體元件、被覆穿孔、第一增層電路及第二增層電路。如圖5K所示，堆疊式半導體組體100包括導熱板101、半導體晶片110、固晶材料113、第一增層電路201、第二增層電路201'、被覆穿孔402,404及防焊層301。半導體晶片110包括頂面111、底面112及接觸墊114。頂面111為包含接觸墊114之作用表面，而底面112為熱接觸表面。導熱板101包括黏著層30、基板34、導電層36及散熱座50。散熱座50包括凸塊16及凸緣層18。第一增層電路201包括第一介電層211、第一導線241、第三介電層261及包含第一連接墊341之第三導線291，而第二增層電路201'包括第二介電層212、第二導線242、第四介電層262及包含第二連接墊342之第四導線292。圖5A為圖4F反轉後之導熱板101剖視圖。圖5B為導熱板101藉由固晶材料113將半導體晶片110設置於凸塊16上之剖視圖。將頂面111(即作用表面)含有接觸墊114之半導體晶片110下降至凹穴20中，並留置於固晶材料113上與之接觸。尤其，凸塊16會從下方覆蓋半導體晶片110，並提供用於容置半導體晶片110之凹形晶粒座。固晶材料113會與凸塊16及半導體晶片110接觸，並夾置於凸塊16與半導體晶片110之間。
固晶材料113原為具有高導熱性之含銀環氧樹脂膏，並以網版印刷之方式選擇性印刷於凸塊16之凹穴20內，然後利用一抓取頭及一自動化圖案辨識系統，以步進重複之方式將半導體晶片110放置於該環氧樹脂銀膏上。隨後，加熱該環氧樹脂銀膏，使其於相對低溫(如190℃)下硬化形成固化之固晶材料113。半導體晶片110之厚度為275微米，固晶材料113之厚度為20微米，因此，半導體晶片110與下方固晶材料113之結合高度為295微米，此高度較凹穴20之深度(300微米)少5微米。半導體晶片110之長度為10毫米、寬度為8毫米。接著，於導熱板101兩側分別形成第一及第二增層電路，其步驟如下所述。圖5C為具有第一介電層211及第二介電層212之結構剖視圖。第一介電層211及第二介電層212(如環氧樹脂、玻璃-環氧、聚醯亞胺及其類似材料)分別設置於導熱板101之兩表面上。第一介電層211於上方覆蓋半導體晶片頂面111(即作用表面)、接觸墊114、固晶材料113、凸塊16、凸緣層18及黏著層30上，而第二介電層212於下方覆蓋凸塊16、黏著層30、基板34及導電層36。第一介電層211延伸進入凹穴20並填滿凹穴20中之剩餘空間，以與凸塊16、半導體晶片110及固晶材料113接觸，並夾置於凸塊16與半導體晶片110之間。第一介電層211亦於凹穴20外與凸緣層18及黏著層30接觸，並填滿第一開孔181，而第二介電層212則填滿第二開孔361並接觸凸塊16、黏著層30、基板34及導電層36。可藉由各種方法來製作第一介電層211及第二介電層212，其包括膜壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法。亦可對第一介電層211及第二介電層212進行電漿蝕刻，或使用附著力促進劑塗佈第一介電層211及第二介電層212，以提高黏著力。在此，第一介電層211及第二介電層212可具有約50微米之厚度。
圖5D為具有穿孔401之結構剖視圖。穿孔401係對應凸緣層18及導電層36其中一組之第一開孔181及第二開孔361，且軸向對準並位於第一開孔181及第二開孔361之中心處。穿孔401沿垂直方向延伸貫穿第一介電層211、凸緣層18、黏著層30、基板34、導電層36及第二介電層212。穿孔401係經由機械鑽孔形成，其亦可藉由其他技術形成，如雷射鑽孔及電漿蝕刻並進行或未進行濕蝕刻。圖5E為第一介電層211形成有第一盲孔221之結構剖視圖。第一盲孔221係穿過第一介電層211，以顯露接觸墊114及凸緣層18之選定部位。又如圖5E所示，第二盲孔222係穿過第二介電層212，以顯露凸塊16之選定部位。該些第一盲孔221及第二盲孔222可藉由各種方法形成，其包括雷射鑽孔、電漿蝕刻或微影製程。可使用脈衝雷射，以提高雷射鑽孔效能。或者，亦可使用雷射掃描光束搭配金屬遮罩。在此，第一及第二盲孔221,222具有約50微米之直徑，其具有相同尺寸及形狀。參見圖5F，將第一導線241形成於第一介電層211上，其中第一導線241自第一介電層211向上延伸，並於第一介電層211上側向延伸，且向下延伸進入第一盲孔221，以與接觸墊114及凸緣層18形成電性接觸。又如圖5F所示，第二導線242形成於第二介電層212上，其中第二導線242自第二介電層212向下延伸，並於第二介電層212上側向延伸，且向上延伸進入第二盲孔222，以與凸塊16形成電性接觸。可藉由各種方法形成單層或多層第一及第二導線241，242，其包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。
舉例說明，可先將結構體浸入一活化劑溶液中，因而使第一介電層211及第二介電層212可與無電鍍銅產生觸媒反應，接著以無電電鍍方式形成薄銅層，以作為晶種層，然後再以電鍍方式將具有預定厚度之第二銅層鍍於晶種層上，以沉積形成分別為第一導電層及第二導電層之第一導線241及第二導線242。或者，於晶種層上沉積電鍍銅層前，可利用濺鍍方式，於第一及第二介電層211,212上及第一及第二盲孔221,222內形成作為晶種層之薄膜(如鈦/銅)。一旦達到預定厚度，再對第一導電層及第二導電層(即電鍍銅層與晶種層之結合體)進行圖案化，以分別形成第一導線241及第二導線242。可藉由各種技術進行第一導線241及第二導線242之圖案化步驟，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用定義第一及第二導線241,242之蝕刻阻層(圖未示)。又如圖5F所示，穿孔401內亦形成連接層62，以形成被覆穿孔402。連接層62為中空管狀，其於側面方向覆蓋穿孔401內側壁，並垂直延伸以電性連接第一導線242及第二導線242。或者，該連接層62亦可填滿穿孔401，據此，被覆穿孔402為金屬柱，且穿孔401中不具有填充絕緣填充材之空間。
為便於圖示，第一導線241及第二導線242於剖視圖中係繪示為一連續電路跡線。亦即，第一及第二導線241,242可提供X與Y方向之水平訊號路由，並可透過第一及第二盲孔221,222以提供垂直訊號路由(由上至下)。此外，第一導線241可電性連接半導體晶片110、凸緣層18及被覆穿孔402，而第二導線242可電性連接凸塊16及被覆穿孔402。圖5G為形成第三介電層261之結構剖視圖，其中第三介電層261係設置於第一導線241及第一介電層211上。又如圖5G所示，第四介電層262則設置於第二導線242及第二介電層212上。第三介電層261及第四介電層262朝垂直方向延伸進入被覆穿孔402，並填滿穿孔401剩餘空間。如第一及第二介電層211,212所述，第三及第四介電層261,262可為環氧樹脂、玻璃-環氧、聚醯亞胺及其類似材料，並可藉由各種方法形成，其包括膜壓合、旋轉塗佈、輥輪塗佈及噴塗沉積法。第三及第四介電層261,262厚度為50微米。較佳為，第一介電層211、第二介電層212、第三介電層261及第四介電層262為相同材料，且以相同方式形成相同厚度。圖5H為形成穿孔403之結構剖視圖。穿孔403係對應凸緣層18及導電層36另一組之第一開孔181及第二開孔361，且軸向對準並位於第一開孔181及第二開孔361之中心處。穿孔403沿垂直方向延伸貫穿第三介電層261、第一介電層211、凸緣層18、黏著層30、基板34、導電層36、第二介電層212及第四介電層262。穿孔403係經由機械鑽孔形成，其亦可藉由其他技術形成，如雷射鑽孔及電漿蝕刻並進行或未進行濕蝕刻。
圖5I為第三介電層261及第四介電層262分別形成有第三盲孔281及第四盲孔282之結構剖視圖。第三盲孔281及第四盲孔282分別穿透第三介電層261及第四介電層262，以顯露第一導線241及第二導線242之選定部位。如第一及第二盲孔221,222所述，第三及第四盲孔281,282可藉由各種方法形成，其包括雷射鑽孔、電漿蝕刻或微影製程。第三及第四盲孔281,282具有50微米之直徑。較佳為，第一盲孔221、第二盲孔222、第三盲孔281及第四盲孔282係以相同方法形成且具有相同尺寸。請參見圖5J，於第三介電層261上形成第三導線291。第三導線291自第三介電層261向上延伸，並於第三介電層261上側向延伸，且向下延伸進入第三盲孔281，以與第一導線241電性接觸。又如圖5J所示，第四導線292係形成於第四介電層262上，其中第四導線292自第四介電層262向下延伸，並於第四介電層262上側向延伸，且向上延伸進入第四盲孔282，以與第二導線242電性接觸。可藉由各種方法沉積形成分別為第三導電層及第四導電層之第三導線291及第四導線292，其包括電解電鍍、無電電鍍、濺鍍及其組合。接著，可使用定義第三及第四導線291,292之蝕刻阻層(圖未示)，再藉由各種方法進行圖案化，其包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合。較佳為，第一導線241、第二導線242、第三導線291及第四導線292為相同材料，並以相同方式形成相同厚度。
又如圖5J所示，穿孔403中沉積形成連接層65，以形成被覆穿孔404。可使用製作第三及第四導線291,292所使用之相同活化劑溶液、無電鍍銅晶種層及電鍍銅層，以沉積連接層65。較佳為，連接層65、第三導線291及第四導線292為相同材料，並以相同方式同時沉積形成相同厚度。連接層65為中空管狀，其於側面方向覆蓋穿孔403內側壁，並垂直延伸以電性連接第三導線291及第四導線292。或者，該連接層65亦可填滿穿孔403，據此，被覆穿孔404為金屬柱，且穿孔403中不具有填充絕緣填充材之空間。於此階段中，如圖5J所示，堆疊式半導體組體100包括導熱板101、半導體晶片110、固晶材料113、第一增層電路201、第二增層電路201'及被覆穿孔402,404。導熱板101包括黏著層30、基板34及散熱座50。其中，散熱座50包括凸塊16及凸緣層18。第一增層電路201包括第一介電層211、第一導線241、第三介電層261及第三導線291，而第二增層電路201'包括第二介電層212、第二導線242、第四介電層262及第四導線292。此外，被覆穿孔402,404基本上係由導熱板101與第一及第二增層電路201,201'所共用。
凸塊16於彎折角22處鄰接凸緣層18，並於彎折角24及底板28處鄰接第二介電層212。凸塊16自第二介電層212朝向上方向延伸，自凸緣層18朝向下方向延伸，並與凸緣層18一體成型。凸塊16延伸進入開口32及通孔40後，仍位於開口32及通孔40內之中央位置。凸塊16之底部與黏著層30其接觸第二介電層212之相鄰部分共平面。凸塊16亦接觸黏著層30，並與基板34保持距離，同時維持平頂金字塔形，其尺寸自第二介電層212處朝凸緣層18向上遞增。黏著層30在缺口42內接觸且介於凸塊16與基板34之間，並填滿凸塊16與基板34間之空間。黏著層30在缺口42外則接觸基板34與凸緣層18，同時亦接觸第二介電層212及連接層62,65。黏著層30延伸於凸塊16與凸緣層18之間以及凸塊16與第二介電層212之間，同時位於凸緣層18與第二介電層212之間以及凸緣層18與基板34之間。黏著層30亦從凸塊16側向延伸至組體之外圍邊緣。此時黏著層30已固化。黏著層30沿側面方向覆蓋且包圍凸塊16之漸縮側壁26，且於向上方向覆蓋第二介電層212位於凸塊16周緣外之部分，同時亦於向上方向覆蓋基板34且於向下方向覆蓋凸緣層18。黏著層30鄰接凸緣層18處具有第一厚度，而鄰接凸塊16處則具有第二厚度，其中第一厚度與第二厚度不同。
被覆穿孔402與散熱座50、第三導線291及第四導線292保持距離，並於第一導線241與第二導線242間之電性傳導路徑上，自第一導線241穿過第一介電層211、凸緣層18、黏著層30、基板34、導電層36及第二介電層212而垂直延伸至第二導線242。此外，被覆穿孔404與散熱座50、第一導線241及第二導線242保持距離，並於第三導線291與第四導線292間之電性傳導路徑上，自第三導線291穿過第三介電層261、第一介電層211、凸緣層18、黏著層30、基板34、導電層36、第二介電層212及第四介電層262而垂直延伸至第四導線292。因此，被覆穿孔402自第一增層電路201之內導電層延伸至第二增層電路201'之內導電層，並與第一及第二增層電路201,201'之外導電層保持距離，而被覆穿孔404則自第一增層電路201之外導電層延伸至第二增層電路201'之外導電層，並與第一及第二增層電路201,201'之內導電層保持距離。若需要的話，第一及第二增層電路201,201'可再包括額外的連線層(即具有第五盲孔之第五介電層及第五導線等)。散熱座50可為半導體元件110提供散熱、電磁屏蔽及阻隔水氣之作用。圖5K為防焊層301設置於第三介電層261、第三導線291、第四介電層262及第四導線292上之結構剖視圖。防焊層301沿垂直方向延伸進入被覆穿孔404，並填滿穿孔403剩餘空間。防焊層301包括顯露第三導線291及第四導線292選定部位之防焊層開孔311，以定義出第一及第二連接墊341,342。第一及第二連接墊341,342可用於形成導電接點(如焊料凸塊、錫球、接腳及其類似物)，以與外部元件或印刷電路板電性導通並機械連接。防焊層開孔311可藉由各種方法形成，其包括微影製程、雷射鑽孔及電漿蝕刻。圖6為三維堆疊結構剖視圖，其係藉由第一連接墊341上之焊料凸塊801，將另一半導體元件91接置於堆疊式半導體組體100之第一增層電路201處。此外，該堆疊式組體100可藉由第二連接墊342上之焊料凸塊802，將其第二增層電路201'接置於印刷電路板或另一半導體元件(圖未示)。焊料凸塊801,802可藉由各種方法製作，其包括：藉由網印方式塗上錫膏後再進行回火製程或藉由電鍍。
圖7為另一三維堆疊結構剖視圖，其係藉由第二連接墊342上之焊料凸塊802，將另一半導體元件92接置於堆疊式半導體組體100之第二增層電路201'處。此外，該堆疊式組體100可藉由第一連接墊341上之焊料凸塊801，將其第一增層電路201接置於印刷電路板或另一半導體元件(圖未示)。增層電路201,201'可包括額外的連線層，以使第一及第二連接墊341,342位於適當位置。
《實施例2》
圖8A至8H為本發明另一態樣之堆疊式半導體組體製作剖視圖，其中該半導體組體具有連接至導熱板內部接墊之被覆穿孔。圖8A為圖1A至4E所示步驟製得之導熱板101剖視圖。圖8B為具有穿孔401之結構剖視圖。穿孔401沿垂直方向延伸穿過凸緣層18、黏著層30、基板34及導電層36。穿孔401係以機械鑽孔方式形成，其亦可藉由其他技術形成，如雷射鑽孔及電漿蝕刻。圖8C為穿孔401外形成第一被覆層60且穿孔401內形成連接層62及絕緣填充材63之結構剖視圖。第一被覆層60於向上方向上覆蓋凸塊16及凸緣層18，並自凸塊16及凸緣層18向上延伸。第一被覆層60亦於向下方向上覆蓋凸塊16、黏著層30及導電層36，並自凸塊16、黏著層30及導電層36向下延伸。
又如圖8C所示，於穿孔401中沉積連接層62，以形成被覆穿孔402。連接層62為中空管狀，其於側面方向覆蓋穿孔401側壁並垂直延伸，以將凸緣層18及其上第一被覆層60電性連接至導電層36及其上第一被覆層60，而絕緣填充材63填滿穿孔401剩餘空間。或者，該連接層62亦可填滿穿孔401，據此，被覆穿孔402為金屬柱，且穿孔401中不具有填充絕緣填充材之空間。為便於圖示，凸塊16、凸緣層18、第一被覆層60、導電層36及連接層62均以單層顯示。由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺。然而，黏著層30與第一被覆層60間、黏著層30與連接層62間、基板34與連接層62間之界線則清楚可見。圖8D為第二被覆層61沉積於第一被覆層60及絕緣填充材63上之結構剖視圖。第二被覆層61為未經圖案化之銅層，其自第一被覆層60及絕緣填充材63向上及向下延伸並覆蓋此兩者。為便於圖示，凸塊16、凸緣層18、第一被覆層60、第二被覆層61、導電層36及連接層62均以單層顯示。由於銅為同質被覆，金屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察覺。為便於圖示，增厚凸塊16'及增厚凸緣層18'仍視為凸塊16及凸緣層18。然而，第二被覆層61與絕緣填充材63間、連接層62與黏著層30間、連接層62與基板34間、連接層62與絕緣填充材63間之界線則清楚可見。
圖8E為第一內部接墊182形成於被覆穿孔402上之結構剖視圖，其中第一內部接墊182係藉由微影製程及濕蝕刻，對上表面之凸緣層18、第一被覆層60及第二被覆層61進行選擇性圖案化而形成。第一內部接墊182與被覆穿孔402鄰接並與之電性連接，同時自被覆穿孔402於向上方向上側向延伸且覆蓋被覆穿孔402，並與凸塊16及凸緣層18保持距離。又如圖8E所示，藉由微影製程及濕蝕刻，對下表面之第二被覆層61、第一被覆層60及導電層36進行選擇性圖案化，以形成基座64及第二內部接墊183。基座64鄰接凸塊16，並接觸黏著層30及基板34。第二內部接墊183則與基座64及凸塊16保持距離，同時與被覆穿孔402鄰接並電性連接。
於此階段，如圖8E所示，導熱板101包括黏著層30、基板34、散熱座50、第一內部接墊182、第二內部接墊183及被覆穿孔402。散熱座50包括凸塊16、凸緣層18及基座64。
凸塊16於彎折角22處鄰接凸緣層18，並於彎折角24及底板28處鄰接基座64。凸塊16自基座64朝向上方向延伸，自凸緣層18朝向下方向延伸，並與凸緣層18一體成型。凸塊16延伸進入開口32及通孔40後，仍位於開口32及通孔40內之中央位置。凸塊16之底部與黏著層30其接觸基座64之相鄰部分共平面。凸塊16亦接觸黏著層30，並與基板34保持距離，同時維持平頂金字塔形，其尺寸自基座64處朝凸緣層18向上遞增。
基座64與凸塊16鄰接，並側向延伸超過開口32與通孔40，且從下方覆蓋凸塊16、開口32與通孔40。基座64接觸黏著層30與基板34，並向下延伸超過黏著層30及基板34。基座64鄰接凸塊16處具有第一厚度(即第一被覆層60與第二被覆層61之結合厚度)，鄰接基板34處則具有大於第一厚度之第二厚度(即導電層36、第一被覆層60與第二被覆層61之結合厚度)，基座64尚具有面朝向下方向之平坦表面。
第一內部接墊182自黏著層30向上延伸，並與凸緣層18保持距離，同時與被覆穿孔402鄰接且一體成型。第一內部接墊182與凸緣層18具有相同厚度，且於面朝上之表面上互呈共平面。
第二內部接墊183自基板34向下延伸，並與基座64保持距離，同時與被覆穿孔402鄰接並一體成型。第二內部接墊183具有結合導電層36、第一被覆層60及第二被覆層61之厚度。據此，基座64與第二內部接墊183於最靠近彼此處具有相同厚度，而於基座64鄰接凸塊16處則具有不同厚度。此外，基座64與第二內部接墊183於面朝下之表面上呈共平面。
黏著層30在缺口42內接觸且介於凸塊16與基板34之間，並填滿凸塊16與基板34間之空間。黏著層30在缺口42外則接觸基板34與凸緣層18，同時亦接觸基座64及連接層62。黏著層30延伸於凸塊16與凸緣層18之間以及凸塊16與基座64之間，同時位於凸緣層18與基座64之間以及凸緣層18與基板34之間。黏著層30亦從凸塊16側向延伸至組體之外圍邊緣。此時黏著層30已固化。黏著層30沿側面方向覆蓋且包圍凸塊16之漸縮側壁26，且覆蓋基座64位於凸塊16周緣外之部分，同時亦覆蓋基板34且於向下方向覆蓋凸緣層18。黏著層30鄰接凸緣層18處具有第一厚度，而鄰接凸塊16處則具有第二厚度，其中第一厚度與第二厚度不同。
圖8F為導熱板101藉由固晶材料113將半導體晶片110設置於凸塊16上之剖視圖。
圖8G為具有第一介電層211及第二介電層212之結構剖視圖，其中第一介電層211及第二介電層212分別設置於導熱板101兩側。第一介電層211向上延伸超過半導體晶片頂面111(即作用表面)、接觸墊114、固晶材料113、凸塊16、凸緣層18、第一內部接墊182及被覆穿孔402。第一介電層211延伸進入凹穴20，遂而與凸塊16、半導體晶片110及固晶材料113接觸，並夾置於凸塊16與半導體晶片110之間。第一介電層211亦於凹穴20外與凸緣層18、黏著層30及第一內部接墊182接觸。第二介電層212則接觸基座64及第二內部接墊183，並向下延伸超過基座64及第二內部接墊183。第二介電層212延伸進入基座64與第二內部接墊183間之間隙，遂而與基板34接觸。又如圖8G所示，形成分別穿過第一介電層211及第二介電層212之第一盲孔221及第二盲孔222，其中第一盲孔221係顯露接觸墊114及第一內部接墊182，而第二盲孔222則顯露基座64及第二內部接墊183。
參見圖8H，將第一導線241形成於第一介電層211上，其中第一導線241自第一介電層211向上延伸，並於第一介電層211上側向延伸，且向下延伸穿過第一盲孔221，以與接觸墊114及第一內部接墊182形成電性接觸。又如圖8H所示，第二介電層212上形成有第二導線242，其中第二導線242自第二介電層212向下延伸，並於第二介電層212上側向延伸，且向上延伸穿過第二盲孔222，以與基座64及第二內部接墊183形成電性接觸。
據此，如圖8H所示，第一增層電路202包括第一介電層211及第一導線241，而第二增層電路202'包括第二介電層212及第二導線242。導熱板101包括黏著層30、基板34、散熱座50、第一內部接墊182、第二內部接墊183及被覆穿孔402。散熱座50包括凸塊16、凸緣層18及基座64。被覆穿孔402與散熱座50及組體兩表面保持距離，並於第一導線241與第二導線242間之電性傳導路徑上，自第一內部接墊182穿過黏著層30及基板34而延伸至第二內部接墊183。
《實施例3-4》
圖9至10為導熱板中不包含基板之堆疊式半導體組體剖視圖。
該些實施例係使用厚導電層36，且未使用基板。例如，導電層36之厚度為130微米(而非30微米)，如此一來便可防止導電層36於使用時彎曲或晃動。若製成基座64，如圖10所示，基座64及第二內部接墊183也因此增厚。導熱板102則未使用基板。據此，基座64於鄰接凸塊16處具有第一厚度，而鄰接黏著層30處則具有大於第一厚度之第二厚度。此外，基座64與第二內部接墊183於最靠近彼此處具有相同厚度，而於基座64鄰接凸塊16處則具有不同厚度，同時基座64與第二內部接墊183於面朝下之表面上為共平面。
另外，如上所述，黏著層30於鄰接凸緣層18處具有第一厚度，而於鄰接凸塊16處具有不同於第一厚度之第二厚度。亦即，凸緣層18與導電層36(視為基座64之一部份)間垂直方向上之距離，不同於凸塊16與導電層36間側面方向上之距離。再者，如上所述，當黏著層30向下延伸至凸塊16與導電層36間之缺口時，由於凸塊16向上延伸時之尺寸呈遞增狀態，故黏著層30於鄰接凸塊16處之厚度亦呈現遞增趨勢。
導熱板102之製作方式與導熱板101類似，但必須對導電層36進行適當調整。例如，先將黏著層30設置於凸緣層18上，再將導電層36單獨設置於黏著層30上，接著對黏著層30加熱及加壓，使黏著層30流動並固化，最後再以研磨方式使凸塊16、黏著層30及導電層36之側向表面成為平面。據此，黏著層30接觸凸塊16、凸緣層18及導電層36，並側向覆蓋、包圍且同形被覆凸塊16之漸縮側壁26。被覆穿孔402自第一導線241穿過第一介電層211、凸緣層18、黏著層30、導電層36及第二介電層212而延伸至第二導線242(如圖9所示)；或者，被覆穿孔404自第三導線291穿過第三介電層261、第一介電層211、凸緣層18、黏著層30、導電層36、第二介電層212及第四介電層262而延伸至第四導線292(亦如圖9所示)；亦或，被覆穿孔402自第一內部接墊182僅穿過黏著層30而延伸至第二內部接墊183(如圖10所示)。
上述之半導體組體與導熱板僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。例如，基板可包括陶瓷材料或環氧類層壓體，且可嵌埋有單層導線或多層導線。導熱板可包含多個凸塊，且該些凸塊係排成一陣列以供多個半導體元件使用。
此外，增層電路為配合額外之半導體元件，可包含更多導線。
本案之半導體元件可獨自使用一散熱座，或與其他半導體元件共用一散熱座。例如，可將單一半導體元件設置於一散熱座上，或將多個半導體元件設置於一散熱座上。舉例而言，可將四枚排列成2x2陣列之小型晶片黏附於凸塊，而增層電路可包括額外的導線，以連接更多的接觸墊。相較每一晶片設置一微小凸塊，此作法更具經濟效益。
本案之半導體元件可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片、柵格陣列封裝(LGA)或方形扁平無引腳封裝(QFN)等。可利用多種連結媒介將半導體元件機械性連結、電性連結及熱連結至導熱板，包括利用焊接及使用導電及/或導熱黏著劑等方式達成。
本案之散熱座可將半導體元件所產生之熱能迅速、有效且均勻散發至下一層組體。散熱座亦可對半導體元件提供有效的電磁屏蔽作用並阻隔水氣。散熱座可包含一體成型之凸塊與凸緣層。此外，凸塊可依半導體元件量身訂做。例如，凸塊之底板可為正方形或矩形，俾與半導體元件熱接點之形狀相同或相似。在上述任一設計中，散熱座均可採用多種不同之導熱金屬結構。
該凸塊與凸緣層可為一導熱金屬板，如厚度為100-300微米之銅板，其較一般電路(約18微米)厚許多。此外，凸緣層可藉由金屬化導熱盲孔(做為熱導管)而熱連結至增層電路之外導電層。例如，凸緣層可藉由第一及第三盲孔中之第一及第三導線，或藉由延伸穿過第一及第三介電層之被覆穿孔而熱連結至第一增層電路之外導電層。凸緣層亦可藉由延伸穿過黏著層、基板、導電層及第二與第四介電層之被覆穿孔而熱連結至第二增層電路之外導電層。據此，該凸緣層可提高散熱座之熱效能。
林文強(Charles)等人於2011年5月20日提申之第13/111,966號美國專利申請案號：「具有凸柱/基座散熱座及導熱孔之半導體晶片組體」另揭露一種包含凸柱、基座、底層及導熱孔之散熱座，其中導熱孔自基座穿過支撐板而延伸至底層。此美國專利申請案之內容亦併入本文以作參酌。
散熱座可與半導體元件電性連接或電性隔離。例如，第一導線延伸進入接觸墊及凸緣層上方之第一盲孔，俾可電性連接半導體元件至凸緣層。爾後，散熱座可進一步電性接地，藉以將半導體元件電性接地，並對半導體元件提供電磁屏蔽作用。
本案之黏著層可在散熱座與基板之間提供堅固之機械性連結。例如，黏著層可自凸塊側向延伸並越過導線，最後到達組體之外圍邊緣。黏著層可填滿散熱座與基板間之空間，且為一具有結合線均勻分佈之無孔洞結構。黏著層亦可吸收散熱座與基板之間因熱膨脹所產生之不匹配現象。黏著層之材料可與基板及介電層相同或不同。此外，黏著層可為低成本之介電材，其無需具備高導熱性。再者，本案之黏著層不易脫層。
另外，可調整黏著層之厚度，使黏著層實質填滿所述缺口，並使幾乎所有黏著劑在固化及/或研磨後均位於結構體內。例如，可藉由試誤法來決定理想之膠片厚度。
基板可為導熱板提供機械性支撐。例如，基板可防止導熱板於金屬研磨、晶片設置及增層電路製作之過程中彎曲變形。基板可選用低成本材料，其無需具備高導熱性。據此，基板可由習知有機材料(如環氧、玻璃-環氧、聚醯亞胺等)製成。此外，亦可使用導熱材料(如氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)等)做為基板材料。在此，基板可為單層結構或多層結構，如層壓電路板或多層陶瓷板。據此，基板可包括額外的嵌埋式電路層。
可先將導電層設置於基板上，再於導電層及基板中形成通孔，接著將導電層及基板設置於黏著層上，俾使導電層於向上方向顯露，而基板則與導電層及黏著層接觸，並介於兩者之間，以分隔導電層及黏著層。此外，凸塊延伸進入通孔，並藉由通孔而朝向上方向顯露。在此例中，該導電層之厚度可為10至50微米，例如30微米，此厚度一方面夠厚，足以提供可靠之訊號傳導，一方面則夠薄，有利於降低重量及成本。此外，該基板恆為導熱板之一部分。
導電層可單獨設置於黏著層上。例如，可先在導電層上形成通孔，然後將該導電層設置於黏著層上，使該導電層接觸該黏著層並朝向上方向外露，在此同時，凸塊則延伸進入該通孔，並透過該通孔朝向上方向外露。在此例中，該導電層之厚度可為100至200微米，例如125微米，此厚度一方面夠厚，故搬運時不致彎曲晃動，一方面則夠薄，故不需過度蝕刻即可形成圖案。
亦可將導電層與一載體同時設置於黏著層上。例如，可先利用一薄膜將導電層黏附於一諸如雙定向聚對苯二甲酸乙二酯膠膜(Mylar)之載體，然後僅在導電層上形成通孔(即，不在載體上形成通孔)，接著將導電層及載體設置於黏著層上，使載體覆蓋導電層且朝向上方向外露，並使薄膜接觸且介於載體與導電層之間，至於導電層則接觸且介於薄膜與黏著層之間，在此同時，凸塊則對準該通孔，並由載體從上方覆蓋。待黏著層固化後，可利用紫外光分解該薄膜，以便將載體從導電層上剝除，從而使導電層朝向上方向外露，之後便可對導電層進行研磨及圖案化，以形成基座及端子。在此例中，導電層之厚度可為10至50微米，例如30微米，此厚度一方面夠厚，足以提供可靠之訊號傳導，一方面則夠薄，可降低重量及成本；至於載體之厚度可為300至500微米，此厚度一方面夠厚，故搬運時不致彎曲晃動，一方面又夠薄，有助於減少重量及成本。該載體僅為一暫時固定物，並非永久屬於導熱板之一部分。
第一及/或第二增層電路可作為訊號層、功率層或接地層，其端視其相應半導體元件焊墊之目的而定。導線亦可包含各種導電金屬，例如銅、金、鎳、銀、鈀、錫、其混合物及其合金。理想之組成既取決於外部連結媒介之性質，亦取決於設計及可靠度方面之考量。此外，精於此技藝之人士應可瞭解，在本案半導體組體中所用之銅可為純銅，但通常係以銅為主之合金，如銅-鋯(99.9%銅)、銅-銀-磷-鎂(99.7%銅)及銅-錫-鐵-磷(99.7%銅)，藉以提高如抗張強度與延展性等機械性能。
在一般情況下，最好設有所述之基板、被覆層、防焊層及額外的增層結構，但於某些實施例中則可省略之。例如，若需使用厚導電層，則可省去基板，以降低成本。同樣地，若第一導線已足以提供半導體元件與被覆穿孔間所需之訊號路由，則無須再形成第三導線。
本案導熱板之作業格式可為單一或多個導熱板，端視製造設計而定。例如，可個別製作單一導熱板。或者，可利用單一金屬板、單一黏著層、單一基板、單一導電層及單一被覆層同時批次製造多個導熱板，而後再行分離。同樣地，針對同一批次中之各導熱板，亦可利用單一金屬板、單一黏著層、單一基板、單一導電層及單一被覆層同時批次製造多組分別供單一半導體元件使用之散熱座與導線。
例如，可在一金屬板上沖壓出多個凸塊；而後將具有對應該等凸塊之開口的未固化黏著層設置於凸緣層上，使每一凸塊均延伸貫穿其對應開口；然後將基板及導電層(其具有對應該等凸塊之通孔)設置於黏著層上，使每一凸塊均延伸貫穿其對應開口並進入對應通孔；而後利用壓台將凸緣層與該基板彼此靠合，迫使黏著層進入該等通孔內介於該等凸塊與基板間之缺口；然後固化黏著層，繼而研磨該等凸塊、黏著層及導電層以形成一側向表面。
本案半導體組體之作業格式可為單一組體或多個組體，其取決於製造設計。例如，可單獨製造單一組體，或者，可同時批次製造多個組體，之後再將各導熱板一一分離。同樣地，亦可將多個半導體元件電性連結、熱連結及機械性連結至批次量產中之每一導熱板。
可透過單一步驟或多道步驟使各導熱板彼此分離。例如，可將多個導熱板批次製成一平板，接著將多個半導體元件設置於該平板上，然後再將該平板所構成之多個半導體組體一一分離。或者，可將多個導熱板批次製成一平板，而後將該平板所構成之多個導熱板分切為多個導熱板條，接著將多個半導體元件分別設置於該等導熱板條上，最後再將各導熱板條所構成之多個半導體組體分離為個體。此外，在分割導熱板時可利用機械切割、雷射切割、分劈或其他適用技術。
在本文中，「鄰接」一詞意指元件係一體成型(形成單一個體)或相互接觸(彼此無間隔或未隔開)。例如，凸塊鄰接基座與凸緣層，但並未鄰接基板。
「重疊」一詞意指位於上方並延伸於一下方元件之周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如，在凹穴朝上之狀態下，本案之半導體元件係重疊於凸塊，此乃因一假想垂直線可同時貫穿該半導體元件與該凸塊，不論半導體元件與凸塊之間是否存有另一同樣被該假想垂直線貫穿之元件(如固晶材料)，且亦不論是否有另一假想垂直線僅貫穿凸塊而未貫穿半導體元件(亦即位於半導體元件之周緣外)。同樣地，凸塊係重疊於基座，凸緣層係重疊於黏著層，且基座被凸塊重疊。此外，「重疊」與「位於上方」同義，「被重疊」則與「位於下方」同義。
「接觸」一詞意指直接接觸。例如，基板接觸黏著層但並未接觸凸塊。
「覆蓋」一詞意指於垂直及/或側面方向上完全覆蓋。例如，在凹穴朝上之狀態下，若基座側向延伸超出通孔外且接觸基板，則該基座係從下方覆蓋凸塊，但該凸塊並未從上方覆蓋該基座。
「層」字包含圖案化及未圖案化之層體。例如，當層壓結構體包括導電層且基板設置於黏著層上時，導電層可為基板上一空白未圖案化之平板；而當半導體元件設置於散熱座上之後，第一導電層可為第一介電層上具有間隔導線之電路圖案。此外，「層」可包含複數疊合層。
「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。例如，凹穴朝下之狀態下，凸塊插入黏著層之開口後，其係朝向上方向從黏著層中露出。同樣地，凸塊插入層壓結構之通孔後，其係朝向上方向從層壓結構中露出。
「插入」一詞意指元件間之相對移動。例如，「將凸塊插入通孔中」包含：凸緣層固定不動而由基板朝凸緣層移動；基板固定不動而由凸緣層朝基板移動；以及凸緣層與基板兩者彼此靠合。又例如，「將凸塊插入(或延伸至)通孔內」包含：凸塊貫穿(穿入並穿出)通孔；以及凸塊插入但未貫穿(穿入但未穿出)通孔。
「彼此靠合」一語意指元件間之相對移動。例如，「凸緣層與基板彼此靠合」包含：凸緣層固定不動而由基板朝凸緣層移動；基板固定不動而由凸緣層朝基板移動；以及凸緣層與基板相互靠近。
「對準」一詞意指元件間之相對位置。例如，當黏著層已設置於凸緣層上、基板及導電層已設置於黏著層上、凸塊已插入並對準開口且通孔已對準開口時，無論凸塊係插入通孔或位於通孔下方且與其保持距離，凸塊均已對準通孔。
「設置於」一語包含與單一或多個支撐元件間之接觸與非接觸。例如，一半導體元件係設置於凸塊上，不論此半導體元件係實際接觸該凸塊或與該凸塊以一固晶材料相隔。
「黏著層於缺口內…」一語意指位於缺口中之黏著層。例如，「黏著層於缺口內延伸跨越基板」意指缺口內之黏著層延伸跨越基板。同樣地，「黏著層於缺口內接觸且介於凸塊與基板之間」意指缺口中之黏著層接觸且介於缺口內側壁之凸塊與缺口外側壁之基板之間。
「基座自凸塊側向延伸」一語意指基座於鄰接凸塊處側向延伸而出。例如，在凹穴朝上之狀態下，基座自凸塊側向延伸並因而接觸黏著層，此與基座是否側向延伸至凸塊外、側向延伸至凸緣層或從下方覆蓋凸塊無關。同樣地，若基座與凸塊於凸塊底板處佔據相同之空間範圍，則基座並未側向延伸超過凸塊。
「電性連接(或連結)」一詞意指直接或間接電性連接(或連結)。例如，「被覆穿孔電性連接(或連結)第一導線」包含：被覆穿孔鄰接第一導線；被覆穿孔藉由第三導線而電性連接(或連結)至第一導線。
「上方」一詞意指向上延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在凹穴朝上之狀態下，凸塊係延伸於基座上方，同時鄰接、重疊於基座並自基座突伸而出。
「下方」一詞意指向下延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在凹穴朝上之狀態下，基座係延伸於凸塊下方，鄰接凸塊，被凸塊重疊，並自凸塊向下突伸而出。同樣地，凸塊即使並未鄰接基板或被基板重疊，其仍可延伸於基板下方。
「第一垂直方向」及「第二垂直方向」並非取決於半導體組體(或導熱板)之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，凸塊係朝第一垂直方向垂直延伸至基座外，並朝第二垂直方向垂直延伸至凸緣層外，此與組體是否倒置及/或組體是否係設置於一散熱裝置上無關。同樣地，凸緣層係沿一側向平面自凸塊「側向」伸出，此與組體是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相對且垂直於側面方向，此外，側向對齊之元件係在垂直於第一與第二垂直方向之側向平面上彼此共平面。再者，當凹穴向上時，第一垂直方向為向上方向，第二垂直方向為向下方向；當凹穴向下時，第一垂直方向為向下方向，第二垂直方向為向上方向。
本發明之堆疊式半導體組體具有多項優點。該組體之可靠度高、價格平實且極適合量產。該組體尤其適用於易產生高熱且需優異散熱效果方可有效及可靠運作之高功率半導體元件、大型半導體晶片以及多個半導體元件(例如以陣列方式排列之多枚小型半導體晶片)。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性連結、熱連結及機械性連結技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。再者，本案之組體極適合於銅晶片及無鉛之環保要求。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
精於此項技藝之人士針對本文所述之實施例當可輕易思及各種變化及修改之方式。例如，前述之材料、尺寸、形狀、大小、步驟之內容與步驟之順序皆僅為範例。本領域人士可於不悖離如隨附申請專利範圍所定義之本發明精神與範疇之條件下，進行變化、調整與均等技藝。
10．．．金屬板
12,14．．．表面
16．．．凸塊
16'．．．增厚凸塊
18．．．凸緣層
18'．．．增厚凸緣層
20．．．凹穴
22,24．．．彎折角
26．．．漸縮側壁
28．．．底板
30．．．黏著層
32．．．開口
34．．．基板
36．．．導電層
40．．．通孔
42．．．缺口
50．．．散熱座
60．．．第一被覆層
61．．．第二被覆層
62,65．．．連接層
63．．．絕緣填充材
64．．．基座
91,92．．．半導體元件
100．．．半導體組體
101,102．．．導熱板
110．．．半導體晶片
111．．．頂面
112．．．底面
113．．．固晶材料
114．．．接觸墊
181．．．第一開孔
182．．．第一內部接墊
183．．．第二內部接墊
201,202．．．第一增層電路
201',202'．．．第二增層電路
211．．．第一介電層
212．．．第二介電層
221．．．第一盲孔
222．．．第二盲孔
241．．．第一導線
242．．．第二導線
261．．．第三介電層
262．．．第四介電層
281．．．第三盲孔
282．．．第四盲孔
291．．．第三導線
292．．．第四導線
301．．．防焊層
311．．．防焊層開孔
341．．．第一連接墊
342．．．第二連接墊
361．．．第二開孔
401,403．．．穿孔
402,404．．．被覆穿孔
801,802．．．焊料凸塊
D1,D2．．．距離
T1．．．第一厚度
T2．．．第二厚度
圖1A及1B為本發明一實施例之凸塊與凸緣層剖視圖。
圖1C及1D分別為圖1B之俯視圖及仰視圖。
圖2A及2B為本發明一實施例之黏著層剖視圖。
圖2C及2D分別為圖2B之俯視圖及仰視圖。
圖3A及3B為本發明一實施例之基板與導電層壓合結構剖視圖。
圖3C及3D分別為圖3B之俯視圖及仰視圖。
圖4A至4F為本發明一實施例之導熱板製作方法剖視圖。
圖5A至5K為本發明一實施例之堆疊式半導體組體製作方法剖視圖，其中該組體包括導熱板、半導體元件、被覆穿孔、第一增層電路及第二增層電路。
圖6為本發明一實施例之三維堆疊結構剖視圖，其包括堆疊式半導體組體及接置於第一增層電路之半導體元件。
圖7為本發明一實施例之三維堆疊結構剖視圖，其包括堆疊式半導體組體及接置於第二增層電路之半導體元件。
圖8A至8H為本發明另一實施例之堆疊式半導體組體製作剖視圖，其中該組體具有連接至導熱板兩側內部接墊之被覆穿孔。
圖9至10為本發明其他實施例之堆疊式半導體組體剖視圖，其導熱板不含基板。
16．．．凸塊
18．．．凸緣層
20．．．凹穴
22,24．．．彎折角
28．．．底板
30．．．黏著層
32．．．開口
34．．．基板
36．．．導電層
40．．．通孔
42．．．缺口
50．．．散熱座
65．．．連接層
101．．．導熱板
110．．．半導體晶片
113．．．固晶材料
201．．．第一增層電路
201'．．．第二增層電路
211．．．第一介電層
212．．．第二介電層
241．．．第一導線
242．．．第二導線
261．．．第三介電層
262．．．第四介電層
281．．．第三盲孔
282．．．第四盲孔
291．．．第三導線
292．．．第四導線
402,404．．．被覆穿孔

Claims (44)

  1. 一種散熱增益型堆疊式半導體組體之製法，其包括以下步驟：提供一凸塊、一凸緣層、一黏著層及一具有通孔之導電層，其中該凸塊定義出面朝第一垂直方向之一凹穴，且於相反於該第一垂直方向之第二垂直方向上覆蓋該凹穴，同時該凸塊鄰接該凸緣層並與該凸緣層一體成型，且自該凸緣層朝該第二垂直方向延伸，而該凸緣層則自該凸塊朝垂直於該第一及第二垂直方向之側面方向側向延伸；然後藉由該黏著層將該凸緣層及該凸塊黏附至該導電層，其中該黏著層介於該凸緣層與該導電層之間及該凸塊與該導電層之間，此步驟包括將該凸塊對準該通孔；然後將包含一接觸墊之一半導體元件設置於該凸塊上且位於該凹穴處；提供一第一增層電路於該半導體元件及該凸緣層上，其中該第一增層電路自該半導體元件及該凸緣層朝該第一垂直方向延伸，且電性連接至該半導體元件；提供一第二增層電路，其朝該第二垂直方向延伸於該凸塊、該黏著層及該導電層外；以及提供一被覆穿孔，其朝該第一及第二垂直方向延伸貫穿該黏著層，以提供該第一增層電路與該第二增層電路間之電性連接。
  2. 如申請專利範圍第1項所述之製法，其中，提供該凸塊之步驟包括：對一金屬板進行機械沖壓。
  3. 如申請專利範圍第1項所述之製法，其中，將該凸緣層及該凸塊黏附至該導電層之步驟包括：將未固化之該黏著層設置於該凸緣層上，此步驟包括將該凸塊對準該黏著層之一開口；將該導電層設置於該黏著層上，此步驟包括將該凸塊對準該導電層之該通孔，其中該黏著層位於該凸緣層與該導電層之間；然後使該黏著層流入該通孔內介於該凸塊與該導電層間之一缺口；以及固化該黏著層。
  4. 如申請專利範圍第3項所述之製法，其中：使該黏著層流入該缺口之步驟包括：加熱熔化該黏著層，並使該凸緣層及該導電層彼此靠合，藉此使該凸塊於該通孔中朝該第二垂直方向移動，並對該凸緣層與該導電層間之經熔化之該黏著層施加壓力，其中該壓力迫使該熔化黏著層朝該第二垂直方向流入該通孔內介於該凸塊與該導電層間之該缺口；且固化該黏著層之步驟包括：加熱固化該熔化黏著層，藉此將該凸塊及該凸緣層機械性黏附至該導電層。
  5. 如申請專利範圍第3項所述之製法，其中：提供該黏著層之步驟包括提供一未固化環氧樹脂之膠片；使該黏著層流入該缺口之步驟包括熔化該未固化環氧樹脂，並擠壓該凸緣層與該導電層間之該未固化環氧樹 脂；且固化該黏著層之步驟包括固化該未固化環氧樹脂。
  6. 如申請專利範圍第3項所述之製法，其中，使該黏著層流入該缺口之步驟包括：使該黏著層填滿該缺口，並迫使該黏著層朝該第二垂直方向超出該凸塊及該導電層，俾使該黏著層接觸該凸塊與該導電層面向該第二垂直方向之表面。
  7. 如申請專利範圍第3項所述之製法，其中，設置該導電層之步驟包括：將該導電層單獨設置於該黏著層上，俾使該導電層接觸該黏著層，而該通孔僅延伸貫穿該導電層。
  8. 如申請專利範圍第3項所述之製法，其中，設置該導電層之步驟包括：將一層壓結構設置於該黏著層上，其中該層壓結構包括該導電層及一基板，俾使該基板接觸並介於該導電層與該黏著層之間，該導電層則與該黏著層保持距離，且該通孔延伸貫穿該導電層及該基板。
  9. 如申請專利範圍第1項所述之製法，其中，提供該第一增層電路及該第二增層電路之步驟包括：提供一第一介電層於該半導體元件及該凸緣層上，其中該第一介電層自該半導體元件及該凸緣層朝該第一垂直方向延伸，且該第一介電層包括一對準該接觸墊之第一盲孔；提供一提供一第二介電層，其朝該第二垂直方向延伸於該凸塊、該黏著層及該導電層外； 提供一第一導線於該第一介電層上，其中該第一導線自該第一介電層朝該第一垂直方向延伸，並於該第一介電層上側向延伸，同時朝該第二垂直方向穿過該第一盲孔而延伸至該接觸墊，俾使該半導體元件電性連接至該第一導線；以及提供一第二導線於該第二介電層上，其中該第二導線自該第二介電層朝該第二垂直方向延伸，並於該第二介電層上側向延伸。
  10. 如申請專利範圍第9項所述之製法，其中，提供該第一導線及該第二導線之步驟包括：沉積一第一被覆層於該第一介電層上，且該第一被覆層穿過該第一盲孔而延伸至該接觸墊；沉積一第二被覆層於該第二介電層上；移除該第一被覆層選定部位，以定義出該第一導線；以及移除該第二被覆層選定部位，以定義出該第二導線。
  11. 如申請專利範圍第10項所述之製法，其包括：同時形成該第一介電層及該第二介電層，而後同時沉積該第一被覆層及該第二被覆層。
  12. 如申請專利範圍第1項所述之製法，其包括：於提供該第一增層電路及該第二增層電路期間提供該被覆穿孔，或者於設置該半導體元件前並於該凸塊及該凸緣層黏附至該導電層後提供該被覆穿孔。
  13. 如申請專利範圍第1項所述之製法，其中，提供該 被覆穿孔之步驟包括：形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該黏著層；然後沉積一連接層於該穿孔之一內側壁上。
  14. 如申請專利範圍第9項所述之製法，其中，提供該第一介電層、該第二介電層、該第一導線、該第二導線及該被覆穿孔之步驟包括：形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該黏著層；然後沉積一連接層於該穿孔之一內側壁上；沉積一內被覆層於該第一垂直方向上之該凸塊及該凸緣層及該第二垂直方向上之該凸塊、該黏著層及該導電層上；然後移除該第一垂直方向上之該凸緣層及該內被覆層選定部位，以定義出一第一內部接墊，俾使該第一內部接墊鄰接該連接層且與該凸緣層保持距離；移除該第二垂直方向上之該導電層及該內被覆層選定部位，以定義出一基座及一第二內部接墊，其中該基座鄰接該凸塊並自該凸塊朝該第二垂直方向延伸，且於該第二垂直方向上覆蓋該凸塊並自該凸塊側向延伸，同時該基座包括鄰接該通孔且與該凸塊保持距離之該導電層一選定部位，且包括鄰接該凸塊、該黏著層及該導電層之該內被覆層一選定部位，而該第二內部接墊鄰接該連接層，且與該凸塊及該基座保持距離，並朝該第二垂直方向延伸於該黏 著層外，同時該第二內部接墊包括與該通孔及該凸塊保持距離之該導電層一選定部位，並包括鄰接該導電層且與該凸塊及該黏著層保持距離之該內被覆層一選定部位；然後形成該第一介電層於該半導體元件、該凸緣層及該第一內部接墊上；形成該第二介電層於該基座及該第二內部接墊上；然後形成該第一盲孔及另一第一盲孔於該第一介電層中，其中該另一第一盲孔係對準顯露該第一內部接墊；形成一第二盲孔於該第二介電層中，其中該第二盲孔係對準顯露該第二內部接墊；然後沉積一第一被覆層於該第一介電層上，其中該第一被覆層穿過該第一盲孔而延伸至該接觸墊，且穿過該另一第一盲孔而延伸至該第一內部接墊；沉積一第二被覆層於該第二介電層上，其中該第二被覆層穿過該第二盲孔而延伸至該第二內部接墊；然後移除該第一被覆層之選定部位，以定義出該第一導線；以及移除該第二被覆層之選定部位，以定義出該第二導線。
  15. 如申請專利範圍第9項所述之製法，其中，提供該第一介電層、該第二介電層、該第一導線、該第二導線及該被覆穿孔之步驟包括：形成該第一介電層於該半導體元件及該凸緣層上；形成該第二介電層於該凸塊、該黏著層及該導電層 上；然後形成該第一盲孔於該第一介電層中；沉積一第一被覆層於該第一介電層上，其中該第一被覆層穿過該第一盲孔而延伸至該接觸墊；沉積一第二被覆層於該第二介電層上；移除該第一被覆層之選定部位，以定義出該第一導線；移除該第二被覆層之選定部位，以定義出該第二導線；形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該黏著層、該第一介電層及該第二介電層；以及沉積一連接層於該穿孔之一內側壁上，以提供該第一導線與該第二導線間之電性連接。
  16. 如申請專利範圍第9項所述之製法，其包括：形成另一第一盲孔，其延伸貫穿該第一介電層，並對準顯露該凸緣層；然後提供該第一導線，其朝該第二垂直方向延伸穿過該另一第一盲孔，俾使該凸緣層電性連接至該第一導線。
  17. 如申請專利範圍第9項所述之製法，其包括：形成一第二盲孔，其延伸貫穿該第二介電層，且對準顯露該凸塊；然後提供該第二導線，其朝該第一垂直方向延伸穿過該第二盲孔，俾使該凸塊電性連接至該第二導線。
  18. 一種散熱增益型堆疊式半導體組體之製法，其包括以下步驟：提供一凸塊、一凸緣層、一黏著層及一具有通孔之基 板，其中該凸塊定義出面朝第一垂直方向之一凹穴，且於相反於該第一垂直方向之第二垂直方向上覆蓋該凹穴，同時該凸塊鄰接該凸緣層並與該凸緣層一體成型，且自該凸緣層朝該第二垂直方向延伸，而該凸緣層則自該凸塊朝垂直於該第一及第二垂直方向之側面方向側向延伸；然後藉由該黏著層將該凸緣層及該凸塊黏附至該基板，其中該黏著層介於該凸緣層與該基板之間及該凸塊與該基板之間，此步驟包括將該凸塊對準該通孔；然後將包含一接觸墊之一半導體元件設置於該凸塊上且位於該凹穴處；提供一第一增層電路於該半導體元件及該凸緣層上，其中該第一增層電路自該半導體元件及該凸緣層朝該第一垂直方向延伸，且電性連接至該半導體元件；提供一第二增層電路，其朝該第二垂直方向延伸於該凸塊、該黏著層及該基板外；以及提供一被覆穿孔，其朝該第一及第二垂直方向延伸貫穿該黏著層及該基板，以提供該第一增層電路與該第二增層電路間之電性連接。
  19. 如申請專利範圍第18項所述之製法，其中，提供該凸塊之步驟包括：對一金屬板進行機械沖壓。
  20. 如申請專利範圍第18項所述之製法，其中，將該凸緣層及該凸塊黏附至該基板之步驟包括：將未固化之該黏著層設置於該凸緣層上，此步驟包括將該凸塊對準該黏著層之一開口； 將該基板設置於該黏著層上，此步驟包括將該凸塊對準該基板之該通孔，其中該黏著層位於該凸緣層與該基板之間；然後使該黏著層流入該通孔內介於該凸塊與該基板間之一缺口；以及固化該黏著層。
  21. 如申請專利範圍第20項所述之製法，其中：使該黏著層流入該缺口之步驟包括：加熱熔化該黏著層，並使該凸緣層及該基板彼此靠合，藉此使該凸塊於該通孔中朝該第二垂直方向移動，並對該凸緣層與該基板間之經熔化之該黏著層施加壓力，其中該壓力迫使該熔化黏著層朝該第二垂直方向流入該通孔內介於該凸塊與該基板間之該缺口；且固化該黏著層之步驟包括：加熱固化該熔化黏著層，藉此將該凸塊及該凸緣層機械性黏附至該基板。
  22. 如申請專利範圍第20項所述之製法，其中：提供該黏著層之步驟包括提供一未固化環氧樹脂之膠片；使該黏著層流入該缺口之步驟包括熔化該未固化環氧樹脂，並擠壓該凸緣層與該基板間之該未固化環氧樹脂；且固化該黏著層之步驟包括固化該未固化環氧樹脂。
  23. 如申請專利範圍第20項所述之製法，其中，設置該基板之步驟包括：將一層壓結構設置於該黏著層上，其中 該層壓結構包括該基板及一導電層，俾使該基板接觸並介於該導電層與該黏著層之間，該導電層則與該黏著層保持距離，同時該通孔延伸貫穿該導電層及該基板。
  24. 如申請專利範圍第23項所述之製法，其中，使該黏著層流入該缺口之步驟包括：使該黏著層填滿該缺口，並迫使該黏著層朝該第二垂直方向超出該凸塊及該導電層，俾使該黏著層接觸該凸塊與該導電層面向該第二垂直方向之表面。
  25. 如申請專利範圍第23項所述之製法，其中，提供該第一增層電路及該第二增層電路之步驟包括：提供一第一介電層於該半導體元件及該凸緣層上，其中該第一介電層自該半導體元件及該凸緣層朝該第一垂直方向延伸，且該第一介電層包括一對準該接觸墊之第一盲孔；提供一第二介電層，其朝該第二垂直方向延伸於該凸塊、該黏著層及該導電層外；提供一第一導線於該第一介電層上，其中該第一導線自該第一介電層朝該第一垂直方向延伸，並於該第一介電層上側向延伸，同時朝該第二垂直方向穿過該第一盲孔而延伸至該接觸墊，俾使該半導體元件電性連接至該第一導線；以及提供一第二導線於該第二介電層上，其中該第二導線自該第二介電層朝該第二垂直方向延伸，並於該第二介電層上側向延伸。
  26. 如申請專利範圍第25項所述之製法，其中，提供該第一導線及該第二導線之步驟包括：沉積一第一被覆層於該第一介電層上，且該第一被覆層穿過該第一盲孔而延伸至該接觸墊；沉積一第二被覆層於該第二介電層上；移除該第一被覆層選定部位，以定義出該第一導線；以及移除該第二被覆層選定部位，以定義出該第二導線。
  27. 如申請專利範圍第26項所述之製法，其包括：同時形成該第一介電層及該第二介電層，而後同時沉積該第一被覆層及該第二被覆層。
  28. 如申請專利範圍第18項所述之製法，其包括：於提供該第一增層電路及該第二增層電路期間提供該被覆穿孔，或者於設置該半導體元件前並於該凸塊及該凸緣層黏附至該基板後提供該被覆穿孔。
  29. 如申請專利範圍第18項所述之製法，其中，提供該被覆穿孔之步驟包括：形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該黏著層級該基板；然後沉積一連接層於該穿孔之一內側壁上。
  30. 如申請專利範圍第25項所述之製法，其中，提供該第一介電層、該第二介電層、該第一導線、該第二導線及該被覆穿孔之步驟包括：形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該 黏著層及該基板；然後沉積一連接層於該穿孔之一內側壁上；沉積一內被覆層於該第一垂直方向上之該凸塊及該凸緣層及該第二垂直方向上之該凸塊、該黏著層及該導電層上；然後移除該第一垂直方向上之該凸緣層及該內被覆層選定部位，以定義出一第一內部接墊，俾使該第一內部接墊鄰接該連接層且與該凸緣層保持距離；移除該第二垂直方向上之該導電層及該內被覆層選定部位，以定義出一基座及一第二內部接墊，其中該基座鄰接該凸塊並自該凸塊朝該第二垂直方向延伸，且於該第二垂直方向上覆蓋該凸塊並自該凸塊側向延伸，同時該基座包括鄰接該通孔且與該凸塊保持距離之該導電層一選定部位，且包括鄰接該凸塊、該黏著層及該導電層之該內被覆層一選定部位，而該第二內部接墊鄰接該連接層，且與該凸塊及該基座保持距離，並自該基板朝該第二垂直方向延伸，同時該第二內部接墊包括與該通孔及該凸塊保持距離之該導電層一選定部位，並包括鄰接該導電層且與該凸塊及該黏著層保持距離之該內被覆層一選定部位；然後形成該第一介電層於該半導體元件、該凸緣層及該第一內部接墊上；形成該第二介電層於該基座及該第二內部接墊上；然後形成該第一盲孔及另一第一盲孔於該第一介電層中， 其中該另一第一盲孔係對準顯露該第一內部接墊；形成一第二盲孔於該第二介電層中，其中該第二盲孔係對準顯露該第二內部接墊；然後沉積一第一被覆層於該第一介電層上，其中該第一被覆層穿過該第一盲孔而延伸至該接觸墊，且穿過該另一第一盲孔而延伸至該第一內部接墊；沉積一第二被覆層於該第二介電層上，其中該第二被覆層穿過該第二盲孔而延伸至該第二內部接墊；然後移除該第一被覆層之選定部位，以定義出該第一導線；以及移除該第二被覆層之選定部位，以定義出該第二導線。
  31. 如申請專利範圍第25項所述之製法，其中，提供該第一介電層、該第二介電層、該第一導線、該第二導線及該被覆穿孔之步驟包括：形成該第一介電層於該半導體元件及該凸緣層上；形成該第二介電層於該凸塊、該黏著層及該導電層上；然後形成該第一盲孔於該第一介電層中；沉積一第一被覆層於該第一介電層上，其中該第一被覆層穿過該第一盲孔而延伸至該接觸墊；沉積一第二被覆層於該第二介電層上；移除該第一被覆層之選定部位，以定義出該第一導線；移除該第二被覆層之選定部位，以定義出該第二導線；形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該 黏著層、該基板、該第一介電層及該第二介電層；以及沉積一連接層於該穿孔之一內側壁上，以提供該第一導線與該第二導線間之電性連接。
  32. 如申請專利範圍第25項所述之製法，其包括：形成另一第一盲孔，其延伸貫穿該第一介電層，並對準顯露該凸緣層；然後提供該第一導線，其朝該第二垂直方向延伸穿過該另一第一盲孔，俾使該凸緣層電性連接至該第一導線。
  33. 如申請專利範圍第25項所述之製法，其包括：形成一第二盲孔，其延伸貫穿該第二介電層，且對準顯露該凸塊；然後提供該第二導線，其朝該第一垂直方向延伸穿過該第二盲孔，俾使該凸塊電性連接至該第二導線。
  34. 一種散熱增益型堆疊式半導體組體之製法，其包括以下步驟：提供一凸塊、一凸緣層、一黏著層及一層壓結構，其中該凸塊定義出面朝第一垂直方向之一凹穴，且該凸塊鄰接該凸緣層並與該凸緣層一體成型，同時該凸塊自該凸緣層朝與該第一垂直方向相反之第二垂直方向垂直延伸，且該凹穴於該第二垂直方向上係由該凸塊覆蓋，該凸緣層自該凸塊朝垂直於該第一及第二垂直方向之側面方向側向延伸，該黏著層包括一開口，其延伸貫穿該黏著層，且 該層壓結構包括一導電層及一基板，而一通孔延伸貫穿該層壓結構；將該黏著層設置於該凸緣層上，此步驟包括將該凸塊插入該開口；將該層壓結構設置於該黏著層上，此步驟包括將該凸塊插入該通孔，其中該基板接觸並介於該導電層與該黏著層之間，該導電層則與該黏著層保持距離，而該黏著層接觸並介於該凸緣層與該基板之間且未固化；然後加熱熔化該黏著層；使該凸緣層及該層壓結構彼此靠合，藉此使該凸塊於該通孔中朝該第二垂直方向移動，並對該凸緣層與該層壓結構間之經熔化之該黏著層施加壓力，其中該壓力迫使該熔化黏著層朝該第二垂直方向流入該通孔內介於該凸塊與該層壓結構間之一缺口；加熱固化該熔化黏著層，藉此將該凸塊與該凸緣層機械性黏附至該導電層及該基板；然後研磨該凸塊、該黏著層及該導電層，使該凸塊、該黏著層及該導電層於面朝該第二垂直方向之一側向表面上彼此側向對齊；然後使用一固晶材料，將包含一接觸墊之一半導體元件設置於該凸塊上，藉此將該半導體元件機械黏附且熱連結至該凸塊，其中該半導體元件延伸進入該凹穴，而該凸塊為該半導體元件提供一凹形晶粒座；然後形成一第一介電層於該半導體元件及該凸緣層上，其 中該第一介電層自該半導體元件及該凸緣層朝該第一垂直方向延伸，並延伸進入且填滿該凹穴之剩餘空間；形成一第二介電層於該凸塊、該黏著層及該導電層上，其中該第二介電層自該凸塊、該黏著層及該導電層朝該第二垂直方向延伸；然後形成一第一盲孔，其延伸貫穿該第一介電層，且對準顯露該接觸墊；沉積一第一被覆層於該第一介電層上，並移除該第一被覆層之選定部位，以形成一第一蝕刻阻層所定義之圖案，其中一第一導線包括該第一被覆層之一選定部位，其自該第一介電層朝該第一垂直方向延伸，並於該第一介電層上側向延伸，同時朝該第二垂直方向穿過該第一盲孔而延伸至該接觸墊，藉此將該半導體元件電性連接至該第一導線；沉積一第二被覆層於該第二介電層上，並移除該第二被覆層之選定部位，以形成一第二蝕刻阻層所定義之圖案，其中一第二導線包括該第二被覆層之一選定部位，其自該第二介電層朝該第二垂直方向延伸，並於該第二介電層上側向延伸；提供包括該第一介電層及該第一導線之一第一增層電路及包括該第二介電層及該第二導線之一第二增層電路；形成一穿孔，其朝該第一及第二垂直方向延伸貫穿該基板、該黏著層、該第一介電層及該第二介電層；以及沉積一連接層於該穿孔之一內側壁上以提供一被覆穿 孔，其中該被覆穿孔包括該穿孔及該連接層，而該連接層提供該第一導線與該第二導線間之電性連接。
  35. 如申請專利範圍第34項所述之製法，其中，提供該凸塊之步驟包括：對一金屬板進行機械沖壓，俾於該金屬板上形成該凸塊以及於該凸塊中形成該凹穴，該凸塊係該金屬板上一受沖壓之部份，而該凸緣層則為該金屬板上一未受沖壓之部份。
  36. 如申請專利範圍第34項所述之製法，其中：提供該黏著層之步驟包括提供一未固化環氧樹脂之膠片；使該黏著層流入該缺口之步驟包括熔化該未固化環氧樹脂，並擠壓該凸緣層與該基板間之該未固化環氧樹脂；且固化該黏著層之步驟包括固化該未固化環氧樹脂。
  37. 如申請專利範圍第34項所述之製法，其中，使該黏著層流入該缺口之步驟包括：使該黏著層填滿該缺口，並迫使該黏著層朝該第二垂直方向超出該凸塊及該導電層，俾使該黏著層接觸該凸塊與該導電層面向該第二垂直方向之表面。
  38. 如申請專利範圍第34項所述之製法，其包括：藉由無電電鍍法及電解電鍍法，同時沉積該第一被覆層及該第二被覆層。
  39. 如申請專利範圍第34項所述之製法，其包括：形成另一第一盲孔，其延伸貫穿該第一介電層，且對 準顯露該凸緣層；然後提供具有該第一被覆層一選定部位之該第一導線，其朝該第二垂直方向穿過該另一第一盲孔而延伸至該凸緣層，藉此將該凸緣層電性連接至該第一導線。
  40. 如申請專利範圍第34項所述之製法，其包括：形成另一第一盲孔，其延伸貫穿該第一介電層，且對準顯露該凸緣層；然後提供另一第一導線，其包括該第一被覆層之一選定部位，其中該選定部位自該第一介電層朝該第一垂直方向延伸，並於該第一介電層上側向延伸，且朝該第二垂直方向穿過該另一第一盲孔而延伸至該凸緣層，藉此將該凸緣層電性連接至該另一第一導線。
  41. 如申請專利範圍第34項所述之製法，其包括：形成一第二盲孔，其延伸貫穿該第二介電層，且對準顯露該凸塊；然後提供具有該第二被覆層一選定部位之該第二導線，其朝該第一垂直方向穿過該第二盲孔而延伸至該凸塊，藉此將該凸塊電性連接至該第二導線。
  42. 如申請專利範圍第34項所述之製法，其包括：形成一第二盲孔，其延伸貫穿該第二介電層，且對準顯露該凸塊；然後提供另一第二導線，其包括該第二被覆層之一選定部位，其中該選定部位自該第二介電層朝該第二垂直方向延伸，並於該第二介電層上側向延伸，且朝該第一垂直方向 穿過該另一第二盲孔而延伸至該凸塊，藉此將該凸塊電性連接至該另一第二導線。
  43. 如申請專利範圍第34項所述之製法，其包括：形成一第三介電層於該第一介電層及該第一導線上，其中該第三介電層自該第一介電層及該第一導線朝該第一垂直方向延伸，且與該半導體元件、該凸緣層及該凹穴保持距離；然後形成一第三盲孔，其延伸貫穿該第三介電層，且對準顯露該第一導線；然後形成一第三導線，其自該第三介電層朝該第一垂直方向延伸，並於該第三介電層上側向延伸，同時朝該第二垂直方向穿過該第三盲孔而延伸至該第一導線，藉此將該第一導線電性連接至該第三導線。
  44. 如申請專利範圍第34項所述之製法，其包括：形成一第四介電層於該第二介電層及該第二導線上，其中該第四介電層自該第二介電層及該第二導線朝該第二垂直方向延伸；然後形成一第四盲孔，其延伸貫穿該第四介電層，且對準顯露該第二導線；然後形成一第四導線，其自該第四介電層朝該第二垂直方向延伸，並於該第四介電層上側向延伸，同時朝該第一垂直方向穿過該第四盲孔而延伸至該第二導線，藉此將該第二導線電性連接至該第四導線。
TW100142595A 2010-11-22 2011-11-21 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法 TWI466244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41586210P 2010-11-22 2010-11-22
US13/287,374 US8952526B2 (en) 2010-11-22 2011-11-02 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry

Publications (2)

Publication Number Publication Date
TW201232723A TW201232723A (en) 2012-08-01
TWI466244B true TWI466244B (zh) 2014-12-21

Family

ID=46063578

Family Applications (6)

Application Number Title Priority Date Filing Date
TW100136456A TWI431735B (zh) 2010-11-22 2011-10-07 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體
TW100140779A TWI437647B (zh) 2010-11-22 2011-11-08 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
TW100141901A TW201230262A (en) 2010-11-22 2011-11-16 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TW100142595A TWI466244B (zh) 2010-11-22 2011-11-21 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
TW100142592A TW201225191A (en) 2010-11-22 2011-11-21 Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TW100142597A TWI466245B (zh) 2010-11-22 2011-11-21 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW100136456A TWI431735B (zh) 2010-11-22 2011-10-07 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體
TW100140779A TWI437647B (zh) 2010-11-22 2011-11-08 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
TW100141901A TW201230262A (en) 2010-11-22 2011-11-16 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW100142592A TW201225191A (en) 2010-11-22 2011-11-21 Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TW100142597A TWI466245B (zh) 2010-11-22 2011-11-21 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法

Country Status (3)

Country Link
US (3) US20120126399A1 (zh)
CN (6) CN102479762B (zh)
TW (6) TWI431735B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171793B2 (en) * 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
USD771935S1 (en) 2011-12-29 2016-11-22 Oliver Joen-An Ma Umbrella base
JP5882132B2 (ja) * 2012-05-14 2016-03-09 日本メクトロン株式会社 フレキシブル回路基板及びその製造方法
CN103596354B (zh) * 2012-08-14 2016-06-15 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9867277B2 (en) * 2012-10-18 2018-01-09 Infineon Technologies Austria Ag High performance vertical interconnection
CN103904062B (zh) * 2012-12-28 2017-04-26 欣兴电子股份有限公司 内埋式电子元件封装结构
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
WO2015005029A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
FR3012670A1 (fr) * 2013-10-30 2015-05-01 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
US11291146B2 (en) * 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9761540B2 (en) 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
US9570387B1 (en) * 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US9673175B1 (en) * 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
US9947612B2 (en) 2015-12-03 2018-04-17 Stmicroelectronics, Inc. Semiconductor device with frame having arms and related methods
US10490478B2 (en) 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
TWI624924B (zh) * 2016-10-14 2018-05-21 鈺橋半導體股份有限公司 具有嵌埋式元件及加強層之線路板及其製法
US10629545B2 (en) 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US11014806B2 (en) * 2017-05-18 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
USD833136S1 (en) 2017-09-27 2018-11-13 ZHUN-AN Ma Umbrella base
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10535636B2 (en) * 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
DE102017220417A1 (de) * 2017-11-16 2019-05-16 Continental Automotive Gmbh Elektronisches Modul
CN107946249B (zh) * 2017-11-22 2020-03-10 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级芯片封装结构及封装方法
KR101942746B1 (ko) * 2017-11-29 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101912292B1 (ko) 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
TWI675424B (zh) * 2018-01-16 2019-10-21 鈺橋半導體股份有限公司 線路基板、其堆疊式半導體組體及其製作方法
US20190292674A1 (en) * 2018-03-26 2019-09-26 Honeywell International Inc. Wear resistant coatings containing precipitation-hardened alloy bodies and methods for the formation thereof
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US10431563B1 (en) * 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
CN110769664B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN110769669B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
WO2020092334A2 (en) * 2018-10-29 2020-05-07 Cellink Corporation Flexible hybrid interconnect circuits
CN209473820U (zh) 2018-11-02 2019-10-11 宁波万汇休闲用品有限公司 一种遮阳伞
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
US11365557B2 (en) 2018-12-27 2022-06-21 ZHUN-AN Ma Movable base for shade structure
JP2020136425A (ja) * 2019-02-18 2020-08-31 エイブリック株式会社 半導体装置
EP3735111A1 (en) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with deformed layer for accommodating component
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
CN110732854A (zh) * 2019-10-26 2020-01-31 江西江南精密科技有限公司 一种精密散热铜块的生产工艺
KR20210131548A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 반도체 패키지
US11212912B1 (en) 2020-06-30 2021-12-28 Microsoft Technology Licensing, Llc Printed circuit board mesh routing to reduce solder ball joint failure during reflow
CN114582828A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 封装基板及通信设备
CN115884495A (zh) * 2021-09-29 2023-03-31 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
FR3132978A1 (fr) * 2022-02-22 2023-08-25 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique à dissipateur de chaleur
TWI823520B (zh) * 2022-08-15 2023-11-21 先豐通訊股份有限公司 線路板及其製備方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JP2003092377A (ja) * 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
TW200810153A (en) * 2006-06-02 2008-02-16 Lamina Ceramics Inc Multicolor LED assembly with improved color mixing
TWI296152B (en) * 2005-01-13 2008-04-21 Sharp Kk Semiconductor device and manufacturing method therefor

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362547A (ja) * 1989-02-03 1991-03-18 General Electric Co <Ge> 集積回路試験構造物及び試験方法
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
TW256013B (en) 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
KR20080111567A (ko) 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
EP1814154A1 (en) 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
US6537857B2 (en) * 2001-05-07 2003-03-25 St Assembly Test Service Ltd. Enhanced BGA grounded heatsink
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US6506633B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
US6680529B2 (en) 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
WO2004077560A1 (ja) 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
CN1728411A (zh) * 2005-06-24 2006-02-01 南京汉德森半导体照明有限公司 高散热效率的大功率半导体发光二极管封装基座及生产工艺
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI276192B (en) 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TWI295497B (en) 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
TWI305119B (en) 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
US7511359B2 (en) 2005-12-29 2009-03-31 Intel Corporation Dual die package with high-speed interconnect
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
TWI307946B (en) 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
TWI314031B (en) 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
CN101207169B (zh) * 2006-12-19 2010-05-19 南茂科技股份有限公司 发光芯片封装体与光源组件
CN100590865C (zh) * 2006-12-21 2010-02-17 南亚科技股份有限公司 封装元件
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
US20080157342A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package with a marking structure and method of the same
CN101231975B (zh) * 2007-01-26 2011-05-18 南茂科技股份有限公司 晶片封装体及其制造方法
US7936567B2 (en) 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN100565862C (zh) * 2007-07-17 2009-12-02 南亚电路板股份有限公司 埋入式芯片基板结构
TWI355723B (en) * 2007-08-02 2012-01-01 Advanced Semiconductor Eng Heat spreader chip scale package and method for ma
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
TWI338941B (en) 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
TWI328423B (en) 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
CN101533818B (zh) * 2008-03-12 2013-01-16 展晶科技(深圳)有限公司 集成电路元件的封装结构及其制造方法
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7618846B1 (en) 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US7888184B2 (en) 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same
DE112008004058T5 (de) * 2008-10-31 2013-02-28 Denki Kagaku Kogyo K.K. Substrat für Baugruppe mit lichtemittierendem Element und Baugruppe mit lichtemittierendem Element
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JP2003092377A (ja) * 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
TWI296152B (en) * 2005-01-13 2008-04-21 Sharp Kk Semiconductor device and manufacturing method therefor
TW200810153A (en) * 2006-06-02 2008-02-16 Lamina Ceramics Inc Multicolor LED assembly with improved color mixing

Also Published As

Publication number Publication date
US20120126399A1 (en) 2012-05-24
CN102479763A (zh) 2012-05-30
TW201225191A (en) 2012-06-16
CN102610594A (zh) 2012-07-25
CN102629561A (zh) 2012-08-08
TW201250952A (en) 2012-12-16
TWI437647B (zh) 2014-05-11
TW201230263A (en) 2012-07-16
TWI466245B (zh) 2014-12-21
CN102479762B (zh) 2014-05-07
CN102479725B (zh) 2014-02-19
CN102479725A (zh) 2012-05-30
US8952526B2 (en) 2015-02-10
CN102629561B (zh) 2015-01-28
TW201232723A (en) 2012-08-01
TW201230262A (en) 2012-07-16
TW201225190A (en) 2012-06-16
CN102479724A (zh) 2012-05-30
CN102479762A (zh) 2012-05-30
US20120126388A1 (en) 2012-05-24
TWI431735B (zh) 2014-03-21
US20120126401A1 (en) 2012-05-24
CN102479724B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI466244B (zh) 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
US8841171B2 (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US8343808B2 (en) Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TWI485816B (zh) 具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
US8927339B2 (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
TWI465163B (zh) 具有內建加強層之凹穴基板及其製造方法
US20140291001A1 (en) Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US8895380B2 (en) Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
TWI776693B (zh) 封裝結構及其形成方法
US20130277832A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees