CN103904062B - 内埋式电子元件封装结构 - Google Patents

内埋式电子元件封装结构 Download PDF

Info

Publication number
CN103904062B
CN103904062B CN201210586713.1A CN201210586713A CN103904062B CN 103904062 B CN103904062 B CN 103904062B CN 201210586713 A CN201210586713 A CN 201210586713A CN 103904062 B CN103904062 B CN 103904062B
Authority
CN
China
Prior art keywords
dielectric layer
packaging structure
built
electronic component
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210586713.1A
Other languages
English (en)
Other versions
CN103904062A (zh
Inventor
卓瑜甄
郑伟鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201210586713.1A priority Critical patent/CN103904062B/zh
Publication of CN103904062A publication Critical patent/CN103904062A/zh
Application granted granted Critical
Publication of CN103904062B publication Critical patent/CN103904062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明是有关一种内埋式电子元件封装结构，其包括核心层、介电层、电子元件、第一介电层、第二介电层、屏蔽金属层以及多个导通孔。核心层包括第一表面、相对第一表面的第二表面及贯穿核心层的容置槽。电子元件位于容置槽内。容置槽包括内表面，面向电子元件。第一介电层设置于第一表面上，并填入部份容置槽中且覆盖电子元件的一侧。第二介电层设置于第二表面上，并填入剩下的容置槽中且覆盖电子元件的另一侧并与第一介电层相接合。第一及第二介电层包覆电子元件。屏蔽金属层至少包覆核心层的内表面。导通孔分别配置于第一介电层及第二介电层内，并分别由第一及第二介电层的外表面延伸至屏蔽金属层。

Description

内埋式电子元件封装结构
技术领域
本发明是有关于一种封装结构，且特别是有关于一种内埋式电子元件封装结构。
背景技术
半导体元件日益复杂，而至少部分的原因是源于使用者对于增加处理速度（processing speed）与缩小元件尺寸的需求。虽然增加处理速度与缩小元件尺寸的好处相当显著，但是这些半导体元件的特性亦会产生问题。特别是，较高的时钟速度（clockspeed）会使信号准位（signal level）转换的频率增加，以致于频率较高或波长较短的电磁发射（electromagnetic emission）强度增加。电磁发射可从源半导体元件（sourcesemiconductor device）辐射而出并入射邻近的半导体元件。若是对邻近的半导体元件的电磁发射强度够高，则电磁发射会不利于（邻近的）半导体元件的运作。此现象有时被称为电磁干扰（electromagnetic interference，EMI）。尺寸较小的半导体元件会使电磁干扰的问题更加严重，因为这些（尺寸较小的）半导体元件会以较高的密度配置于电子系统中，以致于邻近的半导体元件接收到较强且不希望得到的电磁发射。
减少电磁干扰的一种方法是在半导体元件封装中屏蔽一组半导体元件。特别是，可借由在封装体外部加装接地的导电罩体（casing）或是导电壳体（housing）来达到屏蔽的效果。当由封装体内部辐射出的电磁发射照射到罩体的内表面时，至少部分的电磁发射可被电性短路，以降低可穿透罩体且不利于邻近的半导体元件的电磁发射强度。相同地，当由邻近的半导体元件辐射出的电磁发射照射到罩体的外表面时，会发生相似的电性短路以降低封装体中的半导体元件所受到的电磁干扰。
然而，虽然导电罩体可减少电磁干扰，但是使用导电罩体会有许多缺点，例如：罩体一般是借由粘着剂而固定在半导体元件封装的外部，由于粘着剂的接合性会受到温度、湿度以及其他环境因素的影响而降低，罩体因而容易剥离或脱落。再者，罩体的尺寸与形状以及封装体的尺寸与形状需相互配合，因此，不同尺寸与形状的半导体元件封装需要搭配不同的罩体，以容纳不同的封装体，而这会进一步地增加制作成本与时间。更重要的是，罩体罩覆于半导体元件封装的外部增加了封装体的体积，使封装体积无法有效缩小，且此种罩体无法应用于封装密度较高的内埋式电子元件封装结构，有违市场对于电子产品轻薄短小、高密度及功能整合的需求。
发明内容
本发明的目的在于，克服现有的内埋式电子元件封装结构，而提供一种内埋式电子元件封装结构，所要解决的技术问题是，其封装体积小且具有电磁屏蔽的功能。
本发明提出一种内埋式电子元件封装结构，其包括核心层、电子元件、第一介电层、第二介电层、核心层、屏蔽金属层以及多个导通孔。核心层包括第一表面、相对第一表面的第二表面及贯穿核心层的容置槽。电子元件位于容置槽内。容置槽包括内表面，面向电子元件。第一介电层设置于第一表面上，并填入部份的容置槽中且覆盖电子元件的一侧。第二介电层设置于第二表面上，并填入剩下的容置槽中且覆盖电子元件的另一侧。第一及第二介电层包覆电子元件。屏蔽金属层至少包覆核心层的内表面。导通孔分别配置于第一介电层及第二介电层内，并分别由第一及第二介电层的外表面延伸至屏蔽金属层。
在本发明的一实施例中，上述的屏蔽金属层由内表面分别延伸覆盖部份的第一表面及第二表面。第一导通孔分别由第一介电层及第二介电层的外表面延伸至位于第一表面及第二表面上的屏蔽金属层。
在本发明的一实施例中，上述的内埋式电子元件封装结构更包括多个导电材，分别填充于第一导通孔内。
在本发明的一实施例中，上述的第一导通孔包括激光盲孔（laser via）。
在本发明的一实施例中，上述的内埋式电子元件封装结构更包括多个第二导通孔。电子元件更包括多个接垫，面对第二介电层设置。第二导通孔由第二介电层延伸至接垫。
在本发明的一实施例中，上述的内埋式电子元件封装结构更包括多个导电材，分别填充于第二导通孔内。
在本发明的一实施例中，上述的第二导通孔包括激光盲孔（laser via）。
在本发明的一实施例中，上述的内埋式电子元件封装结构更包括粘着层，填充于接垫之间。
在本发明的一实施例中，上述的电子元件包括半导体芯片。
在本发明的一实施例中，上述的介电层的材质包括半固化树脂（prepreg，PP）。
基于上述，本发明的内埋式电子元件封装结构利用贯穿核心层的容置槽，将电子元件内埋于容置槽内，且容置槽的内表面上包覆屏蔽金属层，再利用多个导通孔将屏蔽金属层连接至第一介电层及第二介电层的外表面。如此，与导通孔连接的屏蔽金属层除了可做为电性导通的路径外，更可对电子元件提供电磁屏蔽的作用，而导通孔更提供了延伸电磁屏蔽的效果。因此，本发明的内埋式电子元件封装结构充分利用了封装结构体内的既有空间及结构，使其无须额外设置屏蔽罩体，即可对电子元件提供电磁屏蔽的功能。因此，本发明不但可有效缩小封装体积、简化工艺更可节省屏蔽罩体的生产成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种内埋式电子元件封装结构的剖面示意图。
图2是图1的内埋式电子元件封装结构的俯视示意图。
【主要元件符号说明】
100：内埋式电子元件封装结构 112：第一介电层
114：第二介电层 120：电子元件
122：接垫 130：核心层
132：容置槽 134：内表面
136：第一表面 138：第二表面
140：屏蔽金属层 150：第一导通孔
160：第二导通孔 170：粘着层
具体实施方式
为进一步阐述本发明为达成预定发明目的所采取的技术手段以及其功效,以下结合附图及较佳实施例，对依据本发明提出的内埋式电子元件封装结构的具体实施方式、结构、流程、特征及其功效，详细说明如后。
图1是依照本发明的一实施例的一种内埋式电子元件封装结构的剖面示意图。图2是图1的内埋式电子元件封装结构的俯视示意图。请同时参照图1及图2，在本实施中，内埋式电子元件封装结构100包括：核心层130、电子元件120、第一介电层112、第二介电层114、屏蔽金属层140以及多个第一导通孔150。核心层130包括第一表面136、相对第一表面136的第二表面138以及容置槽132。电子元件120设置于容置槽132内。容置槽132贯穿核心层130。容置槽132的形成方式例如为激光钻孔，但本发明并不局限于此。
具体而言，内埋式电子元件封装结构100更包括多个第二导通孔160。电子元件120更包括多个接垫122，面对第一介电层112设置。第二导通孔160分别由第一介电层112的外表面延伸至接垫122。第二导通孔160例如经由激光钻孔而形成激光盲孔，再利用例如电镀等方式在第二导通孔160内填充导电材，以使电子元件120的接垫122电性连接至第一介电层112。此外，在本实施例中，内埋式电子元件封装结构100更可包括粘着层170，填充于接垫122之间。
电子元件120位于容置槽132内，且容置槽132包括内表面134，面向电子元件120。在本实施例中，电子元件120例如为半导体芯片，第一介电层112及第二介电层114分别由上及下压合于电子元件120及核心层130上，以将电子元件120及核心层130包覆于第一介电层112及第二介电层114内。介电层112、114的材质例如为半固化树脂（prepreg，PP），但本发明并不局限于此。
承上述，本实施例的屏蔽金属层140至少包覆核心层130的内表面132。第一导通孔150分别配置于第一介电层112及第二介电层114上，并分别由第一介电层112及第二介电层114的外表面延伸至屏蔽金属层140。屏蔽金属层140的形成方式例如为电镀，但本发明并不局限于此。在本实施例中，第一导通孔150例如为经由激光钻孔而形成的激光盲孔（laservia）。内埋式电子元件封装结构100更包括多个导电材，分别填充于第一导通孔150内。导电材则是例如以电镀等方式填充第一导通孔150内。如此，第一导通孔150即可与屏蔽金属层140电性导通，而于第一介电层112及第二介电层114间形成电性通路。
详细而言，屏蔽金属层140如图1所示由内表面134分别延伸覆盖部份的第一表面136及第二表面138。第一导通孔150分别由第一介电层112及第二介电层114延伸至位于第一表面136及第二表面138上的屏蔽金属层140。如此，位于第一表面136及第二表面138上的屏蔽金属层140即相当于核心层130上的图案化导电层，用以延展其电性连接的范围。如此，第一导通孔150仅需连接至位于第一表面136及第二表面138上的屏蔽金属层140即可形成电性连接，而无须精准地对位至覆盖内表面134的屏蔽金属层140。因此而增加第一导通孔150的配置弹性以及工艺上的对位误差的容忍度。
综上所述，本发明的内埋式电子元件封装结构利用贯穿核心层的容置槽，将电子元件内埋于容置槽内，且容置槽的内表面上包覆屏蔽金属层，再利用多个导通孔将屏蔽金属层连接至第一介电层及第二介电层的外表面。如此，与导通孔连接的屏蔽金属层除了可做为电性导通的路径外，更可对电子元件提供电磁屏蔽的作用，而导通孔更提供了延伸电磁屏蔽的效果。因此，本发明的内埋式电子元件封装结构充分利用了封装结构体内的既有空间及结构，使其无须额外设置屏蔽罩体，即可对电子元件提供电磁屏蔽的功能。因此，本发明不但可有效缩小封装体积、简化工艺更可节省屏蔽罩体的生产成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种内埋式电子元件封装结构，其特征在于包括：
核心层，包括第一表面、相对该第一表面的第二表面及容置槽，该容置槽贯穿该核心层；
电子元件，设置于该容置槽内，该容置槽包括内表面，面向该电子元件；
第一介电层，设置于该核心层的该第一表面上，并填入部分该容置槽中，且覆盖该电子元件的一侧；
第二介电层，设置于该核心层的该第二表面上，并填入剩下的该容置槽中，且覆盖该电子元件的另一侧，并与该第一介电层相接合，其中，第一介电层及第二介电层完整包覆该电子元件；
屏蔽金属层，包覆该容置槽的该内表面，且该屏蔽金属层由该内表面分别延伸覆盖部份的该第一表面及该第二表面；以及
多个第一导通孔，分别配置于该第一介电层以及该第二介电层内，并分别由该第一介电层以及该第二介电层的外表面延伸至位于该第一表面及该第二表面上的该屏蔽金属层。
2.如权利要求1所述的内埋式电子元件封装结构，其特征在于更包括多个导电材，分别填充于上述第一导通孔内。
3.如权利要求1所述的内埋式电子元件封装结构，其特征在于其中上述第一导通孔包括激光盲孔。
4.如权利要求1所述的内埋式电子元件封装结构，其特征在于更包括多个第二导通孔，该电子元件更包括多个接垫，面对该第二介电层设置，上述第二导通孔由该第二介电层延伸至上述接垫。
5.如权利要求4所述的内埋式电子元件封装结构，其特征在于更包括多个导电材，分别填充于上述第二导通孔内。
6.如权利要求4所述的内埋式电子元件封装结构，其特征在于其中上述第二导通孔包括激光盲孔。
7.如权利要求4所述的内埋式电子元件封装结构，其特征在于更包括粘着层，填充于上述接垫之间。
8.如权利要求4所述的内埋式电子元件封装结构，其特征在于其中该电子元件包括半导体芯片。
9.如权利要求4所述的内埋式电子元件封装结构，其特征在于其中该介电层的材质包括半固化树脂。
CN201210586713.1A 2012-12-28 2012-12-28 内埋式电子元件封装结构 Active CN103904062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210586713.1A CN103904062B (zh) 2012-12-28 2012-12-28 内埋式电子元件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210586713.1A CN103904062B (zh) 2012-12-28 2012-12-28 内埋式电子元件封装结构

Publications (2)

Publication Number Publication Date
CN103904062A CN103904062A (zh) 2014-07-02
CN103904062B true CN103904062B (zh) 2017-04-26

Family

ID=50995319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210586713.1A Active CN103904062B (zh) 2012-12-28 2012-12-28 内埋式电子元件封装结构

Country Status (1)

Country Link
CN (1) CN103904062B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201724453A (zh) * 2015-12-18 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221936A (zh) * 2007-01-03 2008-07-16 育霈科技股份有限公司 具有晶粒置入通孔之晶圆级封装及其方法
CN102034796A (zh) * 2009-10-01 2011-04-27 精材科技股份有限公司 晶片封装体及其制造方法
CN102194720A (zh) * 2010-03-03 2011-09-21 欧姆龙株式会社 连接用焊盘的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US20100019374A1 (en) * 2008-07-25 2010-01-28 Stmicroelectronics, Inc. Ball grid array package
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
TWI533412B (zh) * 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221936A (zh) * 2007-01-03 2008-07-16 育霈科技股份有限公司 具有晶粒置入通孔之晶圆级封装及其方法
CN102034796A (zh) * 2009-10-01 2011-04-27 精材科技股份有限公司 晶片封装体及其制造方法
CN102194720A (zh) * 2010-03-03 2011-09-21 欧姆龙株式会社 连接用焊盘的制造方法

Also Published As

Publication number Publication date
CN103904062A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103579197B (zh) 具有防电磁波干扰的半导体组件
CN105304582B (zh) 封装结构及其制法
CN103219298B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
US8766416B2 (en) Semiconductor package and fabrication method thereof
CN104347540B (zh) 电路模块以及电路模块的制造方法
CN106972005A (zh) 半导体封装装置及其制造方法
CN104063738B (zh) 芯片卡模块装置
CN104349575B (zh) 柔性电路板及其制作方法
CN109390324A (zh) 半导体封装及其制造方法
US9171739B1 (en) Integrated circuit packaging system with coreless substrate and method of manufacture thereof
CN103858227A (zh) 晶圆级应用的rf屏蔽部
CN102569242B (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN203353037U (zh) 无线模块
CN103904062B (zh) 内埋式电子元件封装结构
CN206364008U (zh) 一种具有电磁屏蔽功能的半导体封装件
CN102781207B (zh) 盖板结构及其制作方法
CN106206547B (zh) 一种集成电路封装结构及其制造方法
CN101937886B (zh) 薄型芯片封装结构及方法
CN103904048B (zh) 内置式芯片封装结构
TWI528524B (zh) 內埋式電子元件封裝結構
CN103515331B (zh) 半导体封装件及其制法
US8803310B1 (en) Embedded electronic device package structure
CN105023851B (zh) 电子封装模块的制造方法
CN106158787B (zh) 封装装置与其制作方法
CN103579202B (zh) 有机基板半导体器件电磁屏蔽结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant