TW201230262A - Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry - Google Patents

Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry Download PDF

Info

Publication number
TW201230262A
TW201230262A TW100141901A TW100141901A TW201230262A TW 201230262 A TW201230262 A TW 201230262A TW 100141901 A TW100141901 A TW 100141901A TW 100141901 A TW100141901 A TW 100141901A TW 201230262 A TW201230262 A TW 201230262A
Authority
TW
Taiwan
Prior art keywords
layer
bump
wire
dielectric layer
vertical direction
Prior art date
Application number
TW100141901A
Other languages
English (en)
Inventor
Charles W C Lin
Chia-Chung Wang
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of TW201230262A publication Critical patent/TW201230262A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24101Connecting bonding areas at the same height
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82106Forming a build-up interconnect by subtractive methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0104Zirconium [Zr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201230262 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體組體,尤指一種堆疊式半導 體組鱧,其包括半導趙元件、散熱座、黏著層、被覆穿孔 及雙增層電路》 【先前技術】 改善效能及降低尺寸與重量仍是電子系統領域持續追 求之目標。目前已提出許多符合上述需求之技術方案,其 藉由使用不同結構、材料、設備、製程節點及製作方法, 以兼顧提高效能、即時上市及降低成本之考量。於所有技 術方案中’封裝層級之技術創新被認為是最符合經濟效益 且最不耗時之選擇。此外,當欲進一步將晶片尺寸降至奈 米等級以下時,材料、設備及製程開發等昂貴費用將導致 該技術面臨極大瓶頸,故目前已著重於封裝技術,以因應 更智慧且更微小裝置之需求。 如球閘陣列封裝(BGA)及方形扁平無引腳封裝(QFN) 之塑膠封裝通常是每一封裝體中包含一枚晶片。為了提供 更多功能並將訊號延遲現象降至最低,目前可行之方式是 將多枚晶片i隹叠於-封裝體中,關短連線長度並維持最 小足印(footprint)。例如,疊置具有各自記憶體晶片之行動 處理器晶粒’ α改善元件速度、足印及功率消耗。此外, 於模組中疊置夕枚晶片之方式,可於不同製程節點提供包 括邏輯、5己憶、類比、RF、整合型被動^件(lpc)及微機電 201230262 糸統(MEMS)寺不同功能晶片 米類比。 如28奈米高速邏輯及13〇奈 雖然文獻已報導許多三維封裝結構,但仍有許多效能 相關之缺失尚4改善。例如,於有限空間中曼置多個元件 在在會面L到疋件間雜訊干擾(如電磁干擾)等不理想狀 況據此,备7〇件進行高頻率電磁波訊號傳輸或接收時, 上述問《I將不利於堆疊元件之訊號完整性。此外,由於半 導體元件於高溫操作下易產生效能衰退甚至立即故障之問 題因此包裹於熱絕緣材料(如介電材)内之晶片所產生的轨 聚集會對組體造成嚴重損害。據此,目前亟需發展一種; 解決電磁干擾問題、加速散熱效果並維持低製作成本之堆 疊式半導體組體。
Eichelberger之美國專利案號5,11】,278揭露一種三維 堆疊式之多晶片模組,其係將半導體晶片設置於平坦基板 上’並使用封裝材進行密封,其巾該封詩具有形成於連 接塾上之H設置於封裝材上之導電圖案係延伸至顯露 之打線墊,俾從模組上表面連接該些半導體晶片。該模組 佈有被覆穿孔’以連接上下電路,進而達到嵌埋式晶片之 三維堆疊結構。然而,大部分塑膠材料的導熱性偏低,故 該塑膠組體會有熱效能差且無法對嵌埋晶片提供電磁屏蔽 保護作用之缺點。
Mowatt等人之美國專利案號5,432,677、河沁^等人之美 國專利案號5,565,7G6、Chen等人之美國專利案號6 68〇 529 及Sakamoto等人之美國專利案號7,842 887揭露多種嵌埋式 201230262 模組,以解決製作良率及可靠度問題。然而,該些專利案 所提出的方案皆無法對散熱問題提出適當的解決方式,或 者無法對嵌埋式晶片提供有效的電磁屏蔽保護作用。
Hsu之美國專利案號7,242,092及Wong之美國專利案號 7,656,015揭露一種組體’其係將半導體晶片容置於底部具 有金屬層之凹穴中’以加速嵌埋晶片之散熱效果。除了該 結構底部金屬層散熱效果有限之問題外,由於基板上之凹 六係藉由對基板進行雷射或電漿蝕刻而形成,故其主要缺 點還包括形成凹穴時導致產量偏低及成本偏高之問題。
Enomoto之美國專利案號7,777,328揭露一種散熱增益 型組體’其係藉由微加工或磨除部分金屬之方式,形成設 置晶粒用之凹穴。金屬板下凹深度控制不一致之現象易造 成量產時產量及良率偏低之問題。此外,由於厚金屬板會 阻擋垂直連接至底表面之電性連接路徑,故必須先形成佈 有通孔之樹脂,接著再於金屬塊中形成金屬化鍍覆通孔。 但此繁複的製程會導致製作良率過低及成本過高。
Ito等人之美國專利案號7,957,154揭露一種組體,其係 於開口内表面上形成金屬層,俾可保護嵌埋之半導體晶片 免於電磁干擾。與其他形成開口之方法一樣,樹脂開孔形 成不一致之現象將導致此組體面臨製備產量差及良率低之 問題。此外,由於金屬係藉由電鍍製程形成於開口中,故 其厚度有限,對封裝之熱效能沒什麼改善效果。 有鑑於現有高功率及高效能半導體元件封裝種種發展 情形及限制,目前仍需發展一種符合成本效益、產品可靠、 ⑧ 6 201230262 適於生產、多功能、提供良好訊號完整性、具有優異散熱 性之半導體組體。 【發明内容】 本發明提供一種堆疊式半導體組體,其包括一半導體 兀件、一散熱座、一黏著層、一被覆穿孔、第一增層電路 及第二增層電路。 於一較佳具體實施例中,該散熱座包括一凸塊及一凸 緣層。該凸塊定義出—凹穴。該半導體元件設置於凸塊上 且位於凹穴處’並電性連接至第一增層電路,同時熱連結 至該λ塊。該凸塊延伸進入黏著層之開口’而該凸緣層於 凹穴入口處自凸塊側向延伸。第一增層電路及第二增層電 路朝相反垂直方向延伸於半導體元件外。被覆穿孔延伸穿 過黏著層’並提供第一增層電路與第二增層電路間之訊號 路由。該散熱座可為半導體元件提供散熱及電磁屏蔽作用。 根據本發明之一態樣,該散熱座包括一凸塊及一凸緣 層’其中⑴該凸塊鄰接凸緣層並與凸緣層一體成形,且自 四緣層朝第二垂直方向延伸;(π)該凸緣層自凸塊朝垂直於 第二垂直方向之側面方向側向延伸;且(⑴)該凸塊具有一凹 八’其面朝相反於第二垂直方向之第一垂直方向,且該凹 穴於第二垂直方向上係由該凸塊覆蓋,並於凸緣層處設有 一入口。 該散熱座更可包括一基座,其中⑴該凸塊鄰接該基 座’並自基座朝第一垂直方向延伸;(π)該基座自凸塊朝該 201230262 第二垂直方向延伸,並於該第二垂直方向上覆蓋凸塊,同 時該基座自凸塊側向延伸;(in)該凸緣層與該基座保持距 離;且(iv)該凸塊分隔該凹穴與該基座。 該散熱座可由任何導熱性材料製成。較佳為,該散熱 座可由金屬製成。舉例說明,該散熱座基本上可由銅、鋁 或銅/鎳/鋁合金組成》該散熱座亦可由一内部銅、鋁或銅/ 鎳/鋁合金核心及被覆接點組成,其中該等被覆接點可由 金、銀及/或錄組成。無論採用任一組成方式,該散熱座皆 可提供散熱作用,將該半導體元件之熱能擴散至下一層組 體。 該黏著層包括一開口,且凸塊延伸進入該開口。該黏 著層接觸ώ塊及凸緣層,並自凸塊側向延伸至組體之外圍 邊緣。具體地說,該黏著層可側向覆蓋、環繞且同形被覆 凸塊側壁。當具有基座時,該黏著層可接觸基座,並介於 基座與凸緣層之間。無論何種態樣,該黏著層可位於凸緣 層與具有一通孔之導電層間,並延伸進入凸塊與導電層間 之缺口,其中導電層可於面朝第二垂直方向之一表面上與 凸塊呈共平面,因此,該黏著層於鄰接凸緣層處可具有第 厚度(朝第一 /第二垂直方向),而鄰接凸塊處則具有第二 厚度(朝垂直於第一及第二垂直方向之侧面方向),且第二厚 度不同於第一厚度。 具有一或多個接觸墊之半導體元件可設置於凸塊上並 延伸進入該凹穴。因此,該半導體元件可位於凹穴内或延 伸於凹穴内外。無論何種態樣,該凸塊係於第二垂直方向 201230262 上覆蓋半導體元件。 _第一增層電路可於第―垂直方向上覆蓋並延伸於半導 體兀件、凸緣層及黏著層外,而第二增層電路可於第二垂 直方向上覆蓋並延伸於凸塊及點著層外u層電路可 自半導體元件及凸緣層朝第一垂直方向延伸,❿第二增層 電路則可自凸塊(或基座)朝第二方向延伸。 第增層電路可包括第一介電層及一或多條第一導 線’而第二增層電路則可包括第二介電層及一或多條第二 導線例如’第-介電層自半導體元件、凸緣層及黏著層 朝第一垂直方向延伸,且可延伸至組體之外圍邊緣;第二 介電層則朝第二垂直方向延伸於凸塊(或基座)及黏著層 卜且第一’丨電層與凸緣層及第一介電層保持距離,並可 延伸至組體之外圍邊緣◊據此,凸塊及凸緣層可位於黏著 層與第一介電層間,並位於第一介電層與第二介電層間。 “第介電層包括一或多個第一盲孔,其係設置鄰接於 半導體元件之接觸墊,且可選擇性鄰接凸緣層及選擇性對 準被覆穿孔》同樣地,第二介電層可包括一或多個第二盲 孔,其係設置鄰接於凸塊(或基座)及/或對準被覆穿孔。一 或多條第一導線係設置於第一介電層上(亦即,自第一介電 層朝第一垂直方向延伸,並於第一介電層上側向延伸),並 朝第二垂直方向延伸進入第一盲孔,以提供半導體元件接 觸墊之訊號路由,並選擇性電性連接凸緣層及/或被覆穿 孔。同樣地,一或多條第二導線係設置於第二介電層上(亦 即自第一介電層朝第二垂直方向延伸,並於第二介電層 201230262 上側向延伸)’並朝第一垂直方向延伸進入第二盲孔至凸塊 (或基座)以電性連接凸塊(或基座),及/或延伸至内部接墊以 電性連接被覆穿孔。此外,第一盲孔與第二盲孔可具有相 同尺寸,第一介電層與第一導線可具有面朝第一垂直方向 之平坦延長表面,而第二介電層與第二導線則可具有面朝 第二垂直方向之平坦延長表面。 若需其他訊號路由,第一增層電路及第二增層電路可 包括額外的介電層、盲孔及導線層。例如,第一增層電路 可更包括第三介電層、第三盲孔及第三導線,而第二增層 電路可更包括第四介電層、第四盲孔及第四導線。具有一 或多個第三盲孔之第三介電層係設置於第一介電層及第一 導線上(亦即,自第一介電層及第一導線朝第一垂直方向延 伸),且可延伸至組體之外圍邊緣。具有一或多個第四盲孔 之第四介電層係設置於第二介電層及第二導線上(亦即,自 第二介電層及第二導線朝第二垂直方向延伸),且可延伸至 組體之外圍邊緣》第三及第四盲孔係分別設置鄰接第一及 第二導線。一或多條第三導線係設置於第三介電層上(亦 即,自第二介電層朝第一垂直方向延伸,並於第三介 上側向延伸),並朝第二垂直方向延伸進入第三盲孔以電 輯接第-導線。同樣地…或多條第四導線係設置於第 四介電層上(亦即’自第四介電層朝第二垂直方向延伸並 於第四介電層上側向延伸),並朝第一垂直方向延伸進入第 四盲孔’以電性連接第二導線。 第一及第二增層電路可分別包括第一及第二連接墊, 201230262 以提供下一層組體或另一電子元件(如半導體晶片、塑膠封 裝體或另一半導體組體)之電性接點。第一連接墊可於第一 垂直方向上延伸至第一導線或延伸於第一導線外,且該第 一連接塾包括面朝第一垂直方向之外露接觸表面。第二連 接整可於第二垂直方向上延伸至第二導線或延伸於第二導 線外’且該第二連接墊包括面朝第二垂直方向之外露接觸 表面。例如’第一連接墊可鄰接第三導線並與第三導線一 體成形,而第二連接墊可鄰接第四導線並與第四導線一體 成形。此外,第一導線可提供第一連接墊與被覆穿孔間之 電性互連,而第二導線則可提供第二連接塾與被覆穿孔間 之電性互連。據此,半導體組體可包括相互電性連接之電 性接點’其係位於面朝相反垂直方向之相反表面上,俾使 該半導體組體為可堆疊式之組體。 該被覆穿孔可提供第一增層電路與第二增層電路間之 垂直方向訊號路由。例如,被覆穿孔之第一端可延伸至第 一增層電路之外導電層或内導電層並與之電性連接,而第 二端則可延伸至第二增層電路之外導電層或内導電層並與 之電性連接。或者,被覆穿孔之第一端可延伸並電性連接 至與凸緣層保持距離、共平面且具有相同厚度之内部接 墊,並藉由第一盲孔之第一導線電性連接至第一增層電 路同樣地,被覆穿孔之第二端可延伸並電性連接至與基 座保持距離、共平面且於最靠近彼此處具有相同厚度之内 部接墊,並藉由第二盲礼中之第二導線電性連接至第二增 層電路。無論採用何種方式,該被覆穿孔係垂直延伸穿過 201230262 黏著層,並與散熱座保持距離,且位於第一增層電路與第 二增層電路間之電性傳導路徑上。 根據本發明另一態樣’該半導體組體可更包括一具有 一通孔之基板。該凸塊延伸入黏著層之開口並穿過基板之 通孔,且與基板保持距離。該黏著層接觸凸塊、凸緣層及 基板’並位於凸塊與基板之間以及凸緣層與基板之間,該 黏著層亦自凸塊側向延伸至組體之外圍邊緣。無論何種態 樣’該黏著層可位於凸緣層與基板之間’並延伸進入凸塊 與基板間之缺口 ’其中基板可與凸塊於面朝第二垂直方向 之一表面上呈共平面’據此,該黏著層於鄰接凸緣層處可 具有第一厚度(朝第一/第二垂直方向),而鄰接凸塊處則具 有第二厚度(朝垂直於第一及第二垂直方向之側面方向),且 第二厚度不同於第一厚度。該基板可延伸至組體之外圍邊 緣,且°『由有機材料(如環氧、玻璃環氧、聚酿亞胺)製成。 該基板亦可由導熱性材料(如氧化鋁(ALOj、氮化鋁 (A1N)、氮化矽(SiN)、矽(Si)等)製成。或者,該基板可為單 層結構或多層結構,如層壓電路板或多層陶瓷板。此外, 該基板可與一導電層壓合,且該通孔可延伸穿過該基板及 導電層。 半導體元件可設置於位於開口及通孔周緣内之凸塊 上,且透過位於該凹穴内之固晶材料熱連結至凸塊。例如, 該丰導體元件可位於該凹穴處,而第一增層電路則可延伸 於該凹穴之内外。此外,第一介電層可延伸進入半導體元 件與凸塊間之間隙。或者’該固晶材料可填滿半導體元件 ⑧ 12 201230262 =塊間之_,而第-介電層未延伸進人該間隙。此外, 田半導體7L件設於凹穴内且低於凹穴入口時,該第一導線 可延伸穿過第—盲孔而進人凹穴。半導體元件可為封裝或 未封裝之半導體晶片。舉例說明,半導體元件可為包含半 導體晶片之栅格陣列(丨and gHd a"ay,LGA)封裝或晶圓級封 裝(WLP)。或者’半導體^件可為半導體晶片。 …該凸塊可與Λ緣層一體成形。例如,凸塊與凸緣層可 為單金屬體’成於界面處包含單一金屬體,其中該單— 金屬體可為銅。此外,該凸塊與該黏著層可於第二介電層 處呈共平面,或者若具有基座則於基座處呈共平面。該凸 塊可包含-鄰接第二介電層(基座)之第一彎折角與一鄰接 凸緣層之第二f折角。該凸塊亦可具有沖壓而成之特有不 規則厚度。此外,該凸塊於凸緣層處之直徑或尺寸可大於 相對於凸緣層之表面處之直徑或尺寸。例如,該凸塊可呈 平頂錐柱形或金字塔形,其直徑或尺寸朝著第—垂直方向 延伸遞增。據此’由於黏著層朝第二垂直方向延伸進入凸 塊與基板間或凸塊與導電層間之缺口,故鄰接凸塊處之黏 著層厚度呈遞增趨勢。該凸塊亦可為直徑固^之圓柱形。 據此,黏著層於凸塊與基板間或凸塊與導電層(麼合於基板) 間之缺π處具有固定厚度。該凸塊亦可為該半導體元件提 供一凹形晶粒座。 凸塊凹穴入口處之直徑或尺寸可大於該凹穴底板處之 直徑或尺寸。例如,該凹六可呈平頂錐柱形或金字塔形, 其直控或尺寸自其底板沿著第—垂直方向朝其人口處遞 13 201230262 增。或者’該凹穴亦可為一直徑固定之圓柱形。該凹穴之 入口及底板亦可具有圓形、正方形或矩形之周緣。該凹穴 亦可具有與凸塊相符之形狀,並延伸進入該開口及該通 孔’同時沿該等垂直及側面方向延伸跨越該凸塊之大部分。 該凸緣層可位於第一增層電路與黏著層間。該凸緣層 亦可具有圓形、正方形或矩形之周緣。此外,該凸緣層可 與組體之外圍邊緣保持距離或延伸至組體之外圍邊緣。 該黏著層可接觸第一介電層及第二介電層並位於兩者 之間,並接觸被覆穿孔且與第一導線及第二導線保持距離。 如上所述,被覆穿孔可提供垂直方向上之訊號路由, 並自第二增層電路之内導電層或外導電層或電性連接至第 二增層電路之内部接墊,朝第一垂直方向延伸至第一增層 電路之内導電層或外導電層或電性連接至第一增層電路之 内部接墊。無論採用何種方式,當具有基板時,該被覆穿 孔係垂直延伸穿過黏著層及基板,並與散熱座保持距離, 且位於第一增層電路與第二增層電路間之電性傳導路徑 上3 該組體可為第一級或第二級單晶或多晶裝置。例如, 該”且趙可為包含單一晶片或多牧晶片之第一級封裝體。或 者’该組體可為包含單_封裝體或多個封裝體之第二級模 組,其中每一封裝體可包含單一晶片或多牧晶片。 ♦本發明具有多項優點。凸塊與凸緣層可一體成形,以 十半導體元件提供優異之散熱效果、電磁屏蔽作用並阻隔 水氣’進而達到較佳熱效能、電效能及環境可靠度。機械 ⑧ !4 201230262 形成之凸塊凹穴可提供定義明確之空間,以放置半導體元 件。因此’可避免層壓過程中之嵌埋晶片偏移及破裂問題, 進而提高製備良率並降.低成本。該黏著層可位於凸塊與導 電層之間、凸塊與基板之間以及凸緣層與基板之間,俾於 散熱座與基板之間提供堅固之機械性連結。該第一增層電 路可藉由被覆金屬,以提供電性連接至半導體元件,其無 需使用打線或焊接’故可提高可靠度。第一及第二增層電 路可提供具有簡單電路圖案之訊號路由或具有複雜電路圖 案之靈活多層訊號路由。該被覆穿孔可提供兩增層電路間 之垂直訊號路由’其中兩增層電路個別具有位於組體兩側 之連接墊,俾使該組體具有堆疊功能。 本發明之上述及其他特徵與優點將於下文中藉由各種 較佳實施例進一步加以說明。 【實施方式】 參考隨附圖式,本發明可藉由下述較佳實施例之詳細 敘述更加清楚明瞭。 、 《實施例1》 圖1A及1B為本發明一實施例之凸塊與凸緣層製作方 法剖視圖,而圖1C及1D分別為圖18之俯視圖及仰視圖。 圖1A為金屬板10之剖視圖,金屬板1〇包含相對之主要 表面12及14。圖示之金屬板丨〇係一厚度為丨〇〇微米之銅板。 銅具有導熱性高 '可撓性佳及低成本等優點。金属板川可 由多種金屬製成,如銅、鋁、鐵鎳合金42、鐵、鎳、銀、 15 201230262 金、其混合物及其合金。 圖IB、1C及1D分別為金屬板10形成凸塊16、凸緣層18 及凹八2 0後之剖視圏、俯視圖及仰視圓。凸塊丨6及凹穴2 〇 係由金屬板10以機械方式沖壓而成。因此,凸塊丨6為金屬 板10受沖壓之部分,而凸緣層18則為金屬板1〇未受沖壓之 部分。 凸塊16鄰接凸緣層18’並與凸緣層18 —體成形,且自 ώ緣層18朝向下方向延伸。凸塊16包含彎折角22及24、漸 縮側壁26與底板28。彎折角22及24係因沖壓作業而弯折。 彎折角22鄰接凸緣層18與漸縮侧壁26,而彎折角24則鄰接 漸縮側壁26與底板28。漸縮側壁26係朝向上方向往外延 伸,而底板28則沿著垂直於向上及向下方向之側面方向(如 左、右)延伸。因此,凸塊16呈平頂金字塔形(類似一平截頭 姐)其直么自凸緣層18處朝底板28向下遞減,亦即自底板 28處朝凸緣層18向上遞增。凸塊16之高度(相對於凸緣層18) 為300微米,於凸緣層18處之尺寸為1〇5毫米χ85毫米於 底板28處之尺寸則為ib.25毫米χ8 25毫米。此外’凸塊16 因沖壓作業而具有不規則之厚度。例如,因沖壓而拉長之 漸縮側壁26較底板28為薄。為便於圖示,凸塊16在圖中具 有均一厚度。 ’ 呈平坦狀之凸緣層18係沿側面方向自凸塊16側伸而 出’其厚度為100微米。 凹穴20係面朝向上方向,且延伸進入凸塊16,並由凸 塊16從下方覆蓋。凹穴2〇於凸緣層18處設有一入口《此外, ⑧ 16 201230262 凹穴20之形狀與凸塊丨6相符。因此,凹穴2〇亦呈平頂金字 塔形(類似一平截頭體),其直徑自其位於凸緣層18之入口處 朝底板28向下遞減’亦即自底板28處朝其位於凸緣層丨8之 入口向上遞增。再者,凹穴20沿垂直及側面方向延伸跨越 凸塊16之大部分,且凹穴2〇之深度為3〇〇微米。 圖2A及2B圖為本發明一實施例之黏著層製作方法刮 視圖,而圖2C及2D分別為圖2B之俯視圖及仰視圖。 圖2A為黏著層30之剖視圖,其中黏著層3〇為乙階 (B-stage)未固化環氧樹脂之膠片,其為未經固化及圖案化 之片體,厚150微米。
黏著層30可為多種有機或無機電性絕緣體製成之各種 介電膜或膠片。例如,黏著層3〇起初可為一膠片,其中樹 月曰型態之熱固性環氧樹脂摻入一加強材料後部分固化至中 期。所述環氧樹脂可為FR_4 ,但其他環氧樹脂(如多官能與 又馬來酿亞胺-二氮雜本(BT)樹脂等)亦適用。在特定應用 中,亦適用氰酸酯、聚醯亞胺及聚四氟乙烯(PTFE)。該加 強材料可為電子級玻璃(E_g丨ass),亦可為其他加強材料,如 高強度玻璃(S-glass)、低誘電率玻璃(D_glass)、石英、克維 拉纖維(kevlararamid)及紙等。該加強材料也可為織物、不 織布或無方向性微纖維。可將諸如矽(研粉熔融石英)等填充 物加入膠片中,以提升導熱性、熱衝擊阻抗力與熱膨脹匹 配性。可利用市售預浸材,如美國威斯康辛州奧克萊w L
Gore & Associates之 SPEEDBOARD C膠片即為—例。 圖2B、2C及2D分別為具有開口 32之黏著層3〇剖視圖、 201230262 俯視圖及仰視圖》開口32為貫穿黏著層3〇且尺寸為1〇兄毫 米X8.55毫米之窗口。開口32係以機械方式擊穿該膠片而形 成,但亦可以其他技術製作,如雷射切割。 圖3 A及3B為本發明一實施例之層壓結搆製作方法剖 視圖,而圖3C及3D則分別為圖3B之俯視圖及仰視圖。 圖3A係一層塵結構之剖視圖,其包含基板μ及導電層 36。舉例說明,基板34可為厚度15〇微米之玻璃環氧材料, 而與基板34接觸且延伸於基板34上方之導電層妬可為未經 圖案化且厚度30微米之銅板。 圖3B、3C及3D分別為具有通孔4〇之層壓結構(包括基 板34及導電層36)剖視圖、俯視圖及仰視圖。通孔4〇為一窗 口,其貫穿導電層36及基板34且尺寸為1〇.55毫米X8.55毫 米。通孔40係以機械方式擊穿導電層36與基板34而形成, 但亦可以其他技術製作,如雷射切割並進行或未進行濕式 姓刻。開口32與通孔40具有相同尺寸。此外,開口32與通 孔40可以相同之衝頭在同一衝床上透過相同方式形成。 基板34在此繪示為一單層介電結構,但基板34亦可為 其他電性互連體’如多層印刷電路板或多層陶瓷板。同樣 地’基板34可另包含額外的内嵌電路層。 圖4A至4F為本發明一實施例之導熱板製作方法刮視 圖’如圖4F所示’該導熱板包含凸塊16、凸緣層18、黏著 層30、基板34及導電層36。 圖4A及4B中之結構係呈凹穴向下之倒置狀態,以便利 用重力將黏著層30、基板34及導電層36設置於凸緣層18 201230262 上’而圖4C至4F中之結構依舊維持凹穴向下。之後,圖5A 至5IC中之結構則再次翻轉至如圖ία至id所示之凹穴向上 狀態。簡言之,凹穴20在圖4A至4F中朝下,而在圖5A至5K 中則朝上。儘管如此,該結構體之相對方位並未改變。無 論該結構體是否倒置、旋轉或傾斜,凹穴2〇始終面朝第一 垂直方向,並在第二垂直方向上由凸塊16覆蓋。同樣地, 無論該結構體是否倒置、旋轉或傾斜,凸塊丨6皆是朝第一 垂直方向延伸至基板34外’並自凸緣層18朝第二垂直方向 延伸。因此,第一與第二垂直方向係相對於該結構體而定 向’彼此始終相反’且恆垂直於前述之側面方向。 圖4A為黏著層30設置於凸緣層18上之結構剖視圖。黏 著層30係下降至凸緣層18上,使凸塊π向上插入並貫穿開 口 32,最終則使黏著層3〇接觸並定位於凸緣層丨8。較佳為, 凸塊16插入且貫穿開口 32後係對準開口 32且位於開口 32内 之中央位置而不接觸黏著層30。 圖4B為基板34及導電層36設置於黏著層上之結構剖視 圖。將壓合有導電層36之基板34下降至黏著層3〇上,使凸 塊16向上插入通孔40,最終則使基板34接觸並定位於黏著 層30 0 凸塊16在插入(但並未貫穿)通孔4〇後係對準通孔4〇且 位於通孔40内之中央位置而不接觸基板34或導電層36。因 此’凸塊16與基板34之間具有一位於通孔4〇内之缺口 42。 缺口 42側向環繞凸塊1 6,同時被基板34側向包圍。此外, 開口 32與通孔40係相互對齊且具有相同尺寸e 201230262 此時’壓合有導電層36之基板34係安置於黏著層30上 並與之接觸’且延伸於黏著層30上方。凸塊16延伸通過開 口 32後進入通孔40。凸塊16較導電層36之頂面低30微米, 且透過通孔40朝向上方向外露。黏著層30接觸凸緣層18與 基板34且介於該兩者之間》黏著層3〇接觸基板34但與導電 層36保持距離。在此階段,黏著層3〇仍為乙階(B_stage)未 固化環氧樹脂之膠片,而缺口 42中則為空氣。 圖4C為黏著層30流入缺口 42中之結構剖視圖。黏著層 30經由施加熱及壓力而流入缺口 42中。在此圖中,迫使黏 著層30流入缺口 42之方法係對導電層36施以向下壓力及/ 或對凸緣層18施以向上壓力,亦即將凸緣層丨8與基板34相 對壓合’藉以對黏著層30施壓;在此同時亦對黏著層3〇加 熱。受熱之黏著層30可在壓力下任意成形。因此,位於凸 緣層18與基板34間之黏著層30受到擠壓後,改變其原始形 狀並向上流入缺口 42。凸緣層18與基板34持續朝彼此壓 。,直到黏著層30填滿缺口 42為止◊此外,黏著層3〇仍位 於凸緣層18與基板34之間,且持續填滿凸緣層丨8與基板34 間縮小之間隙。 舉例說明,可將凸緣層18及導電層36設置於一壓合機 之上、下壓台(圖未示)之間。&外,可將一上擋板及上緩衝 紙(圖未示)夹置於導電層36與上壓台之間,並將一下擋板及 下緩衝紙(圖未示)夾置於凸緣層丨8與下壓台之間。以此構成 之叠合體由上到下依次為上壓台、上擋板、上緩衝紙、基 板34、導電層36、黏著層3〇、凸緣層丨8、下緩衝紙 '下擋 ⑧ 20 201230262 板及下壓台。此外’可利用從下心向上延伸並穿過凸緣 層18對位孔(圖未示)之工具接腳(圖未示),將此疊合體定位 於下壓台上。 而後,將上、下壓台加熱並相向推進,藉此對黏著層 30加熱並施壓。擋板可將壓台之熱分散’使熱均勻施加於 凸緣層18與基板34乃至於黏著層3〇β緩衝紙則將壓台之壓 力分散,使壓力均勻施加於凸緣層18與基板34乃至於黏著 層30。起初,基板34接觸並向下壓合至黏著層3〇上。隨著 壓台持續動作與持續加熱,凸緣層18與基板34間之黏著層 30¾到擠壓並開始炫化,因而向上流入缺口 42,並於通過 基板34後抵達導電層36。例如,未固化環氡樹脂遇熱熔化 後’被壓力擠入缺口 42中,但加強材料及填充物仍留在凸 緣層18與基板34之間。黏著層3〇在通孔4〇内上升之速度大 於凸塊16,終至填滿缺口 42 ^黏著層30亦上升至稍高於通 孔40之位置’並在壓台停止動作前,溢流至凸塊丨6頂面及 導電層36頂面。若膠片厚度略大於實際所需厚度便可能發 生上述狀況。如此一來,黏著層3〇便在凸塊16頂面及導電 層36頂面形成一覆蓋薄層。壓台在觸及凸塊16後停止動 作,但仍持續對黏著層30加熱。 黏著層30於缺口 42内向上流動之方向如圖中向上粗箭 號所示,凸塊16與凸緣層18相對於基板34之向上移動如向 上細箭號所示,而基板34相對於凸塊16與凸緣層1 8之向下 移動則如向下細箭號所示》 圖4D為黏著層30已固化之結構剖視圖。 201230262 舉例說明,壓台停止移動後仍持續夾合凸塊16與凸緣 層1 8並供熱,藉此將已炫化而未固化之乙階(B_stage)環氧 樹脂轉換為丙階(C-stage)固化或硬化之環氧樹脂。因此, 環氡樹脂係以類似習知多層壓合之方式固化。環氧樹脂固 化後,壓台分離,以便將結構體從壓合機中取出。 固化之黏著層30可在凸塊16與基板34之間以及凸緣層 18與基板34之間提供牢固之機械性連結。黏著層30可承受 一般操作壓力而不致變形損毀,遇過大壓力時則僅暫時扭 曲。再者,黏著層30可吸收凸塊16與基板34之間以及凸緣 層18與基板34之間的熱膨脹不匹配》 在此階段,凸塊16與導電層36大致共平面,而黏著層 30與導電層36則延伸至面朝向上方向之頂面。例如,凸緣 層18與基板34間之黏著層30厚120微米,較其初始厚度ι5〇 微米減少30微米;亦即凸塊16在通孔40中升高30微米,而 基板34則相對於凸塊16下降30微米《凸塊16之高度300微米 基本上等同於導電層36(30微米)、基板34(150微米)與下方 黏著層30(120微米)之結合高度。此外,凸塊16仍位於開口 32與通孔40内之中央位置並與基板34保持距離,而黏著層 30則填滿凸緣層1 8與基板34間之空間並填滿缺口 42。黏著 層30在缺口 42内延伸跨越基板34。換言之,缺口 42中之黏 著層30係朝向上方向及向下方向延伸並跨越缺口 42外側壁 之基板34厚度。黏著層30亦包含缺口 42上方之薄頂部分, 其接觸凸塊16之頂面與導電層36之頂面,並在凸塊16上方 延伸10微米。 22 ⑧ 201230262 圖4E為研磨移除ώ塊16、黏著層30及導電層36頂部後 之結構剖視圖。例如,利用旋轉鑽石砂輪及蒸館水處理結 構體之頂部。起初’鑽石砂輪僅對黏著層3()進行研磨。持 續研磨時,黏著層3〇則因受磨表面下移而變薄。最後,鑽 石y輪將接觸凸塊丨6與導電層36(不一定同時接觸),因而開 始研磨凸塊16與導電層36 ^持續研磨後,凸塊16、黏著層 30及導電層36均因受磨表面下移而變薄。研磨持續至去除 所需厚度為止。之後,以蒸餾水沖洗結構體去除污物。 上述研磨步驟將黏著層3〇之頂部磨去2〇微米,將凸塊 16之頂部磨去1〇微米’並將導電層%之頂部磨去1〇微米。 厚度減少對凸塊16或黏著層30均無明顯影響,但導電層36 之厚度卻從30微米大幅縮減至2〇微米。於研磨後,凸塊16、 黏著層30及導電層36會於基板34上方面朝向上方向之平滑 拼接側頂面上呈共平面。 於此階段中’如圖4E所示,導熱板ιοί包括黏著層30、 基板34、導電層36及散熱座5〇。此時該散熱座50包括凸塊 16及凸緣層18 ^凸塊16於彎折角22處與凸緣層18鄰接,並 自凸緣層18朝向上方向延伸,且與凸緣層18一體成形。凸 塊16進入開口 32及通孔40,並位於開口 32與通孔40内之中 央位置。此外,凸塊16之頂部與黏著層30之鄰接部分呈共 平面。凸塊16與基板34保持距離,並呈尺寸沿向下延伸方 向遞增之平頂金字塔形。 凹穴20面朝向下方向,並延伸進入凸塊16、開口32及 通孔40 ’且始終位於凸塊丨6 '開口 32及通孔4〇内之中央位 23 201230262 置。此外’凸塊16於向上方向覆蓋凹穴2〇。凹穴2〇具有與 凸塊16相符之形狀,且沿垂直及側面方向延伸跨越凸塊16 之大部分,並維持平頂金字塔形,其尺寸自位於凸緣層18 處之入口向上遞減。 凸緣層18自凸塊16側向延伸,同時延伸於黏著層3 〇、 基板34、開口 32與通孔40下方,並與黏著層30接觸,但與 基板34保持距離。 黏著層30在缺口 42内與凸塊16及基板34接觸,並位於 凸塊16與基板34之間’同時填滿凸塊16與基板34間之空 間°此外’黏著層30在缺口 42外則與基板34及凸緣層18接 觸。黏著層30沿側面方向覆蓋且包圍凸塊16之漸縮側壁 26 ’並自凸塊16側向延伸至組體外圍邊緣並固化。據此, 黏著層30於鄰接凸緣層ι8處具有第一厚度丁丨,而於鄰接凸 塊16處具有第二厚度丁2,其中第一厚度T1與第二厚度丁2不 同。亦即’凸緣層18與基板34間垂直方向上之距離D1,不 同於凸塊16與基板34間側面方向上之距離D2 »此外,當黏 著層30延伸離開凸緣層18並進入凸塊μ與基板34間之缺口 42時’由於凸塊丨6朝凸緣層1 8延伸時之尺寸呈遞增狀態, 故黏著層30於鄰接凸塊16處之厚度亦呈現遞增趨勢。導熱 板101可藉由單一凸塊或多個凸塊來容納多個半導體元 件’而非僅可容納單一半導體元件。因此,可將多個半導 體兀件設置於單一凸塊上’或將半導體元件分別設置於不 同凸塊上。 若欲在導熱板1〇1上形成複數個凸塊以容納複數個半 ⑧ 24 201230262 導體元件,則可在金屬板10上沖壓出額外之凸塊16,並調 整黏著層30以包含更多開口 32,同時調整基板34及導電層 36以包含更多通孔40。 接著,如圖4F所示,於預定位置上形成分別穿透&緣 層18及導電層36之第一開孔181及第二開孔361,以利後續 製作被覆穿孔。 圖5 A至5K為本發明一實施例之堆疊式半導體組體製 作方法剖視圖,其中該半導體組體包括導熱板、半導體元 件、被覆穿孔、第一增層電路及第二增層電路。 如圖5K所示,堆疊式半導體組體1〇〇包括導熱板1(n、 半導體晶片UO、固晶材料113、第一増層電路2〇ι、第二增 層電路201’、被覆穿孔402,404及防焊層301。半導體晶片ho 包括頂面111、底面112及接觸墊114。頂面1U為包含接觸 墊114之作用表面,而底面112為熱接觸表面。導熱板1〇1包 括黏著層30、基板34、導電層36及散熱座50。散熱座50包 括凸塊16及凸緣層18。第一增層電路2〇1包括第一介電層 2Π、第一導線241、第三介電層261及包含第一連接墊34 i 之第三導線29卜而第二增層電路2〇1,包括第二介電層212、 第二導線242、第四介電層262及包含第二連接墊342之第四 導線292。 圖5A為圖4F反轉後之導熱板ιοί剖視圖。 圖5B為導熱板1〇1藉由固晶材料U3將半導體晶片u〇 °又置於凸塊16上之剖視圖。將頂面111 (即作用表面)含有接 觸墊114之半導體晶片no下降至凹穴2〇中,並留置於固晶 25 201230262 材料113上與之接觸。尤其,凸塊16會從下方覆蓋半導體晶 片丨丨〇,並提供用於容置半導體晶片no之凹形晶粒座。固 晶材料113會與凸塊16及半導體晶片〗10接觸,並夾置於凸 塊1 6與半導體晶片1丨〇之間。 固晶材料113原為具有高導熱性之含銀環氧樹脂膏,並 以網版印刷之方式選擇性印刷於凸塊16之凹穴2〇内,然後 利用一抓取頭及一自動化圖案辨識系統,以步進重複之方 式將半導體晶片110放置於該環氧樹脂銀膏上。隨後,加熱 該環氧樹脂銀膏,使其於相對低溫(如! 9〇°c )下硬化形成固 化之固晶材料113。半導體晶片11 〇之厚度為275微米,固晶 材料113之厚度為20微米,因此,半導體晶片110與下方固 晶材料113之結合高度為295微米,此高度較凹穴20之深度 (300微米)少5微米。半導體晶片11〇之長度為1〇毫米、寬度 為8毫米。 接著’於導熱板101兩側分別形成第一及第二增層電 路’其步驟如下所述β 圖5C為具有第一介電層211及第二介電層212之結構剖 視圖。第一介電層211及第二介電層212(如環氧樹脂、玻璃 -環氧、聚醯亞胺及其類似材料)分別設置於導熱板1〇1之兩 表面上。第一介電層211於上方覆蓋半導體晶片頂面m(即 作用表面)、接觸墊114、固晶材料113、凸塊16 '凸緣層18 及黏著層30上,而第二介電層212於下方覆蓋凸塊16、黏著 層30、基板34及導電層36。第一介電層211延伸進入凹穴2〇 並填滿凹穴20中之剩餘空間,以與凸塊16、半導體晶片U0 26 ⑧ 201230262 及固晶材料113接觸’並夾置於凸塊16與半導體晶片iio之 間。第一介電層211亦於凹穴20外與凸緣層18及黏著層30接 觸,並填滿第一開孔丨8丨,而第二介電層212則填滿第二開 孔361並接觸凸塊16、黏著層30'基板34及導電層36。可藉 由各種方法來製作第一介電層211及第二介電層212,其包 括膜壓合、輥輪塗佈、旋轉塗佈及喷塗沉積法β亦可對第 一介電層211及第二介電層2丨2進行電漿蝕刻,或使用附著 力促進劑塗佈第一介電層211及第二介電層212,以提高黏 著力。在此’第一介電層211及第二介電層212可具有約50 微米之厚度。 圖5D為具有穿孔401之結構剖視圖。穿孔4〇丨係對應凸 緣層18及導電層36其中一組之第一開孔181及第二開孔 361,且軸向對準並位於第一開孔ι81及第二開孔36丨之中心 處。穿孔401沿垂直方向延伸貫穿第一介電層211、凸緣層 18、黏著層30、基板34、導電層36及第二介電層212。穿孔 401係經由機械鑽孔形成,其亦可藉由其他技術形成,如雷 射鑽孔及電漿钱刻並進行或未進行濕姓刻。 圖5E為第一介電層211形成有第一盲孔221之結構剖視 圖。第一盲孔221係穿過第一介電層211,以顯露接觸墊U4 及凸緣層18之選定部位。又如圖5E所示,第二盲孔222係穿 過第二介電層212,以顯露凸塊丨6之選定部位。該些第一盲 孔221及第二盲孔222可藉由各種方法形成,其包括雷射鑽 孔 '電聚姓刻或微影製程。可使用脈衝雷射,以提高雷射 鑽孔效能。或者’亦可使用雷射掃描光束搭配金屬遮罩。 27 201230262 在此,第一及第二盲孔221,222具有約50微米之直徑,其具 有相同尺寸及形狀。 參見圖5F,將第一導線241形成於第一介電層21丨上, 其中第一導線241自第一介電層211向上延伸,並於第一介 電層2 1 1上側向延伸,且向下延伸進入第一盲孔221,以與 接觸墊114及凸緣層18形成電性接觸。又如圖汀所示,第二 導線242形成於第二介電層2丨2上,其中第二導線242自第二 介電層212向下延伸,並於第二介電層212上側向延伸,且 向上延伸進入第二盲孔222,以與凸塊1 6形成電性接觸。可 藉由各種方法形成單層或多層第一及第二導線241,242,其 包括電鍍、無電電鍍、蒸鍍、濺鍍及其組合。 因而 舉例說明,可先將結構體浸入一活化劑溶液中— 使第一介電層2Π及第二介電層212可與無電鍍銅產生觸销 反應接著以無電電鍵方式形成薄銅層,以作為晶種層, 然後再以電鍍方式將具有預定厚度之第二銅層锻於晶種為 上,以沉積形成分別為第一導電層及第二導電層之第一笔 線241及第二導線242。或者,於晶種層上沉積電㈣層前 可利㈣鑛方式’於第_及第二介電層2ιΐ 2ΐ2上及第一万 第二盲孔221,222内形成作為晶種層之薄膜(如鈦/銅)。一兰 厚度,再對第_導電層及第二導電層(即電鍵㈣ ^ ^結合體)進行圖案化,以分別形成1導線24 導I: :。可藉由各種技術進行第-導線241及第: 導線242之圖案化步驟,盆 輔助㈣及其組合。 則 '電化學㈣、雷辱 ⑧ 28 201230262 又如圖5F所示,穿孔401内亦形成連接層62,以形成被 覆穿孔402。連接層62為中空管狀,其於側面方向覆蓋穿孔 401内側壁’並垂直延伸以電性連接第一導線242及第二導 線242。或者,該連接層62亦可填滿穿孔401,據此,被覆 穿孔402為金屬柱,且穿孔4〇1中不具有填充絕緣填充材之 空間。 為便於圖示’第一導線241及第二導線242於剖視圖中 係繪示為一連續電路跡線。亦即,第一及第二導線24丨,242 可提供X與Y方向之水平訊號路由,並可透過第一及第二盲 孔221,222以提供垂直訊號路由(由上至下)。此外,第一導 線241可電性連接半導體晶片u〇、凸緣層18及被覆穿孔 402 ’而第二導線242可電性連接凸塊16及被覆穿孔402。 圖5G為形成第三介電層261之結構剖視圖,其令第三 介電層261係設置於第一導線24〖及第一介電層之丨丨上。又如 圖5G所示,第四介電層262則設置於第二導線242及第二介 電層212上。第二介電層261及第四介電層262朝垂直方向延 伸進入被覆穿孔402 ’並填滿穿孔401剩餘空間。如第一及 第二介電層211,212所述,第三及第四介電層26丨,262可為環 氧樹脂、玻璃-環氧、聚醯亞胺及其類似材料,並可藉由各 種方法形成,其包括膜壓合、旋轉塗佈、輥輪塗佈及喷塗 沉積法。第三及第四介電層261,262厚度為5〇微米。較佳為, 第一介電層211、第二介電層212、第三介電層26丨及第四介 電層262為相同材料,且以相同方式形成相同厚度。 圖5H為形成穿孔403之結構剖視圖。穿孔4〇3係對應凸 201230262 緣層18及導電層36另一組之第一開孔181及第二開孔361, 且軸向對準並位於第一開孔181及第二開孔361之中心處。 穿孔403沿垂直方向延伸貫穿第三介電層261、第一介電層 211、凸緣層18、黏著層30、基板34、導電層36'第二介電 層212及第四介電層262。穿孔403係經由機械鑽孔形成,其 亦可藉由其他技術形成’如雷射鑽孔及電漿蝕刻並進行或 未進行濕蝕刻。 圖51為第三介電層261及第四介電層262分別形成有第 一盲孔281及第四盲孔282之結構剖視圖。第三盲孔281及第 四盲孔282分別穿透第三介電層261及第四介電層262,以顯 露第一導線241及第二導線242之選定部位。如第一及第二 盲孔22丨,222所述,第三及第四盲孔281,282可藉由各種方法 形成,其包括雷射鑽孔、電漿蝕刻或微影製程。第三及第 四盲孔281,282具有50微米之直徑。較佳為,第一盲孔22ι、 第一盲孔222、第三盲孔281及第四盲孔282係以相同方法形 成且具有相同尺寸。 請參見圖5J,於第三介電層261上形成第三導線29ί 第三導線29】自第三介電層261向上延伸,並於第三介電/ 26i上側向延伸’且向下延伸進入第三盲孔以】,以盥第_ 導線⑷電性接觸。又如_所示,第四導線2⑽形_ 第四介電層262上’其中第四導線292自第四介電層262向, 延伸,並於第四介電層262上側向延伸,且向上延伸 四盲孔282,以與第二導線242電性接觸。 可糟由各種方法沉積形成分別為第三導電層及第四導 ⑧ 30 201230262 電層之第三導線291及第四導線292 ’其包括電解電鑛 '無 電電鑛、韻及其組合1著,再藉由各種方法進行圖案 化’其包括濕㈣、電化學敍刻、雷射輔祕刻及其組合。 較佳為,第-導線241、第二導線242、第三導線291及第四 導線292為相同材料,並以相同方式形成相同厚度。 又如圖5J所示,穿孔4〇3中沉積形成連接層65,以形成 被覆穿孔404。可使用製作第三及第四導線291,292所使用之 相同活化劑溶液、無電鍍銅晶種層及電鍍銅層’以沉積連 接層65。較佳為,連接層65、第三導線29丨及第四導線292 為相同材料,並以相同方式同時沉積形成相同厚度。 連接層65為中空管狀,其於側面方向覆蓋穿孔4〇3内側 壁,並垂直延伸以電性連接第三導線291及第四導線292。 或者,該連接層65亦可填滿穿孔403,據此,被覆穿孔4〇4 為金屬柱,且穿孔403中不具有填充絕緣填充材之空間。 於此階段中’如圖5J所示’堆疊式半導體組體ι〇〇包括 導熱板101、半導體晶片110、固晶材料113、第一增層電路 201、第二增層電路2〇1’及被覆穿孔4〇2,404。導熱板1〇1包 括黏著層30、基板34及散熱座50。其中,散熱座50包括凸 塊16及凸緣層18。第一增層電路201包括第一介電層2Π、 第一導線24卜第三介電層261及第三導線291,而第二增層 電路20Γ包括第二介電層212、第二導線242、第四介電層262 及第四導線292。此外’被覆穿孔402,404基本上係由導熱板 101與第一及第二增層電路2〇1,201'所共用。 &塊16於彎折角22處鄰接凸緣層18,並於彎折角24及 201230262 底板28處鄰接第二介電層212。凸塊】6自第二介電層212朝 向上方向延伸,自凸緣層丨8朝向下方向延伸,並與凸緣層 18—體成形。凸塊16延伸進入開口 32及通孔40後,仍位於 開口 32及通孔40内之中央位置。凸塊丨6之底部與黏著層3〇 其接觸第一介電層212之相鄰部分共平面。凸塊16亦接觸黏 著層30,並與基板34保持距離,同時維持平頂金字塔形’ 其尺寸自第二介電層212處朝凸緣層18向上遞增。黏著層3〇 在缺口 42内接觸且介於凸塊16與基板34之間,並填滿凸塊 16與基板34間之空間》黏著層3〇在缺口 42外則接觸基板34 與凸緣層18,同時亦接觸第二介電層21 2及連接層62,65。黏 著層30延伸於凸塊16與凸緣層18之間以及凸塊16與第二介 電層212之間,同時位於凸緣層18與第二介電層212之間以 及凸緣層18與基板34之間。黏著層30亦從凸塊16側向延伸 至組體之外圍邊緣。此時黏著層3〇已固化。黏著層3〇沿側 面方向覆蓋且包圍凸塊16之漸縮側壁26,且於向上方向覆 蓋第二介電層212位於凸塊16周緣外之部分,同時亦於向上 方向覆蓋基板34且於向下方向覆蓋凸緣層18 ^黏著層3〇鄰 接凸緣層18處具有第一厚度,而鄰接凸塊16處則具有第二 厚度’其中第一厚度與第二厚度不同。 被覆穿孔402與散熱座50、第三導線291及第四導線292 保持距離,並於第一導線與第二導線242間之電性傳導 路徑上,自第一導線241穿過第一介電層211、凸緣層18、 黏著層30、基板34、導電層36及第二介電層212而垂直延伸 至第二導線242。此外,被覆穿孔404與散熱座50、第一導 32 ⑧ 201230262 線241及第二導線242保持距離,並於第三導線291與第四導 線292間之電性傳導路徑上,自第三導線291穿過第三介電 層261、第一介電層211、凸緣層18、黏著層30、基板34、 導電層36、第二介電層212及第四介電層262而垂直延伸至 第四導線292。因此,被覆穿孔402自第一增層電路201之内 導電層延伸至第二增層電路20Γ之内導電層,並與第一及第 二增層電路201,201,之外導電層保持距離,而被覆穿孔4〇4 則自第一增層電路201之外導電層延伸至第二增層電路2〇1, 之外導電層,並與第一及第二增層電路201,2〇1,之内導電層 保持距離。 若需要的話,第一及第二增層電路2〇1,2〇1,可再包括額 外的連線層(即具有第五盲孔之第五介電層及第五導線等)。 散熱座50可為半導體元件no提供散熱、電磁屏蔽及阻 隔水氣之作用。 圖5K為防悍層301設置於第三介電層26ι、第三導線 291、第四介電層262及第四導線292上之結構剖視圖。防焊 層3〇1沿垂直方向延伸進入被覆'穿孔4〇4,並填滿穿孔4〇3剩 ,空間。防焊層3〇1包括顯露第三導線291及第四導線292選 疋部位之防焊層開孔311,以定義出第一及第二連接墊 ’342第一及第二連接塾341,342可用於形成導電接點 (如谭料凸塊、錫球、接腳及其類似物),以與外部元件或印 刷電路板電性導通並機械連接。防焊層開孔3n可藉由各種 方法形成,其包括微影製程、雷射鑽孔及電漿蝕刻。
圖6為三維堆疊結構剖視圖,其係藉由第—連接墊“I 201230262 上之焊料凸塊801 ’將另一半導體元件w接置於堆疊式半導 體组體100之第一增層電路201處。此外,該堆疊式組體丨〇〇 可藉由第二連接墊342上之焊料凸塊8〇2,將其第二增層電 路20 Γ接置於印刷電路板或另一半導體元件(圖未示焊料 凸塊801,802可藉由各種方法製作,其包括:藉由網印方式 塗上錫膏後再進行回火製程或藉由電鍍。 圖7為另一三維堆疊結構刮視圖,其係藉由第二連接墊 342上之焊料凸塊802,將另一半導體元件%接置於堆疊式 半導體組體100之第二增層電路2〇丨,處。此外,該堆疊式組 體100可藉由第一連接墊341上之焊料凸塊8〇1,將其第一增 層電路201接置於印刷電路板或另一半導體元件(圖未示 增層電路201,201,可包括額外的連線層,以使第一及第 二連接墊341,342位於適當位置。 《實施例2》 圖8 A至8H為本發明另一態樣之堆叠式半導體組體製 作剖視圖,其中該半導趙組體具有連接至導熱板内部接墊 之被覆穿孔。 圖8A為圖1A至4E所示步驟製得之導熱板1〇1剖視圖。 圖8B為具有穿孔401之結構剖視圖。穿孔4〇1沿垂直方 向延伸穿過凸緣層18、黏著層30、基板34及導電層36。穿 孔401係以機械鑽孔方式形成,其亦可藉由其他技術形成, 如雷射鑽孔及電漿蝕刻。 圖8C為穿孔401外形成第一被覆層6〇且穿孔401内形成 連接層62及絕緣填充材63之結構剖視圖。第一被覆層6〇於 ⑧ 201230262 向上方向上覆蓋凸塊16及凸緣層18,並自凸塊16及凸緣層 18向上延伸。第一被覆層60亦於向下方向上覆蓋凸塊〗6、 黏著層30及導電層36,並自巴塊16、黏著層3〇及導電層% 向下延伸。 又如圖8C所示,於穿孔401中沉積連接層62,以形成被 覆穿孔402。連接層62為中空管狀,其於側面方向覆蓋穿孔 401側壁並垂直延伸,以將凸緣層18及其上第一被覆層⑽電 性連接至導電層36及其上第一被覆層6〇,而絕緣填充材63 填滿穿孔401剩餘空間β或者,該連接層62亦可填滿穿孔 4(Η ’據此,被覆穿孔402為金屬柱,且穿孔4〇1中不具有填 充絕緣填充材之空間。 為便於圖示,凸塊16、凸緣層18、第一被覆層6〇、導 電層36及連接層62均以單層顯示。由於銅為同質被覆,金 屬層間之界線(均以虛線繪示)可能不易察覺甚至無法察 覺。然而,黏著層30與第一被覆層6〇間、黏著層3〇與連接 層62間、基板34與連接層62間之界線則清楚可見。 圖8D為第二被覆層61沉積於第一被覆層的及絕緣填 充材63上之結構剖視圖。第二被覆層61為未經圖案化之銅 層,其自第一被覆層60及絕緣填充材63向上及向下延伸並 覆蓋此兩者。 為便於圖示,凸塊16、凸緣層18、第一被覆層60、第 一被覆層61、導電層36及連接層62均以單層顯示。由於銅 為同質被覆’金屬>§間之界線(均以虛線繪示)可能不易察覺 甚至無法察覺。為便於圖示,增厚凸塊16,及增厚凸緣層 201230262 仍視為凸塊16及凸緣層1 8。然而,第二被覆層6丨與絕緣填 充材63間、連接層62與黏著層30間、連接層62與基板34間、 連接層62與絕緣填充材63間之界線則清楚可見。 圖8E為第一内部接墊182形成於被覆穿孔4〇2上之結構 剖視圖,其中第一内部接墊182係藉由微影製程及濕蝕刻, 對上表面之凸緣層18、第一被覆層6〇及第二被覆層61進行 選擇性圖案化而形成。第一内部接墊丨82與被覆穿孔4〇2鄰 接並與之電性連接,同時自被覆穿孔4〇2於向上方向上側向 延伸且覆蓋被覆穿孔402,並與凸塊16及凸緣層18保持距 離。又如圖8E所示,藉由微影製程及濕蝕刻,對下表面之 第二被覆層61、第一被覆層60及導電層36進行選擇性圖案 化’以形成基座64及第二内部接墊丨83。基座64鄰接凸塊 16 ’並接觸黏著層30及基板34。第二内部接塾183則與基座 64及凸塊16保持距離,同時與被覆穿孔4〇2鄰接並電性連 接。 於此階段’如圖8E所示,導熱板ιοί包括黏著層3〇、基 板34、散熱座50、第一内部接墊182、第二内部接墊183及 被覆穿孔402。散熱座50包括凸塊16、凸緣層18及基座64。 凸塊16於脊折角22處鄰接凸緣層18,並於弯折角24及 底板28處鄰接基座64。凸塊16自基座64朝向上方向延伸, 自&緣層18朝向下方向延伸,並與凸緣層丨8 一體成形。凸 塊16延伸進入開口 32及通孔40後,仍位於開口 32及通孔4〇 内之中央位置。凸塊16之底部與黏著層30其接觸基座64之 相鄰部分共平面。凸塊16亦接觸黏著層30,並與基板34保 ⑧ 36 201230262 其尺寸自基座64處朝凸 持距離,同時維持平頂金字塔形, 緣層18向上遞增。 基座64與凸塊16鄰接’並側向延伸超過開口 與通孔 40 +且從下方覆蓋凸塊16、開σ32與通孔扣。基座64接觸 黏著層30與基板34,並向下延伸超過黏著層3〇及基板3心 基座64鄰接凸塊16處具有第一厚度(即第一被覆層與第 二被覆層61之結合厚度)’鄰接基板34處則具有大於第一厚 度之第-厚度(即導電層36、第-被覆層60與第二被覆層61 之結合厚度)’基座64尚具有面朝向下方向之平坦表面。 第一内部接墊182自黏著層30向上延伸,並與凸緣層18 保持距離,同時與被覆穿孔4〇2鄰接且一體成形。第一内部 接墊182與凸緣層μ具有相同厚度,且於面朝上之表面上互 呈共平面。 第二内部接墊183自基板34向下延伸,並與基座64保持 距離,同時與被覆穿孔4〇2鄰接並一體成形。第二内部接墊 183具有結合導電層36、第一被覆層6〇及第二被覆層6丨之厚 度。據此,基座64與第二内部接墊丨83於最靠近彼此處具有 相同厚度,而於基座64鄰接凸塊16處則具有不同厚度。此 外’基座64與第二内部接墊183於面朝下之表面上呈共平 面。 黏著層30在缺口 42内接觸且介於凸塊16與基板34之 間’並填滿凸塊16與基板34間之空間。黏著層30在缺口42 外則接觸基板34與凸緣層1 8,同時亦接觸基座64及連接層 62 °黏著層30延伸於凸塊16與凸緣層18之間以及凸塊〗6與 37 201230262 基座64之間,同時位於凸緣層丨8與基座^之間以及凸緣層 1 8與基板34之間。黏著層3〇亦從凸塊16側向延伸至組體之 ^圍邊緣4時黏著層3G已固化黏著層3G沿側面方向覆 蓋且包圍凸塊16之漸縮惻壁26,且覆蓋基座64位於凸塊16 周緣外之部分,同時亦覆蓋基板34且於向下方向覆蓋凸緣 層18。黏著層30鄰接凸緣層18處具有第一厚度而鄰接凸 塊16處則具有第一厚度,其中第一厚度與第二厚度不同。 圖8F為導熱板1〇1藉由固晶材料丨I〗將半導體晶片π〇 設置於凸塊16上之剖視圖》 圖8G為具有第一介電層211及第二介電層212之結構 剖視圖,其中第一介電層2η及第二介電層212分別設置於 導熱板101兩側。第一介電層211向上延伸超過半導體晶片 頂面m(即作用表面)、接觸墊114、固晶材料113、凸塊16、 凸緣層18、第一内部接墊182及被覆穿孔4〇2。第一介電層 211延伸進入凹穴20,遂而與凸塊16、半導體晶片11〇及固 晶材料113接觸’並夾置於凸塊16與半導體晶片π 0之間》 第一介電層211亦於凹穴20外與凸緣層18、黏著層30及第一 内部接墊182接觸。第二介電層212則接觸基座64及第二内 部接墊183 ’並向下延伸超過基座64及第二内部接墊1 83 » 第二介電層212延伸進入基座64與第二内部接墊183間之間 隙’遂而與基板34接觸。又如圖8G所示,形成分別穿過第 一介電層211及第二介電層212之第一盲孔221及第二盲孔 222,其中第一盲孔221係顯露接觸墊114及第一内部接墊 1 82,而第二盲孔222則顯露基座64及第二内部接塾1 83。 ⑧ 38 201230262 參見圖8H’將第一導線241形成於第一介電層211上, 其中第一導線241自第一介電層211向上延伸,並於第一介 電層2 1 1上側向延伸,且向下延伸穿過第一盲孔22 1,以與 接觸墊114及第一内部接墊182形成電性接觸。又如圖8H所 示,第二介電層212上形成有第二導線242,其中第二導線 242自第二介電層212向下延伸’並於第二介電層212上側向 延伸’且向上延伸穿過第二盲孔222,以與基座64及第二内 部接墊183形成電性接觸。 據此,如圖8H所示,第一增層電路202包括第一介電 層211及第一導線241,而第二增層電路2〇2’包括第二介電層 212及第一導線242。導熱板1〇1包括黏著層3〇、基板34、散 熱座50、第一内部接墊182、第二内部接墊183及被覆穿孔 402。散熱座50包括凸塊16、凸緣層18及基座64。被覆穿孔 402與散熱座50及組體兩表面保持距離,並於第一導線241 與第二導線242間之電性傳導路徑上,自第一内部接墊182 穿過黏著層30及基板34而延伸至第二内部接塾ία。 《實施例3-4》 圖9至10為導熱板中不包含基板之堆疊式半導體組體 剖視圖。 該些實施例係使用厚導電層36,且未使用基板。例如, 導電層36之厚度為130微米(而非3〇微米),如此一來便可防 止導電層36於使用時弯曲或晃動。若製成基座64,如圖1〇 所示,基座64及第二内部接墊183也因此增厚。導熱板ι〇2 則未使用基板。據此,基座64於鄰接凸塊丨6處具有第—厚 39 201230262 度’而鄰接黏著層30處則具有大於第一厚度之第二厚度β 此外’基座64與第二内部接墊183於最靠近彼此處具有相同 厚度,而於基座64鄰接凸塊丨6處則具有不同厚度,同時基 座64與第二内部接墊183於面朝下之表面上為共平面。 另外,如上所述’黏著層30於鄰接凸緣層18處具有第 一厚度,而於鄰接凸塊16處具有不同於第一厚度之第二厚 度。亦即’凸緣層18與導電層36(視為基座64之一部份)間垂 直方向上之距離,不同於凸塊16與導電層36間側面方向上 之距離》再者,如上所述,當黏著層3〇向下延伸至凸塊16 與導電層36間之缺口時,由於凸塊16向上延伸時之尺寸呈 遞增狀態,故黏著層30於鄰接凸塊16處之厚度亦呈現遞增 趨勢。 曰 導熱板102之製作方式與導熱板1 〇 1類似,但必須對導 電層36進行適當調整。例如’先將黏著層3〇設置於凸緣層 18上’再將導電層36單獨設置於黏著層30上,接著對黏著 層30加熱及加壓,使黏著層30流動並固化,最後再以研磨 方式使凸塊16、黏著層30及導電層36之側向表面成為平 面。據此’黏著層30接觸凸塊16、凸緣層18及導電層36, 並側向覆蓋、包圍且同形被覆凸塊丨6之漸縮側壁26。被覆 穿孔402自第一導線241穿過第一介電層211、凸緣層18、黏 著層30、導電層36及第二介電層212而延伸至第二導線 242(如圖9所示);或者,被覆穿孔4〇4自第三導線291穿過第 三介電層261、第一介電層211 '凸緣層18、黏著層30、導 電層36、第二介電層2丨2及第四介電層262而延伸至第四導 40 ⑧ 201230262 線292(亦如圖9所示);亦或,被覆穿孔402自第一内部接墊 182僅穿過黏著層30而延伸至第二内部接墊丨83(如圖1〇所 示)0 上述之半導體組體與導熱板僅為說明範例,本發明尚 可透過其他多種實施例實現。此外,上述實施例可基於設 計及可靠度之考量,彼此混合搭配使用或與其他實施例混 合搭配使用。例如,基板可包括陶瓷材料或環氧類層壓體, 且可嵌埋有單層導線或多層導線。導熱板可包含多個凸 塊,且該些凸塊係排成一陣列以供多個半導體元件使用。 此外,增層電路為配合額外之半導體元件,可包含更多導 線。 本案之半導體元件可獨自使用一散熱座,或與其他半 導體元件共用_散熱座。例如’可將單—半導體元件設置 於散熱座上,或將多個半導體元件設置於一散熱座上。 舉例而言’可將四枚排列成2χ2陣列之小型晶片黏附於凸 塊’而增層電路可包括額外的導線,以連接更多的接觸整。 相較每-晶片設置一微小凸塊,此作法更具經濟效益。 本案之半導體元件可為已封裝或未封裝晶片。此外, =半導體元件可為裸晶片、栅格陣列封裝(LGa)或方形爲平 封裝(_。可利用多種連結媒介將半導體元件機 電性連結及熱連結至導熱板,包括利用焊接及 使用導電及/或導熱黏著劑等方式達成。 本案之散熱座可將半導體元徠於A Α 鉍日守菔兀件所產生之熱能迅速、有 效且均勻放發至下一層組體。散埶 欺熱座亦可對半導體元件提 201230262 供有效的電磁屏蔽作用並阻隔水氣❶散熱座可包含一體成 形之凸塊與凸緣層〇此外,凸塊可依半導體元件量身訂做。 例如,凸塊之底板可為正方形或矩形,俾與半導體元件熱 接點之形狀相同或相似。在上述任一設計中,散熱座均可 採用多種不同之導熱金屬結構。 該凸塊與凸緣層可為一導熱金屬板,如厚度為1〇〇_3〇〇 微米之鋼板,其較一般電路(約18微米)厚許多。此外,凸緣 層可藉由金屬化導熱盲孔(做為熱導管)而熱連結至增層電 路之外導電層》例如’凸緣層可藉由第一及第三盲孔中之 第一及第三導線,或藉由延伸穿過第一及第三介電層之被 覆穿孔而熱連結至第一增層電路之外導電層。凸緣層亦可 藉由延伸穿過黏著層、基板、導電層及第二與第四介電層 之被覆穿孔而熱連結至第二增層電路之外導電層。據此’ 該凸緣層可提高散熱座之熱效能。 林文強(Charles)等人於2〇11年5月20日提申之第 13/111,966號美國專利申請案號:「具有凸柱/基座散熱座 及導熱孔之半導體晶片組體」另揭露一種包含凸柱、基座、 底層及導熱孔之散熱座,其中導熱孔自基座穿過支標板而 延伸至底層《此美國專利申請案之内容亦併入本文以作參 酌0 散熱座可與半導體元件電性連接或電性隔離。例如, 第一導線延伸進入接觸墊及凸緣層上方之第一盲孔俾可 電性連接半導體元件至凸緣層。爾後,散熱座可進一步電 性接地,藉以將半導體元件電性接地,並對半導體元件提 ⑧ 42 201230262 供電磁屏蔽作用。 本案之黏著層可在散熱座與基板之間提供堅固之機械 性連”。例如,黏著層可自凸塊側向延伸並越過導線,最 後到達組體之外圍邊緣。黏著層可填滿散熱座與基板間之 二門且為具有結合線均勻分佈之無孔洞結構。黏著層 亦可吸收散熱座與基板之間因熱膨脹所產生之不匹配現 象。黏著層之材料可與基板及介電層相同或不同。此外, 黏著層可為低成本之介電材,其無需具備高導熱性。再者, 本案之黏著層不易脫層。 另外,可調整黏著層之厚度,使黏著層實質填滿所述 缺口 並使幾乎所有黏著劑在固化及/或研磨後均位於結構 體内。例如,可藉由試誤法來決定理想之膠片厚度。 基板可為導熱板提供機械性支携^例如,基板可防止 導熱板於金屬研磨、晶片設置及增層電路製作之過程中彎 曲變形。基板可選用低成本材料,其無需具備高導熱性。 據此’基板可由習知有機材料(如環氧、玻璃_環氡' 聚醯亞 胺等)製成。此外’亦可使用導熱材料(如氧化鋁(八12〇3)、 氣化銘(A1N)、氮化矽(SiN)、矽(Si)等)做為基板材料。在此, 基板可為單層結構或多層結構,如層壓電路板或多層陶竞 板°據此’基板可包括額外的嵌埋式電路層。 可先將導電層設置於基板上,再於導電層及基板中形 成通孔’接著將導電層及基板設置於黏著層上,俾使導電 層於向上方向顯露,而基板則與導電層及黏著層接觸,並 介於兩者之間,以分隔導電層及黏著層。此外,凸塊延伸 43 201230262 進入通孔,並藉由通孔而朝向上方向顯露。在此例中,兮 導電層之厚度可為10至50微米,例如30微米,此厚度一方 面夠厚,足以提供可靠之訊號傳導,一方面則夠薄,有利 於降低重量及成本。此外,該基板恆為導熱板之一部分。 導電層可單獨設置於黏著層上。例如,可先在導電層 上形成通孔’然後將該導電層設置於黏著層上,使該導電 層接觸該黏著層並朝向上方向外露,在此同時,凸塊則延 伸進入該通孔,並透過該通孔朝向上方向外露。在此例中, 該導電層之厚度可為1〇〇至200微米,例如125微米,此厚度 一方面夠厚,故搬運時不致彎曲晃動,一方面則夠薄,故 不需過度蝕刻即可形成圖案。 亦可將導電層與一載體同時設置於黏著層上。例如, 可先利用一薄膜將導電層黏附於一諸如雙定向聚對笨二曱 酸乙二酯膠膜(Mylar)之載體,然後僅在導電層上形成通孔 (即,不在載體上形成通孔),接著將導電層及載體設置於黏 著層上,使載體覆蓋導電層且朝向上方向外露,並使薄膜 接觸且介於載體與導電層之間,至於導電層則接觸且介於 薄膜與黏著層之間,在此同時,凸塊則對準該通孔,並由 載鱧從上方覆蓋。待黏著層固化後,可利用紫外光分解該 薄膜,以便將載體從導電層上剝除,從而使導電層朝向上 方向外露,之後便可對導電層進行研磨及圖案化,以形成 基座及端子。在此例中,導電層之厚度可為丨〇至5〇微米, 例如30微米,此厚度一方面夠厚,足以提供可靠之訊號傳 導’-方面則夠薄,可降低重量及成本;至於載體之厚度 ⑧ 44 201230262 可為300至500微米’此厚度一方面夠厚,故搬運時不致彎 曲晃動,一方面又夠薄’有助於減少重量及成本。該載體 僅為一暫時固定物’並非永久屬於導熱板之一部分。 第一及/或第二增層電路可作為訊號層、功率層或接地 層’其端視其相應半導體元件焊墊之目的而定。導線亦可 包含各種導電金屬,例如銅、金、錄、銀、纪、錫、其混 合物及其合金《理想之組成既取決於外部連結媒介之性 質,亦取決於設計及可靠度方面之考量。此外,精於此技 藝之人士應可瞭解’在本案半導體組體中所用之銅可為純 銅’但通常係以銅為主之合金,如銅·錯(99 銅)、銅-銀· 碟-鎮(99.7%銅)及銅_錫_鐵_鱗(99 7%銅),藉以提高如抗張 強度與延展性等機械性能。 在一般情況下’最好設有所述之基板、被覆層、防焊 層及額外的增層結構’但於某些實施例中則可省略之。例 如,若需使用厚導電層’則可省去基板,以降低成本。同 樣地’若第一導線已足以提供半導體元件與被覆穿孔間所 需之訊號路由,則無須再形成第三導線。 本案導熱板之作業格式可為單一或多個導熱板,端視 製造設計而定。例如,可個別製作單一導熱板。或者,可 利用單一金屬板、單一黏著層、單一基板、單一導電層及 單一被覆層同時批次製造多個導熱板,而後再行分離。同 樣地,針對同一桃次中之各導熱板,亦可利用單一金屬板、 早一黏著層、單一基板、單一導電層及單一被覆層同時批 次製造多乡且分別供單一半導體元件使用之散熱座與導線。 45 201230262 例如,可在一金屬板上沖壓出多個凸塊;而後將具有 對應該等凸塊之開口的未固化黏著層設置於凸緣層上,使 每一凸塊均延伸貫穿其對應開口;然後將基板及導電層(其 具有對應該等凸塊之通孔)設置於黏著層上,使每一凸塊均 延伸貫穿其對應開口並進入對應通孔;而後利用壓台將凸 緣層與該基板彼此靠合,迫使黏著層進入該等通孔内介於 該等凸塊與基板間之缺口;然後固化黏著層,繼而研磨該 等凸塊、黏著層及導電層以形成一側向表面。 本案半導體組體之作業格式可為單一組體或多個組 趙’其取決於製造設計。例如,可單獨製造單一組體,或 者,可同時批次製造多個組體,之後再將各導熱板一一分 離。同樣地,亦可將多個半導體元件電性連結、熱連結及 機械性連結至批次量產中之每一導熱板。 可透過單一步驟或多道步驟使各導熱板彼此分離。例 如,可將多個導熱板批次製成一平板,接著將多個半導體 元件設置於該平板上,然後再將該平板所構成之多個半導 體組體一一分離。或者,可將多個導熱板批次製成一平板, 而後將該平板所構成之多個導熱板分切為多個導熱板條, 接著將多個半導體元件分別設置於該等導熱板條上,最後 再將各導熱板條所構成之多個半導體組體分離為個體。此 外,在分割導熱板時可利用機械切割、雷射切割、分劈或 其他適用技術》 在本文中,「鄰接」一詞意指元件係一體成形(形成單 一個體)或相互接觸(彼此無間隔或未隔開)。例如,凸塊鄰 201230262 接基座與凸緣層,但並未鄰接基板。 「重疊」一詞意指位於上方並延伸於一下方元件之周 緣内。「重疊」包含延伸於該周緣之内、外或坐落於該周 緣内。例如’在凹穴朝上之狀態下,本案之半導體元件係 重疊於凸塊,此乃因一假想垂直線可同時貫穿該半導體元 件與該凸塊’不論半導體元件與凸塊之間是否存有另一同 樣被該假想垂直線貫穿之元件(如固晶材料),且亦不論是否 有另一假想垂直線僅貫穿凸塊而未貫穿半導體元件(亦即 位於半導體元件之周緣外P同樣地,凸塊係重疊於基座, 凸緣層係重疊於黏著層,且基座被凸塊重疊。此外,「重 疊」與「位於上方」同義,「被重疊」則與「位於下方」 同義。 接觸」一詞意指直接接觸。例如,基板接觸黏著層 但並未接觸凸塊。 「覆蓋」一詞意指於垂直及/或側面方向上完全覆蓋。 例如,在凹穴朝上之狀態下,若基座側向延伸超出通孔外 且接觸基板,則該基座係從下方覆蓋凸塊,但該凸塊並未 從上方覆蓋該基座。 「層」子包含圖案化及未圖案化之層體β例如,當層 壓結構體包括導電層且基板設置於黏著層上時,導電層可 為基板上二白未圖案化之平板;而當半導體元件設置於 政熱座上之後,第一導電層可為第一介電層上具有間隔導 線之電路圖案。此外,「層」可包含複數疊合層。 「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。 47 201230262 例如,凹穴朝下之狀態下,凸塊插入黏著層之開口後,其 係朝向上方向從黏著層中露出。同樣地,凸塊插入層壓結 構之通孔後,其係朝向上方向從層壓結構中露出。 「插入」一詞意指元件間之相對移動。例如,「將凸 塊插入通孔中」包含:凸緣層固定不動而由基板朝凸緣層 移動’基板固定不動而由凸緣層朝基板移動;以及凸緣層 與基板兩者彼此靠合。又例如,「將凸塊插入(或延伸至) 通孔内」包含:凸塊貫穿(穿入並穿出)通孔;以及凸塊插入 但未貫穿(穿入但未穿出)通孔。 「彼此靠合」一語意指元件間之相對移動。例如,「凸 緣層與基板彼此靠合」包含:凸緣層固定不動而由基板朝 凸緣層移動;基板固定不動而由凸緣層朝基板移動;以及 凸緣層與基板相互靠近。 對準一 s5]意指元件間之相對位置。例如,當黏著 層已設置於凸緣層上、基板及導電層已設置於黏著層上、 凸塊已插入並對準開口且通孔已對準開口時,無論凸塊係 插入通孔或位於通孔下方且與其係持距離,凸塊均已對準 通孔。 "X置於」一語包含與單一或多個支撐元件間之接觸 與非接觸。例如,—半導體元件係設置於凸塊上,不論此 半、.體元件係貫際接觸該Λ塊或與該凸塊以—固晶材料相 隔0 「黏著層於缺口内…」一語意指位於缺口中之黏著 層°例如’「黏著層於缺σ内延伸跨越基板」意指缺口内 ⑧ 48 201230262 之黏著層延伸跨越基板。同樣地,「黏著層於缺口内接觸 且介於凸塊與基板之間」意指缺口中之黏著層接觸且介於 缺口内側壁之凸塊與缺口外側壁之基板之間。 基座自凸塊側向延伸」—語意指基座於鄰接凸塊處 側向延伸而出。例如,在凹穴朝上之狀態下,基座自凸塊 側向延伸並因而接觸黏著層,此與基座是否側向延伸至凸 塊外、側向延伸至凸緣層或從下方覆蓋凸塊無關。同樣地, 右基座與凸塊於凸塊底板處佔據相同之空間範圍,則基座 並未側向延伸超過凸塊。 「電性連接(或連結)」一詞意指直接或間接電性連接 (或連結)。例如,「被覆穿孔電性連接(或連結)第一導線」 包含.被覆穿孔鄰接第一導線;被覆穿孔藉由第三導線而 電性連接(或連結)至第一導線。 「上方」一詞意指向上延伸,且包含鄰接與非鄰接元 件以及重疊與非重疊元件。例如,在凹穴朝上之狀態下, 凸塊係延伸於基座上方,同時鄰接'重疊於基座並自基座 突伸而出。 「下方」一詞意指向下延伸,且包含鄰接與非鄰接元 件以及重疊與非重疊元件。例如,在凹穴朝上之狀態下, 基座係延伸於凸塊下方,鄰接凸塊,被凸塊重疊,並自凸 塊向下突伸而出。同樣地,凸塊即使並未鄰接基板或被基 板重疊’其仍可延伸於基板下方。 「第一垂直方向」及「第二垂直方向」並非取決於半 導體組體(或導熱板)之定向,凡熟悉此項技藝之人士即可 201230262 輕易瞭解其實際所指之方向。例如,凸塊係朝第一垂直方 向垂直延伸至基座外,並朝第二垂直方向垂直延伸至凸緣 層外’此與組趙是否倒置及/或組體是否係設置於—散敎裝 置上無關,地,凸緣層係沿—側向平面自凸塊「側向」 伸出’此與組體是否倒置'旋轉或傾斜無關。因此,該第 -及第二垂直方向係彼此相對且垂直於側面方向此外, 側向對齊之元件係在垂直於第-與第二垂直方向之側向平 ;上彼此共平面。再者’當凹穴向上時,第-垂直方向為 α上方向’第一垂直方向為向下方向;當凹穴向下時,第 -垂直方向為向下方向,第二垂直方向為向上方向。 本發明之半導體組體具有多項優點。該組體之可靠度 2、價格平實且極適合量產。該組體尤其制於易產生高 …且需優異散熱效果方可有效及可靠運作之高功率半導體 Τ件、大型半導體晶Μ及多個半導體元件(例如以陣列方 式排列之多牧小型半導體晶片)。 本案之製作方法具有高度適用性,且係以獨特、進步 結=用各種成熟之電性連結、熱連結及機械性連 …技術。此外,本案之製作方法不需昂 相較於傳統封裝技術,此製作方法可大幅提升產量、 片及無船之環保要求。 纟案之.·讀極適合於銅晶 在此所述之實施例係為例示之用,其中該些實施例可 能會㈣化或省略本技術領域已熟知之 糊本發⑽,W,圖式亦可2 ⑧ 50 201230262 略重覆或非必要之元件及元件符號。 精於此項技藝之人士針對本文所述之實施例當可輕易 思及各種變化及修改之方式。例如,前述之材料、尺寸、 形狀、大小、步驟之内容與步驟之順序皆僅為範例。本領 域人士可於不悖離如隨附申請專利範圍所定義之本發明精 神與範疇之條件下,進行變化、調整與均等技藝。 【圖式簡單說明】 圖1Α及1Β為本發明一實施例之凸塊與凸緣層剖視圖。 圖1C及1D分別為圖1 β之俯視圖及仰視圖。 圖2 Α及2Β為本發明一實施例之黏著層剖視圖。 圖2C及2D分別為圖2B之俯視圖及仰視圖。 圖3A及3B為本發明一實施例之基板與導電層壓合結 構剖視圖。 圖3C及3D分別為圖3B之俯視圖及仰視圖。 圖4A至4F為本發明一實施例之導熱板製作方法剖視 圖。 圖5A至5K為本發明一實施例之堆疊式半導體組體製 作方法剖視圖,其中該組體包括導熱板、半導體元件、被 覆穿孔、第一增層電路及第二增層電路。 圖6為本發明一實施例之三維堆疊結構剖視圖,其包括 堆疊式半導體組體及接置於第一增層電路之半導體元件。 圖7為本發明一實施例之三維堆疊結構剖視圖,其包括 堆疊式半導體組體及接置於第二增層電路之半導體元件。 201230262 圖8A至8H為本發明另一實施例之堆疊式半導體組體 製作剖視圖’其中該組體具有連接至導熱板兩側内部接墊 之被覆穿孔。 圖9至10為本發明其他實施例之堆疊式半導體組體剖 視圖,其導熱板不含基板。 【主要元件符號說明】 10 金屬板 12,14 表面 16 凸塊 16, 增厚凸塊 18 凸緣層 18, 增厚凸緣層 20 凹穴 22,24 彎折角 26 漸縮側壁 28 底板 30 黏著層 32 開口 34 基板 36 導電層 40 通孔 42 缺口 50 散熱座 60 第—被覆層 61 第二被覆層 62,65 連接層 63 絕緣填充材 64 基座 91, 92 半導體元件 100 半導體組體 101,102 導熱板 110 半導體晶片 111 頂面 112 底面 1 13 固晶材料 1 14 接觸塾 181 第一開孔 182 第—内部接塾 201230262 183 第二内部接墊 201, 202 第一增層電路 201,,202' 第二增層電路 211 第一介電層 212 第二介電層 221 第一盲孔 222 第二盲孔 241 第一導線 242 第二導線 261 第三介電層 262 第四介電層 281 第三盲孔 282 第四盲孔 291 第三導線 292 第四導線 301 防焊層 311 防焊層開孔 341 第一連接墊 342 第二連接墊 361 第二開孔 401,403 穿孔 402, 404 被覆穿孔 801, 802 焊料Λ塊 D1,D2 距離 ΤΙ 第一厚度 T2 第二厚度

Claims (1)

  1. 201230262 七、申請專利範圍: 1. 一種散熱增益型堆疊式半導體組體,包括: 一散熱座,其包括一凸塊及一凸緣層,其中⑴該凸塊 鄰接該凸緣層並與該凸緣層一體成形,且自該凸緣層朝第 二垂直方向延伸,(Π)該凸緣層自該凸塊朝垂直於該第二垂 直方向之側面方向側向延伸,且(iii)該凸塊具有一凹穴其 面朝相反於該第二垂直方向之第一垂直方向,且該凹穴於 該第二垂直方向上係由該凸塊覆蓋,並於該凸緣層處設有 —入口; 一基板’其包括一通孔; 一黏著層,其包括一開口,其中該凸塊延伸進入該開 口及該通孔,且該黏著層接觸該凸塊、該凸緣層及該基板, 同時該黏著層位於該凸塊與該基板之間以及該凸緣層與該 基板之間,並自該凸塊側向延伸至該組體之外圍邊緣; 一半導體元件,其包括一接觸墊且設置於該凸塊上, 並延伸進入該凹穴; 第一介電層,其自該半導體元件及該凸緣層朝該第 一垂直方向延伸,且朝該第一垂直方向延伸於該黏著層及 該基板外,並與該基板保持距離且包括一對準該接觸墊之 第一盲孔; 第一導線,其自該第一介電層朝該第—垂直方向延 伸,並於該第一介電層上惻向延伸,同時朝該第二垂直方 向穿過該第一盲孔而延伸至該接觸墊,以電性連接該 體元件; ⑧ 54 201230262 一第二介電層’其朝該第二垂直方向延伸於該凸塊、 該黏著層及該基板外,並與該凸緣層及該第一介電層保持 距離; 一第二導線’其自該第二介電層朝該第二垂直方向延 伸’並於該第二介電層上側向延伸;以及 一被覆穿孔,其延伸穿過該黏著層及該基板,以提供 該第一導線與該第二導線間之電性連接。 2. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,其中,該半導體元件係位於該凹穴處並藉由 设置於該凹穴内之一固晶材料而熱連結至該凸塊。 3. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,其冲,該凸塊具有一沖壓而成之特有不規則 厚度。 4. 如申。奢專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,丨中,該&塊包含—鄰接該第二介電層之第 一彎折角與一鄰接該凸緣層之第二彎折角。 5. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,*中,該凸塊與該黏著層於該第二介電層處 共平面。 6. 如申^專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,其中,該凹六朝該等垂直方向及該等側面方 向延伸跨越該凸塊之大部分。 … 如申吻專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,其申,兮Λ续恳祕h Μ H 凸緣層接觸該黏著層及該第一介電 201230262 層,並介於該黏著層與該第一介電層之間。 8. 如申清專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,其中,該黏著層接觸並介於該凸緣層與該基 板之間以及該第一介電層與該第二介電層之間,同時亦接 觸該被覆穿孔,並與該第一導線及該第二導線保持距離。 9. 如申清專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體,其中,該黏著層於鄰接該凸緣層處具有第一 厚度,而於鄰接該凸塊處具有不同於該第一厚度之第二厚 度。 10. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導艘組體’其中’該第—介電層更包括對準該凸緣層之 另第盲孔且該第一導線朝該第二垂直方向延伸穿過 該另一第一盲孔,以電性連接該凸緣層。 11. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導艘組體’纟中,該第—介電層更包括對準該被覆穿孔 之另一第一盲孔,且該第一導線朝該第二垂直方向穿過該 另一第一盲孔而延伸至與該凸緣層保持距離、共平面且具 有相同厚度之一内部接墊,以電性連接該被覆穿孔。 12. 如申凊專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體,其中’該第—介電層更延伸進人該凹穴。 13. 如申請專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體中’該第-導線更延伸穿過該第-盲孔而 進入該凹穴。 14. 如申請專利範圍第1項所述之該散熱增益型堆疊式 ⑧ 56 201230262 半導體組體,其中,該第二介電層包括一對準該凸塊之第 一盲孔,且該第二導線朝該第一垂直方向穿過該第二盲孔 而延伸至該凸塊,以電性連接該凸塊。 15. 如申請專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體,其中,該第二介電層包括一對準該被覆穿孔 之第二盲孔,且該第二導線朝該第一垂直方向穿過該第二 盲孔而延伸至一内部接墊,以電性連接該被覆穿扎。 16. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導體組體,其中,該被覆穿孔與該散熱座保持距離。 17. 如申請專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體,其中,該第一介電層與該第二介電層具有相 同材料及相同厚度,該第一導線與該第二導線具有相同材 料及相同厚度,該第一介電層與該第一導線具有面朝該第 垂直方向之平坦延長表面,而該第二介電層與該第二導 線則具有面朝該第二垂直方向之平坦延長表面。 18. 如申請專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體,其中,該凸緣層' 該基板、該第一介電層及 該第二介電層延伸至該組體之外圍邊緣。 19·如申請專利範圍第丨項所述之該散熱增益型堆疊式 半導體組體,其中,該散熱座更包括一基座,且⑴該凸塊 鄰接該基座,並自該基座朝該第一垂直方向延伸,(ii)該基 座自該凸塊朝該第二垂直方向延伸’並於該第二垂直方向 上覆蓋該凸塊,同時該基座自該凸塊側向延伸,(iii)該凸緣 層與該基座保持距離,(丨v)該凸塊分隔該凹穴與該基座,(v) 57 201230262 Ιέ著層接觸a基座’並位於該基座與該凸緣層之間,且 (丨v)该第二介電層自該基座朝該第二垂直方向延伸。 20·如申a專利範圍第丨9項所述之該散熱增益型堆疊 式半導體組體,其中,該凸塊包含一鄰接該基座之第一彎 折角與一鄰接該凸緣層之第二彎折角。 21.如申請專利範圍第19項所述之該散熱增益型堆疊 '半導體組體,其中,該凸塊與該黏著層於該基座處共平 面° 一 22.申請專利範圍第Μ項所述之該散熱增益型堆疊式 半導趙組體,·其中,該第二介電層包括_對準該被覆穿孔 之第一盲孔,且該第二導線朝該第一垂直方向穿過該第二 盲孔而延伸至與該基座保持距離、共平面且於最靠近彼此 處具有相同厚度之一内部接墊,以電性連接該被覆穿孔。 23. 如申請專利範圍第1項所述之該散熱增益型堆疊式 半導體組體’更包括: 第一連接墊’其於該第一垂直方向上延伸至該第一 導線或延伸於該第一導線外,並面朝該第一垂直方向其 中該第一導線提供該第一連接墊與該被覆穿孔間之電性連 接;以及 一第二連接墊’其於該第二垂直方向上延伸至該第二 導線或延伸於該第二導線外,並面朝該第二垂直方向,其 中該第二導線提供該第二連接墊與該被覆穿孔間之電性連 接。 24. 如申請專利範圍第1項所述之該散熱增益型堆疊 ⑧ 58 201230262 式半導體組體,更包括: 一第三介電層’其自該第-介電層及該第-導線朝該 第-垂直方向延伸,^包括—對準該第—導線 ;^ 孔;以及 —π -第三導線,其自該第三介電層朝該第一垂直方向延 伸’並於該第三介電層上側向延伸,同時朝該第二垂直方 該第三盲孔而延伸至該第一導線,以電性連接該第 25.如申請專利範圍第i項所述之該散熱增益型堆疊 式半導體組體,更包括: -第四介電層’其自該第二介電層及該第二導線朝該 第二垂直方向延伸’且包括一對準該第二導線之第四盲 孔;以及 一第四導線,其自該第四介電層朝該第二垂直方向延 伸,並於該第四介電層上側向延伸,同時朝該第一垂直方 向穿過該第四盲孔而延伸至該第二導線,以電性連接該第 二導線。 26. —種散熱增益型堆疊式半導體組體,包括: 一散熱座,其包括一凸塊及一凸緣層,其中⑴該凸塊 鄰接該凸緣層並與該凸緣層一體成形,且自該凸緣層朝第 二垂直方向延伸,(ii)該凸緣層自該凸塊朝垂直於該第二垂 直方向之側面方向側向延伸,且(iii)該凸塊具有一凹穴,其 面朝相反於該第一垂直方向之第一垂直方向且該凹穴於 該第二垂直方向上係由該凸塊覆蓋,並於該凸緣層處設有 201230262 一入口; 一黏著層,其包括一開口,其中該凸塊延伸進入該開 口,且該黏著層接觸該凸塊及該凸緣層’並側向覆蓋、包 圍且同形被覆該凸塊之一側壁,同時該黏著層自該凸塊側 向延伸至該組體之外圍邊緣; 一半導體元件,其包括一接觸墊且設置於該凸塊上, 並延伸進入該凹穴; 一第一介電層,其自該半導體元件及該凸緣層朝該第 垂直方向延伸,且朝該第一垂直方向延伸於該黏著層外 並包括一對準該接觸墊之第一盲孔; 一第一導線,其自該第一介電層朝該第一垂直方向延 伸,並於該第一介電層上側向延伸,同時朝該第二垂直方 向穿過該第一盲孔而延伸至該接觸墊,以電性連接該半導 體元件; 一第二介電層’其朝該第二垂直方向延伸於該凸塊及 該黏著層外’並與該凸緣層及該第一介電層保持距離; 一第二導線’其自該第二介電層朝該第二垂直方向延 伸’並於該第二介電層上側向延伸;以及 一被覆穿孔,其延伸穿過該黏著層,以提供該第一導 線與該第二導線間之電性連接。 27.如申請專利範圍26項所述之該散熱增益型堆疊式 半導體組體’其中’該半導體元件係位於該凹穴處並藉由 設置於該凹穴内之一固晶材料而熱連結至該凸塊。 28·如申請專利範圍第26項所述之該散熱增益型堆疊 201230262 式半導體組體,其中 則厚度。 該凸塊具有一沖壓而成之特有不規 式半2導9體=, 、 其肀,該凸塊包含一鄰接該第二介電層之 第一彎折角與一鄰接該凸緣層之第二彎折角。 30.如申請專㈣圍第26項所述之該散熱增益型堆叠 式半導體組體’其中’該凸塊與該黏著層於該第二介電層 處共平面。 31·如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體’其中’該凹穴朝該等垂直方向及該等側面 方向延伸跨越該凸塊之大部分。 32. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,其中,該凸緣層接觸該黏著層及該第一介 電層,並介於該黏著層與該第一介電層之間。 33. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,其中,該黏著層接觸並介於該第一介電層 與該第二介電層之間,同時亦接觸該被覆穿孔,並與該第 一導線及該第二導線保持距離。 34_如申請專利範圍第26項所述之該散熱增益型堆叠 式半導體組體,其中,該黏著層於鄰接該凸緣層處具有第 一厚度’而於鄰接該凸塊處具有不同於該第一厚度之第二 厚度。 35.如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體’其中,該第一介電層更包括對準該凸緣層 6! 201230262 之另第盲孔,且戎第一導線朝該第二垂直方向延伸穿 過該另一第一盲孔,以電性連接該凸緣層。 36.如申凊專利範圍第26項所述之該散熱增益型堆疊 式半導體組趙,其令,該第一介電層更包括對準該被覆穿 孔之另一第一盲孔,且該第一導線朝該第二垂直方向穿過 該另一第一盲孔而延伸至與該凸緣層保持距離共平面且 具有相同厚度之-内部接塾,以電性連接該被覆穿孔。 3 7.如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體’其中’該第一介電層更延伸進入該凹穴。 3 8.如申凊專利範圍第26項所述之該散熱增益型堆疊 式半導體組體’其中,該第一導線更延伸穿過該第一盲孔 而進入該凹穴。 39·如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,其中,該第二介電層包括一對準該凸塊之 第二盲孔,且該第二導線朝該第一垂直方向穿過該第二盲 孔而延伸至該凸塊,以電性連接該凸塊。 40. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導髏組體,其中,該第二介電層包括一對準該被覆穿 孔之第二盲孔,且該第二導線朝該第一垂直方向穿過該第 二盲孔而延伸至一内部接墊,以電性連接該被覆穿孔。 41. 如申請專利範圍第26項所述之該散熱增益型堆疊 式丰導體組體,其中,該被覆穿孔與該散熱座保持距離。 42. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,其中,該第一介電層與該第二介電層具有 ⑧ 201230262 相同材料及相同厚度’該第—導線與該第二導線具有相同 材料及相同厚度,該第一介電層與該第一導線具有面朝該 第一垂直方向之平坦延長表面,而該第二介電層與該第二 導線則具有面朝該第二垂直方向之平坦延長表面。' 43. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體’其中,該凸緣層、該第一介電層及該第二 介電層延伸至該組體之外圍邊緣。 44. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,其中,該散熱座更包括一基座,且⑴該凸 塊鄰接該基座,並自該基座朝該第一垂直方向延伸,(H)該 基座自該凸塊朝該第二垂直方向延伸,並於該第二垂直方 向上覆蓋該凸塊,同時該基座自該凸塊側向延伸,(iH)該凸 緣層與該基座保持距離,(iv)該凸塊分隔該凹穴與該基座, (v)遠黏著層接觸該基座,並位於該基座與該凸緣層之間, 且(iv)該第二介電層自該基座朝該第二垂直方向延伸。 45. 如申請專利範圍第44項所述之該散熱增益型堆疊 式半導體組體,其中,該凸塊包含一鄰接該基座之第一彎 折角與一鄰接該凸緣層之第二彎折角。 46·如申請專利範圍第44項所述之該散熱增益型堆疊 式半導體組體,其中,該凸塊與該黏著層於該基座處共平 面0 47.申請專利範圍第44項所述之該散熱增益型堆疊式 半導體組體’其中’該第二介電層包括一對準該被覆穿孔 之第二盲孔,且該第二導線朝該第一垂直方向穿過該第二 63 201230262 盲孔而延伸至與該基座保持距離'共平面且於最靠近彼此 處具有相同厚度之一内部接墊,以電性連接該被覆穿孔。 48.如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,更包括: 一第一連接墊,其於該第一垂直方向上延伸至該第一 導線或延伸於該第一導線外,並面朝該第一垂直方向其 中該第一導線提供該第一連接墊與該被覆穿孔間之電性連 接;以及 一第二連接墊,其於該第二垂直方向上延伸至該第二 導線或延伸於該第二導線外,並面朝該第二垂直方向,其 中該第二導線提供該第二連接墊與該被覆穿孔間之電性連 接。 49. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,更包括: 一第二介電層’其自該第一介電層及該第一導線朝該 第—垂直方向延伸,且包括一對準該第一導線之第三盲 孔;以及 一第二導線,其自該第三介電層朝該第一垂直方向延 申並於該第二介電屠上側向延伸,同時朝該第二垂直方 向穿過該第三盲孔而延伸至該第一導線,以電性連接該第 一導線。 50. 如申請專利範圍第26項所述之該散熱增益型堆疊 式半導體組體,更包括: 一第四介電層,其自該第二介電層及該第二導線朝該 64 ⑧ 201230262 第二垂直方向延伸’且包括一對準該第二導線之 孔:以及 一第四導線,其自該第四介電層朝該第二垂直方勹正 7,並於該第四介電層上側向延伸,同時朝該第—垂二= 向穿過該第四盲孔而延伸至該第二導線,以電性連接該第 八、圖式(請見下頁): 65
TW100141901A 2010-11-22 2011-11-16 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry TW201230262A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41586210P 2010-11-22 2010-11-22
US13/287,374 US8952526B2 (en) 2010-11-22 2011-11-02 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry

Publications (1)

Publication Number Publication Date
TW201230262A true TW201230262A (en) 2012-07-16

Family

ID=46063578

Family Applications (6)

Application Number Title Priority Date Filing Date
TW100136456A TWI431735B (zh) 2010-11-22 2011-10-07 具有凸塊/基座/凸緣層散熱座及增層電路之堆疊式半導體組體
TW100140779A TWI437647B (zh) 2010-11-22 2011-11-08 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體
TW100141901A TW201230262A (en) 2010-11-22 2011-11-16 Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TW100142597A TWI466245B (zh) 2010-11-22 2011-11-21 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體製法
TW100142595A TWI466244B (zh) 2010-11-22 2011-11-21 具有凸塊/凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
TW100142592A TW201225191A (en) 2010-11-22 2011-11-21 Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW100136456A TWI431735B (zh) 2010-11-22 2011-10-07 具有凸塊/基座/凸緣層散熱座及增層電路之堆疊式半導體組體
TW100140779A TWI437647B (zh) 2010-11-22 2011-11-08 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW100142597A TWI466245B (zh) 2010-11-22 2011-11-21 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體製法
TW100142595A TWI466244B (zh) 2010-11-22 2011-11-21 具有凸塊/凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
TW100142592A TW201225191A (en) 2010-11-22 2011-11-21 Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Country Status (3)

Country Link
US (3) US20120126399A1 (zh)
CN (6) CN102479762B (zh)
TW (6) TWI431735B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493674B (zh) * 2012-08-14 2015-07-21 鈺橋半導體股份有限公司 具有內建定位件、中介層、以及增層電路之複合線路板

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171793B2 (en) * 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
USD771935S1 (en) 2011-12-29 2016-11-22 Oliver Joen-An Ma Umbrella base
JP5882132B2 (ja) * 2012-05-14 2016-03-09 日本メクトロン株式会社 フレキシブル回路基板及びその製造方法
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
CN103596354B (zh) * 2012-08-14 2016-06-15 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
US9867277B2 (en) 2012-10-18 2018-01-09 Infineon Technologies Austria Ag High performance vertical interconnection
CN103904062B (zh) * 2012-12-28 2017-04-26 欣兴电子股份有限公司 内埋式电子元件封装结构
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
CN205584642U (zh) * 2013-07-11 2016-09-14 株式会社村田制作所 树脂多层基板
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
FR3012670A1 (fr) * 2013-10-30 2015-05-01 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
US11291146B2 (en) * 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US9947625B2 (en) 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9761540B2 (en) 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
US9570387B1 (en) * 2015-08-19 2017-02-14 Nxp Usa, Inc. Three-dimensional integrated circuit systems in a package and methods therefor
US9673175B1 (en) * 2015-08-25 2017-06-06 Freescale Semiconductor,Inc. Heat spreader for package-on-package (PoP) type packages
US9947612B2 (en) * 2015-12-03 2018-04-17 Stmicroelectronics, Inc. Semiconductor device with frame having arms and related methods
US10490478B2 (en) 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
TWI624924B (zh) * 2016-10-14 2018-05-21 鈺橋半導體股份有限公司 具有嵌埋式元件及加強層之線路板及其製法
US10629545B2 (en) 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US11014806B2 (en) * 2017-05-18 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
USD833136S1 (en) 2017-09-27 2018-11-13 ZHUN-AN Ma Umbrella base
US10535636B2 (en) 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
DE102017220417A1 (de) * 2017-11-16 2019-05-16 Continental Automotive Gmbh Elektronisches Modul
CN107946249B (zh) * 2017-11-22 2020-03-10 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级芯片封装结构及封装方法
KR101942746B1 (ko) * 2017-11-29 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101912292B1 (ko) * 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
TWI675424B (zh) * 2018-01-16 2019-10-21 鈺橋半導體股份有限公司 線路基板、其堆疊式半導體組體及其製作方法
US20190292674A1 (en) * 2018-03-26 2019-09-26 Honeywell International Inc. Wear resistant coatings containing precipitation-hardened alloy bodies and methods for the formation thereof
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US10431563B1 (en) * 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
CN110769669B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN110769664B (zh) * 2018-07-27 2024-02-06 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
US10694618B2 (en) * 2018-10-29 2020-06-23 Cellink Corporation Flexible hybrid interconnect circuit
CN209473820U (zh) 2018-11-02 2019-10-11 宁波万汇休闲用品有限公司 一种遮阳伞
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
US11365557B2 (en) 2018-12-27 2022-06-21 ZHUN-AN Ma Movable base for shade structure
JP2020136425A (ja) * 2019-02-18 2020-08-31 エイブリック株式会社 半導体装置
EP3735111A1 (en) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with deformed layer for accommodating component
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
CN110732854A (zh) * 2019-10-26 2020-01-31 江西江南精密科技有限公司 一种精密散热铜块的生产工艺
KR20210131548A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 반도체 패키지
US11212912B1 (en) 2020-06-30 2021-12-28 Microsoft Technology Licensing, Llc Printed circuit board mesh routing to reduce solder ball joint failure during reflow
CN114582828A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 封装基板及通信设备
US12007065B2 (en) 2021-07-01 2024-06-11 ZHUN-AN Ma Movable bases for shade structures
CN115884495A (zh) * 2021-09-29 2023-03-31 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
FR3132978A1 (fr) * 2022-02-22 2023-08-25 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique à dissipateur de chaleur
TWI823520B (zh) * 2022-08-15 2023-11-21 先豐通訊股份有限公司 線路板及其製備方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0384599A1 (en) * 1989-02-03 1990-08-29 General Electric Company Integrated circuit test structure and test process
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
TW256013B (en) 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US6537857B2 (en) * 2001-05-07 2003-03-25 St Assembly Test Service Ltd. Enhanced BGA grounded heatsink
JP2003092377A (ja) * 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US6506633B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
US6680529B2 (en) 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US7894203B2 (en) 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
US20070013057A1 (en) * 2003-05-05 2007-01-18 Joseph Mazzochette Multicolor LED assembly with improved color mixing
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
CN1728411A (zh) * 2005-06-24 2006-02-01 南京汉德森半导体照明有限公司 高散热效率的大功率半导体发光二极管封装基座及生产工艺
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI295497B (en) 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TWI276192B (en) 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
KR101049390B1 (ko) 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
TWI305119B (en) 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
US7511359B2 (en) 2005-12-29 2009-03-31 Intel Corporation Dual die package with high-speed interconnect
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
TWI307946B (en) 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
TWI314031B (en) 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
CN101207169B (zh) * 2006-12-19 2010-05-19 南茂科技股份有限公司 发光芯片封装体与光源组件
CN100590865C (zh) * 2006-12-21 2010-02-17 南亚科技股份有限公司 封装元件
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
US20080157342A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package with a marking structure and method of the same
CN101231975B (zh) * 2007-01-26 2011-05-18 南茂科技股份有限公司 晶片封装体及其制造方法
US7936567B2 (en) 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN100565862C (zh) * 2007-07-17 2009-12-02 南亚电路板股份有限公司 埋入式芯片基板结构
TWI355723B (en) * 2007-08-02 2012-01-01 Advanced Semiconductor Eng Heat spreader chip scale package and method for ma
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
TWI338941B (en) 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
TWI328423B (en) 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
CN101533818B (zh) * 2008-03-12 2013-01-16 展晶科技(深圳)有限公司 集成电路元件的封装结构及其制造方法
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7618846B1 (en) 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US7888184B2 (en) 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same
CN102197498A (zh) * 2008-10-31 2011-09-21 电气化学工业株式会社 发光元件封装用基板及发光元件封装体
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493674B (zh) * 2012-08-14 2015-07-21 鈺橋半導體股份有限公司 具有內建定位件、中介層、以及增層電路之複合線路板

Also Published As

Publication number Publication date
CN102479763A (zh) 2012-05-30
TWI466245B (zh) 2014-12-21
CN102629561B (zh) 2015-01-28
CN102479724A (zh) 2012-05-30
TW201230263A (en) 2012-07-16
US20120126401A1 (en) 2012-05-24
CN102610594A (zh) 2012-07-25
TWI466244B (zh) 2014-12-21
US8952526B2 (en) 2015-02-10
TWI437647B (zh) 2014-05-11
TWI431735B (zh) 2014-03-21
CN102479762B (zh) 2014-05-07
TW201250952A (en) 2012-12-16
TW201225191A (en) 2012-06-16
US20120126399A1 (en) 2012-05-24
CN102479725B (zh) 2014-02-19
US20120126388A1 (en) 2012-05-24
CN102629561A (zh) 2012-08-08
CN102479725A (zh) 2012-05-30
CN102479724B (zh) 2014-03-12
CN102479762A (zh) 2012-05-30
TW201232723A (en) 2012-08-01
TW201225190A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
TW201230262A (en) Stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US8841171B2 (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US8343808B2 (en) Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8927339B2 (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TWI485816B (zh) 具有凸塊/凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
TWI465163B (zh) 具有內建加強層之凹穴基板及其製造方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US8895380B2 (en) Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
US20140291001A1 (en) Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
TW202215612A (zh) 半導體裝置和製造半導體裝置的方法
CN107958844B (zh) 封装结构及其制作方法
TWI759120B (zh) 中介基板及其製法
US20140048950A1 (en) Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
CN111146091B (zh) 一种散热封装结构的制造方法及散热结构
TWI262587B (en) Leadframe and the manufacturing method thereof
TWI730629B (zh) 封裝結構及其形成方法
US20130277832A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US11705381B2 (en) High efficiency heat dissipation using thermal interface material film