TW202215612A - 半導體裝置和製造半導體裝置的方法 - Google Patents

半導體裝置和製造半導體裝置的方法 Download PDF

Info

Publication number
TW202215612A
TW202215612A TW110132472A TW110132472A TW202215612A TW 202215612 A TW202215612 A TW 202215612A TW 110132472 A TW110132472 A TW 110132472A TW 110132472 A TW110132472 A TW 110132472A TW 202215612 A TW202215612 A TW 202215612A
Authority
TW
Taiwan
Prior art keywords
substrate
lead
examples
electronic device
terminal
Prior art date
Application number
TW110132472A
Other languages
English (en)
Inventor
舒恩 布爾
松田吉雄
江詳燁
金炳辰
金吉江
貝俊明
李勝吳
宋洋合
中島美希
長澤和昌
中村慎吾
蘇菲 奧爾森
金進勇
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/069,513 external-priority patent/US20220115304A1/en
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202215612A publication Critical patent/TW202215612A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

在一個實例中，電子裝置包括：第一基板，所述第一基板包括基底；電子組件，所述電子組件在所述第一基板上方並且包括頂側和底側、在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一基板耦合。所述電子裝置進一步包括：第二基板，所述第二基板在所述電子組件上方；以及囊封物，所述囊封物在所述第一基板上方，接觸所述電子組件的側邊並且接觸所述第二基板。第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸，所述第二基板的第二引線耦合到所述電子組件的所述第一端子，並且所述第一引線和所述第二引線從所述囊封物的頂側曝露。本文中還公開其它實例和相關方法。

Description

半導體裝置和製造半導體裝置的方法
本揭示內容大體上涉及電子裝置，且更確切地說，涉及半導體裝置以及用於製造半導體裝置的方法。 相關申請的交叉引用
本申請是2020年10月13日提交的第17/069,513號美國申請（案卷號CK-032）的部分繼續申請（待決），所述申請主張2020年10月13日提交的標題為“創新晶片級功率晶體管封裝”的第63/091,021號美國申請（案卷號CK-032PR）的權益。本申請主張2021年3月26日提交的第63/166,806號美國申請（案卷號CK-032-1PPR）的權益，並且還主張2020年10月13日提交的第63/091,021號美國申請（案卷號CK-032PR）的權益。第17/069,513號申請、第63/091,021號申請以及第63/166,806號申請特此以全文引用的方式併入本文中。
先前的半導體封裝和用於形成半導體封裝的方法是不適當的，例如，導致成本過高、可靠性降低、性能相對較低或封裝大小過大。通過比較此類方法與本揭示內容並參考圖式，本領域的技術人員將顯而易見常規和傳統方法的其它限制和缺點。
在一個具體實例中，本發明提供一種電子裝置，其包括：第一基板，所述第一基板包括基底；電子組件，所述電子組件在所述第一基板上方並且包括：頂側和底側；在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一基板耦合；第二基板，所述第二基板在所述電子組件上方；以及囊封物，所述囊封物在所述第一基板上方，接觸所述電子組件的側邊以及接觸所述第二基板；其中：第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸；所述第二基板的第二引線耦合到所述電子組件的所述第一端子；以及所述第一引線和所述第二引線從所述囊封物的頂側曝露。
一種製造電子裝置的方法，其包括：提供包括基底的第一基板；提供電子組件，所述電子組件在所述第一基板上方並且包括：頂側和底側，在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一基板耦合；提供第二基板，所述第二基板在所述電子組件上方；以及提供囊封物，所述囊封物在所述第一基板上方，接觸所述電子組件的側邊以及接觸所述第二基板；其中：第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸；所述第二基板的第二引線耦合到所述電子組件的所述第一端子；所述第二基板的第三引線耦合到所述電子組件的所述第二端子；以及所述第一引線、所述第二引線和所述第三引線從所述囊封物的頂側曝露。
一種模組裝置，其包括：第一模組基板，所述第一模組基板包括第一介電結構和第一導電結構；第二模組基板，所述第二模組基板包括第二介電結構和第二導電結構；電子裝置，所述電子裝置在所述第一模組基板與所述第二模組基板之間並且與所述第一導電結構和所述第二導電結構耦合；以及模組囊封物，所述模組囊封物在所述第一模組基板與所述第二模組基板之間並且接觸所述電子裝置的側邊；其中所述電子裝置包括：第一裝置基板，所述第一裝置基板包括基底；電子組件，所述電子組件在所述第一裝置基板上方並且包括：頂側和底側，在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一裝置基板耦合；第二裝置基板，所述第二裝置基板在所述電子組件上方；以及裝置囊封物，所述裝置囊封物在所述第一裝置基板上方，以及接觸所述電子組件的側邊以及接觸所述第二裝置基板；並且其中：第一引線與所述第一裝置基板的所述基底耦合並且在所述第一裝置基板的所述基底上方延伸；所述第二裝置基板的第二引線耦合到所述電子組件的所述第一端子；以及所述第一引線和所述第二引線從所述裝置囊封物的頂側曝露。
在一個實例中，電子裝置包括：基板，所述基板包括第一側和第二側、在所述第二側上的第一引線以及在所述第二側上與所述第一引線相鄰的空腔；電子組件，所述電子組件在所述空腔中並且包括第一端子、第二端子和第三端子；以及裝置囊封物，所述裝置囊封物在所述空腔中並接觸所述電子組件的側邊且接觸與所述空腔相對的所述第一引線的側邊。
在另一實例中，方法包括提供基板，所述基板包括第一側和第二側、在所述第二側上中的空腔以及在所述第二側上的第一引線和第二引線，其中所述空腔在所述第一引線與所述第二引線之間；提供在所述空腔中的電子組件，其中所述電子組件包括第一端子、第二端子和第三端子；以及提供裝置囊封物，所述裝置囊封物在所述空腔中並接觸所述電子組件的側邊且接觸所述第一引線和所述第二引線的側邊。所述基板包括在所述第一引線上的與所述空腔相對的凹槽。
在另外的實例中，基板包括導電結構、與所述基板耦合的電子裝置、接觸所述基板以及所述電子裝置的側邊的囊封物；以及在所述囊封物中並且與所述導電結構耦合的垂直互連件。所述電子裝置包括：電子裝置基板，所述電子裝置基板包括第一側和第二側、在所述第二側上的第一引線和第二引線，以及在所述第二側上在所述第一引線與所述第二引線之間的空腔；電子組件，所述電子組件在所述空腔中並且包括第一端子、第二端子和第三端子；以及裝置囊封物，所述裝置囊封物在所述空腔中，接觸所述電子組件的側邊並且接觸所述第一引線和所述第二引線的側邊。
在額外的實例中，電子裝置包括：第一基板，所述第一基板包括基底；電子組件，所述電子組件在所述第一基板上方並且包括頂側和底側、在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一基板耦合。所述電子裝置進一步包括：第二基板，所述第二基板在所述電子組件上方；以及囊封物，所述囊封物在所述第一基板上方，接觸所述電子組件的側邊並且接觸所述第二基板。第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸，所述第二基板的第二引線耦合到所述電子組件的所述第一端子，並且所述第一引線和所述第二引線從所述囊封物的頂側曝露。
在另一額外實例中，用於製造電子裝置的方法包括：提供包括基底的第一基板；提供電子組件，所述電子組件在所述第一基板上方並且包括頂側和底側、在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一基板耦合。所述所述方法進一步包括：提供在所述電子組件上方的第二基板；以及提供囊封物，所述囊封物在所述第一基板上方，接觸所述電子組件的側邊並且接觸所述第二基板。第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸，所述第二基板的第二引線耦合到所述電子組件的所述第一端子，所述第二基板的第三引線耦合到所述電子組件的所述第二端子，並且所述第一引線、所述第二引線和所述第三引線從所述囊封物的頂側曝露。
在另一額外實例中，模組裝置包括：第一模組基板，所述第一模組基板包括第一介電結構和第一導電結構；第二模組基板，所述第二模組基板包括第二介電結構和第二導電結構；電子裝置，所述電子裝置在所述第一模組基板與所述第二模組基板之間並且與所述第一導電結構和所述第二導電結構耦合；以及模組囊封物，所述模組囊封物在所述第一模組基板與所述第二模組基板之間並且接觸所述電子裝置的側邊。所述電子裝置包括：第一裝置基板，所述第一裝置基板包括基底；電子組件，所述電子組件在所述第一裝置基板上方並且包括頂側和底側、在所述頂側上的第一端子和第二端子，以及在所述底側上的第三端子，其中所述第三端子與所述第一裝置基板耦合；在所述電子組件上方的第二裝置基板；以及電子裝置囊封物，所述電子裝置囊封物在所述第一裝置基板上方並接觸所述電子組件的側邊且接觸所述第二裝置基板。第一引線與所述第一裝置基板的所述基底耦合並且在所述第一裝置基板的所述基底上方延伸。所述第二裝置基板的第二引線耦合到所述電子組件的所述第一端子，並且所述第一引線和所述第二引線從所述電子裝置囊封物的頂側曝露。
其它實例包含於本揭示內容中。在圖式、請求項書或本揭示內容的說明書中可以找到此類實例。
圖1示出實例電子裝置100的截面圖。在圖1中所示的實例中，電子裝置100可以包括基板110、電子組件120、裝置囊封物130，以及界面140和鍍層150。
基板110可以包括空腔111、引線112和槳型板113。空腔111可以包括空腔基底1111和空腔壁1112。在一些實例中，空腔111可以包括從空腔基底1111到空腔壁1112的彎曲轉折。電子組件120可以包括第一端子121、第二端子122和第三端子123，其在一些實例中可以分別稱為源極端子121、閘極端子122和汲極端子123。針對電子裝置100呈現閘極向下配置，其中電子組件120的閘極122面向下或背對基板110，如圖1中所示。在一些實例中，閘極向下配置可以被稱為曝露閘極配置，或外閘極配置，或PCB（印刷電路板）上閘極配置。在一些實例中，空腔111可以在引線112之間，並且電子組件120可以在空腔111中。裝置囊封物130可以在空腔111中，接觸電子組件120的側邊。在一些實例中，電子組件120可以包括由矽（Si）、氮化鎵（GaN）、砷化鎵（GaAs）或碳化矽（SiC）製造的半導體晶粒。在一些實例中，電子組件120可以包括被動組件，例如電阻器、電容器或電感器，或可以包括被動網路。裝置囊封物130進一步可以接觸與空腔111相對的引線112的側邊。在一些實例中，裝置囊封物130可以接觸與空腔111相對的基板110的側面。在一些實例中，第一端子121和第二端子122可以曝露於基板110的空腔側處，並且第三端子123可以經由基板110與引線112耦合。在一些實例中，界面140可以在空腔基底1111上，並且第三端子123可以經由界面140與基板110耦合。
基板110、裝置囊封物130，以及鍍層140和150可以稱為半導體封裝或封裝，並且可以為電子組件120提供保護以免受外部元件或環境曝露影響。半導體封裝可以提供外部組件與電子組件120之間的電耦合。
圖2A到2J示出用於製造實例電子裝置100的實例方法的截面圖或平面圖。圖2A示出在製造的早期階段的電子裝置100的平面圖和截面圖。在圖2A中所示的實例中，可以製備具有側面110A和與側面110A相對的側面110B的原始基板110'。原始基板110'可以由例如銅、鎳、鋁或其合金的金屬製成。原始基板110'可以是可以從其形成單獨基板110的基底組成。原始基板110'可以呈比單獨裝置基板大的板或條的形式，用於同時產生多個單獨基板110。原始基板110'可以通過後續處理轉變成基板110或稱為基板110。在一些實例中，原始基板110'可以包括約100 μm到約500 μm的厚度。
圖2B示出在製造的後期階段的電子裝置100的平面圖和截面圖。在圖2B中所示的實例中，開口110C可以例如通過圖案化製程或衝壓製程形成於原始基板110'中。在一些實例中，開口110C可以包括或稱為孔或孔口。可以形成開口110C以從側面110A到側面110B穿過原始基板110'。在一些實例中，為了促進後續製程的處理，可以沿著最終與原始基板110'分離的單獨基板110之間的邊界線形成開口110C。開口110C可以沿著此邊界線形成，並且因此可以通過加速單一化或防止單一化期間的工具磨損來促進。開口110C可以彼此間隔開，以防止原始基板110'完全分離成基板110，並允許將原始基板110'整體傳遞到後續製程。在一些實例中，可以通過蝕刻原始基板110'的部分來形成開口110C。在一些實例中，可以通過例如等離子蝕刻、反應性離子蝕刻（RIE）或濺鍍蝕刻的乾式蝕刻製程或例如浸沒或噴塗的濕式蝕刻製程形成開口110C。在一些實例中，可以通過部分地蝕刻原始基板110'的側面110B，然後部分地蝕刻定位成對應於側面110B的原始基板110'的側面110A來形成開口110C。在一些實例中，可以通過衝壓或切穿原始基板110'來形成開口110C。
圖2C示出在製造的後期階段的電子裝置100的平面圖和截面圖。在圖2C中所示的實例中，空腔111可以形成於基板110的側面110A上。在一些實例中，空腔111可以通過部分地蝕刻穿過基板110的側面110A來形成。在一些實例中，可以通過例如等離子蝕刻、反應性離子蝕刻（RIE）或濺鍍蝕刻的乾式蝕刻製程或例如浸沒或噴塗的濕式蝕刻製程形成空腔111。空腔111可以提供可以定位電子組件120的空間。空腔111可以包括空腔基底1111和空腔壁1112。空腔基底1111可以是可以安裝電子組件120的槳型板113的表面。可以通過面向空腔基底1111的引線112的側邊限定空腔壁1112。空腔111可以形成為凹槽，每個凹槽具有從基板110的側面110A到空腔基底1111的深度。每一空腔111的深度可以是基板110的厚度的約40%至約70%。
在一些實例中，可以通過沿著單獨基板110之間的邊界線部分地蝕刻基板110來形成凹槽110D。在一些實例中，凹槽110D可以與空腔111同時形成。每個凹槽110D的寬度可以小於每個空腔111的寬度。在一些實例中，凹槽110D可以限定引線112的側邊。在一些實例中，凹槽110D可以有助於單一化製程。
在一些實例中，可以通過部分蝕刻執行圖2B中所示的圖案化製程以及圖2C中所示的部分蝕刻製程，開口110C、空腔111和凹槽110D通過所述圖案化製程和所述部分蝕刻製程形成。例如，可以部分地蝕刻與開口110C相對應的基板110的側面110B的部分，並且還可以部分地蝕刻與開口110C、空腔111和凹槽110D相對應的基板110的側面110A的部分。因此，在一些實例中，可以同時地形成開口110C、空腔111和凹槽110D。
在圖2C中所示的實例中，可以通過部分地蝕刻基板110形成包含空腔111、引線112和槳型板113的基板110。引線112和槳型板113可以通過空腔111和凹槽110D形成。引線112和槳型板113可以彼此電耦合。在一些實例中，基板110可以包括或稱為引線框架或蝕刻的引線框架。
引線112可以從槳型板113伸出。在一些實例中，引線112可以包括或稱為接腳或引線指。可以將引線112提供為基板110與外部組件之間的電耦合路徑。引線112可以沿著空腔111的周邊定位，電子組件120可以安裝在所述空腔中。引線112可以通過空腔111和凹槽110D形成。在一些實例中，引線112可以包括約100μm的最小寬度，並且可以視需要優化最大寬度。在一些實例中，引線112可以包括從空腔基底1111到基板110的側面110A的高度，所述高度為基板110的厚度的約40%至70%，例如基板110的厚度的約50%。在一些實例中，引線112的高度可以類似於空腔111的深度。在一些實例中，引線112的側邊可以由空腔壁1112和凹槽110D的側邊限定。
槳型板113可以包括或稱為標誌、島狀物、晶粒槳型板或晶粒襯墊。電子組件120可以安裝在槳型板113中的每一個的一側上。在一些實例中，槳型板113中的每一個的一側可以包括空腔基底1111。在一些實例中，槳型板113與引線112之間的厚度差可以對應於空腔111中的每一個的深度。在一些實例中，槳型板113可以包括從空腔基底1111到基板110的側面110B的厚度，所述厚度為基板110的厚度的約40%至70%，例如基板110的厚度的約50%。槳型板113和引線112可以彼此成一體或整體式的，由基板110的單片材料限定。
圖2D示出在製造的後期階段的電子裝置100的平面圖和截面圖。在圖2D中所示的實例中，可以將界面140提供為在位於空腔111中的每一個內的槳型板113上，例如空腔基底1111上的一個或多個層。在一些實例中，界面140可以通過無電極鍍覆或電鍍形成，或者可以通過噴射或塗覆沉積。在一些實例中，界面140可以包括導電材料，例如銀、金、銅、鉑、錫、鎳、鈀、鈦或鎢。在一些實例中，界面140可以包括一層或多層鍍層、焊接材料、導電晶粒附接膏或膜、導電黏合劑或燒結材料。例如，界面140可以包括由一層焊料或燒結材料（例如，分散在例如丙酮或酒精的犧牲黏結劑中的金或銅顆粒）覆蓋的空腔基底1111上的一層鍍層（例如，銀鍍層）。界面140可以提供電子組件120與基板110之間的電觸點。
圖2E示出在製造的後期階段的電子裝置100的截面圖。在圖2E中所示的實例中，電子組件120可以通過界面140與基板110耦合。電子組件120可以接納在空腔111中的每一個中。電子組件120可以包括具有第一端子121和第二端子122的前側，以及具有第三端子123的後側。電子組件120可以附接在槳型板113上，其中第三端子123通過界面140耦合到空腔基底1111。在例如其中第三端子123和空腔基底1111包括相同金屬類型的一些實例中，界面140可以表示直接金屬到金屬接合（例如，銅-銅接合），其中第三端子123和空腔基底1111的金屬擴散到彼此中。電子組件120可以附接到槳型板113上以允許第一端子121和第二端子122面向上。在一些實例中，可以曝露第一端子121和第二端子122。
電子組件120可以包括或稱為一個或多個晶粒、晶片或封裝。在一些實例中，電子組件120可以包括半導體晶粒、半導體晶片或半導體封裝，例如晶片級封裝。電子組件120可以包括例如半導體材料，例如矽。電子組件120可以包括被動元件或主動元件，例如一個或多個晶體管。在一些實例中，電子組件120可以包括電源裝置。在一些實例中，電子組件120可以包括記憶體裝置、數位信號處理器（DSP）、微處理器、網路處理器、電源管理處理器、音頻處理器、射頻（RF）電路、無線基帶片上系統（SoC）處理器、感測器，或特定應用積體電路（ASIC）。
在一些實例中，電子組件120的高度可以對應於或可以類似於空腔111的深度。在一些實例中，電子組件120的第一端子121和第二端子122可以與引線112或與基板110的側面110A基本上共面。在一些實例中，電子組件120的第一端子121和第二端子122可以通過引線112或基板110的側面110A伸出。
第一端子121可以位於電子組件120的前側處，並且可以包括或稱為襯墊、接合襯墊、連接盤、佈線層或金屬層。在一些實例中，第一端子121可以稱為源極端子。第一端子121可以包括導電材料，例如銅（Cu）、鋁（Al）、鈀（Pd）、鈦（Ti）、鎢（W）、鈦/鎢、鎳（Ni）、金（Au），或銀（Ag）。可以將第一端子121提供為電子組件120與外部組件之間的電觸點。
第二端子122可以位於電子組件120的前側處，並且可以與第一端子121橫向地間隔開。第二端子122可以包括或稱為襯墊、接合襯墊、連接盤、佈線層或金屬層。在一些實例中，第二端子122可以稱為閘極端子。第二端子122可以包括導電材料，例如銅（Cu）、鋁（Al）、鈀（Pd）、鈦（Ti）、鎢（W）、鈦/鎢、鎳（Ni）、金（Au），或銀（Ag）。可以將第二端子122提供為電子組件120與外部組件之間的電觸點。
第三端子123可以位於電子組件120的後側處。在一些實例中，第三端子123可以包括或稱為背墊金屬，並且可以覆蓋電子組件120的大部分後側。第三端子123可以包括或稱為襯墊、接合襯墊、連接盤、佈線層或金屬層。在一些實例中，第三端子123可以稱為汲極端子。在一些實例中，電子組件120的汲極123可以電耦合到槳型板113和引線112。第三端子123可以包括一個或多個導電材料層，例如銅（Cu）、鋁（Al）、鈀（Pd）、鈦（Ti）、鎢（W）、鈦/鎢、鎳（Ni）、金（Au）、銀（Ag），或鉻（Cr）、釩（V），或例如Ti/Ni/Ag、Ti/Ni/Au，或Cr/NiV/Ag的組合。可以將第三端子123提供為電子組件120與基板110之間的電觸點。
圖2F示出在製造的後期階段的電子裝置100的截面圖。在圖2F中所示的實例中，裝置囊封物130可以包封基板110的側面110A或側面110B。在一些實例中，裝置囊封物130可以填充在基板110的側面110A處的空腔111或凹槽110D。裝置囊封物130可以使引線112曝露。在一些實例中，裝置囊封物130可以與引線112基本上共面。裝置囊封物130可以覆蓋安裝在空腔111中的每一個內的電子組件120的側邊，同時曝露電子組件120的前側。裝置囊封物130可以在電子組件120的前側處曝露第一端子121和第二端子122。在一些實例中，裝置囊封物130可以與電子組件120的前側基本上共平面。在一些實例中，裝置囊封物130可以完全包封基板110的側面110B。在一些實例中，裝置囊封物130不包封基板110的側面110B。
裝置囊封物130可以包括或稱為模製材料、模製化合物、預浸料材料或樹脂。在一些實例中，裝置囊封物130可以包括填料增強聚合物、聚合物複合材料、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或矽酮樹脂。裝置囊封物130可以通過各種製程中的任一種形成，所述製程包含例如壓縮成型製程、真空層壓製程、液相囊封物成型製程，或層壓製程。在一些實例中，裝置囊封物130可以為電子組件120提供保護，以免受外部元件或環境曝露的影響。
圖2G示出在製造的後期階段的電子裝置100的截面圖。圖2I示出電子裝置100的截面圖和仰視圖。在圖2G中所示的實例中，鍍層150可以設置在引線112上，或電子組件120的第一端子121和第二端子122上。在一些實例中，鍍層150可以形成於引線112、第一端子121和第二端子122上，並且可以通過裝置囊封物130曝露。鍍層150可以使用例如無電極鍍覆或電鍍形成。在一些實例中，鍍層150可以包括例如錫、鎳、鈀、鈦或鎢的導電材料。在一些實例中，鍍層150可以防止引線112的曝露部分氧化。在一些實例中，外部互連件或外部組件可以電耦合到鍍層150。可以將鍍層150提供為引線112與外部互連件或外部組件之間的電觸點。還可以將鍍層150提供為第一端子121和第二端子122與外部互連件或外部組件之間的電觸點。
在圖2G中所示的實例中，可以執行用於分離基板110的單一化製程。在一些實例中，可以使用例如鋸片或雷射射束的工具執行單一化製程以將基板110彼此分離。在一些實例中，工具可以沿著如虛線所示的邊界線切割裝置囊封物130和基板110。單一化工具可以在穿過凹槽110D時切割裝置囊封物130和基板110，並且如圖2I中所示，可以曝露槳型板113的側邊。在圖2I中所示的實例中，可以完成包括基板110、電子組件120、裝置囊封物130，以及鍍層140和150的電子裝置100。在一些實例中，單一化工具可以沿著凹槽110D和開口110C切穿基板110，這可以有助於單一化製程，因為需要通過單一化工具沿著凹槽110D和開口110C切穿更少的基板材料。
在一些實例中，可以穿過凹槽110D在虛線處執行單一化，從而產生如圖2I中所示的單獨電子裝置100，其中引線112處於每個電子裝置100的相對側（例如，一條或多條引線112處於電子組件120的一側，並且另一條或多條引線112處於電子組件120的相對側）。
在一些實例中，可以鄰近於電子組件120穿過空腔111在虛線處執行單一化，從而產生如圖2J中所示的單獨電子裝置100'，其中一條或多條引線112處於電子裝置100'的一側，但沒有引線112處於電子裝置100'的相對側。在產生電子裝置100'的一些實例中，引線112或凹槽110D不需要形成於圖2G的兩個電子組件120之間，並且替代地兩個電子組件120可以設置在單個空腔111中，其中空腔111中的囊封物130在兩個電子組件120之間。
任選地，如圖2H處所示，基板110可以包含可濕性側1121，並且可以沿著可濕性側1121執行單一化製程。例如可濕性側1121的可濕性側可以包括或稱為凹槽或類似於凹槽，例如凹槽110D，並且包括塗覆其曝露表面的可濕性材料，例如鍍層150。在一些實例中，可濕性側1121可以通過曝露引線112的側邊的部分來形成。當形成可濕性側1121時，可以移除引線112之間的裝置囊封物130的部分。在一些實例中，可濕性側1121可以通過使用蝕刻移除引線112的側邊的部分或引線112之間的裝置囊封物130的部分來形成。在一些實例中，可濕性側1121可以形成於位於基板110的邊緣處的引線112處，以及位於邊界線處的引線112處。在一些實例中，鍍層150可以延伸到由可濕性側1121曝露的引線112的側邊。在一些實例中，可濕性側1121可以包含垂直側部分和水平側部分。鍍層150可以覆蓋與可濕性側1121相鄰的曝露且不含裝置囊封物130的引線112的端部，包含覆蓋垂直側部分和水平側部分。
類似於圖2G，在一些實例中，可以穿過可濕性側1121在虛線處執行單一化，從而產生單獨電子裝置101，其中一條或多條引線112處於電子裝置101的相對側（例如，一條或多條引線112處於電子組件120的一側，並且另一條或多條引線112處於電子組件120的相對側。
在一些實例中，可以鄰近於電子組件120穿過空腔111在虛線處執行單一化，從而產生單獨電子裝置101'，其中一條或多條引線112處於電子裝置101'的一側，但沒有引線112處於電子裝置101'的相對側。在產生電子裝置101'的一些實例中，引線112或可濕性側1121不需要形成於圖2H的兩個電子組件120之間，並且替代地兩個電子組件120可以設置在單個空腔111中，其中空腔111中的囊封物130在兩個電子組件120之間。
圖2J示出實例電子裝置100'的截面圖和平面圖。圖2J中所示的實例示出可以如何通過經由空腔111中的囊封物130沿著圖2G或圖2H的單一化虛線單一化來實現在電子裝置100'的一側具有一條或多條引線112，但在相對側沒有引線的電子裝置100'。所得電子裝置100'的尺寸可以小於圖2I中所示的電子裝置100的版本。
圖3A到3B示出用於製造實例電子裝置100的實例方法的截面圖或平面圖。在一些實例中，圖3A到3B可以對應於或可以替代圖2A到2C的階段，並且類似於針對圖2D到2I描述的組裝方法可以從圖3B繼續。
圖3A示出在製造的初始階段的電子裝置100的平面圖和截面圖。在圖3A中所示的實例中，可以製備包括空腔111、引線112和槳型板113的基板110。在一些實例中，基板110可以通過擠壓成形或通過衝壓形成為具有各種厚度。例如，其中引線112可以形成為具有較大厚度的基板110的部分，以及其中槳型板113可以形成為具有較小厚度的基板110的部分。在一些實例中，通過推動基板材料，例如金屬材料，例如銅、銅合金、鎳、鎳合金、鐵或鐵鎳合金穿過具有所需形狀的截面的晶粒孔，基板110可以形成為具有引線112、槳型板113和空腔111。空腔111可以通過槳型板113的頂部部分以及引線112的側邊限定。在一些實例中，基板110可以包括或稱為引線框架或雙規格引線框架。通過擠壓成形形成的基板110允許跳過用於形成空腔111的過程，因此可以簡化製造製程。
圖3B示出在製造的後期階段的電子裝置100的截面圖。在圖3B中所示的實例中，開口110C可以通過圖案化或衝壓製程形成於基板110中。開口110C可以形成為穿過基板110。在一些實例中，在執行圖3B的圖案化製程之後，可以通過執行圖2D到2I中所示的過程來形成電子裝置100。
圖4示出實例電子裝置200的截面圖。在圖4中所示的實例中，電子裝置200可以包括基板110、電子組件120、裝置囊封物130以及鍍層140和150。
在本實例中，裝置囊封物130可以曝露基板110的側面110B。在一些實例中，形成裝置囊封物130，而從不覆蓋基板110的側面110B。在一些實例中，電子裝置200可以通過從圖1中所示的電子裝置100移除覆蓋基板110的側面110B的囊封物130來形成。在一些實例中，可以通過蝕刻或研磨來移除位於基板110的側面110B上的囊封物130。在一些實例中，裝置囊封物130可以位於基板110的空腔111中以包封電子組件120的側邊，同時曝露基板110的側面110A和110B以及電子組件120的前側。在一些實例中，基板110的側面110B可以保持曝露以釋放從電子組件120產生的熱量。
圖5示出實例電子裝置300的截面圖。在圖5中所示的實例中，電子裝置300可以包括基板110、電子組件120、裝置囊封物130、鍍層140和150以及散熱片360。
在一些實例中，電子裝置300可以包括與先前描述的電子裝置200的那些元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在本實例中，電子裝置300可以包括電子裝置200以及耦合到電子裝置200的散熱片360。
在一些實例中，散熱片360可以包括或稱為散熱器，並且可以包括高導熱材料，例如銅或鋁。散熱片360可以增加在高溫（例如，高於175℃）下可操作的電子裝置300的熱容量。在一些實例中，散熱片360的面積可以基本上對應於基板110的面積，使得散熱片360的側壁可以與電子裝置200的周邊或側壁相鄰或基本上共面。在一些實例中，散熱片360的面積可以小於基板110的面積，使得散熱片360的一個或多個側壁可以凹入電子裝置200的周邊內，或使得散熱片360的一個或多個側壁可以與基板110的側面110B形成臺階。在一些實例中，散熱片360可以用於將從電子組件120產生的熱量釋放到環境。散熱片360可以附接到基板110的側面110B。在一些實例中，散熱片360可以使用界面材料361附接到基板110的側面110B。散熱片360可以具有約200 μm或更多的厚度。
在一些實例中，界面材料361可以包括或稱為黏合劑、熱界面材料、黏合膜，或黏合帶。在一些實例中，界面材料361可以包括熱固性黏合劑、可光固化黏合劑，或不可固化黏合劑（例如，橡膠類黏合劑、丙烯酸類黏合劑、乙烯基烷基醚類黏合劑、矽類黏合劑、聚酯類黏合劑、聚醯胺類黏合劑或聚氨酯類黏合劑）。在一些實例中，界面材料361可以包括導電材料，例如焊料、含有金屬的膏或燒結材料。在一些實例中，界面材料361可以在材料或結構方面類似於界面140。在一些實例中，界面材料361可以將從基板110產生的熱量傳遞到散熱片360。
在一些實例中，散熱片360可以與基板200的與空腔111相對的側面110B耦合，並且任選地可以包含塗層362以覆蓋散熱片360的部分。在一些實例中，塗層362可以覆蓋散熱片360的側壁。在一些實例中，塗層362可以覆蓋散熱片360的頂側。在一些實例中，塗層362可以延伸以覆蓋基板200的側面110B的部分。在一些實例中，塗層362可以包括導電材料或絕緣材料。例如，塗層362可以包括導電材料，例如錫、鎳、鈀、鈦或鎢或絕緣材料，例如模製化合物、環氧樹脂、聚合物、聚醯亞胺（PI）、聚丙烯（PP）或聚乙烯（PE）。在一些實例中，塗層362可以防止散熱片360氧化。在一些實例中，塗層362可以防止散熱片360和外部組件彼此電接觸。在一些實例中，塗層362可以使用鍍層、化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）、等離子體增強化學氣相沉積（PECVD）、薄片層合、印刷、模製、旋塗、噴塗、燒結或蒸發形成。
圖6示出實例電子裝置400的截面圖。在圖6中所示的實例中，電子裝置400可以包括基板410、電子組件120、裝置囊封物130以及鍍層140和150。
基板410可以包括空腔411、引線412和槳型板413。空腔411可以包括空腔基底4111和空腔壁4112。針對電子裝置100呈現閘極向下配置，其中電子組件120的閘極122面向下或背對基板410，如圖6中所示。在一些實例中，空腔411可以包括從空腔基底4111到空腔壁4112的有角度或有拐角轉折(cornered transition)。
基板410、裝置囊封物130，以及鍍層140和150可以稱為半導體封裝或封裝，並且可以為電子組件120提供保護以免受外部元件或環境曝露影響。半導體封裝可以提供外部組件與電子組件120之間的電耦合。
圖7A到7H示出用於製造實例電子裝置400的實例方法的截面圖或平面圖。圖7A示出在製造的早期階段的電子裝置400的平面圖和截面圖。在一些實例中，在圖7A的階段中的特徵或元件可以類似於在圖2A的階段中的對應特徵或元件。在圖7A中所示的實例中，可以製備具有側面110A和與側面110A相對的第二側面110B的原始基板110'。原始基板110'可以通過後續處理轉變成基板410或稱為基板410。
圖7B示出在製造的後期階段的電子裝置400的平面圖和截面圖。在一些實例中，在圖7B的階段中的特徵或元件可以類似於在圖2B的階段中的對應特徵或元件。在圖7B中所示的實例中，開口110C可以通過圖案化製程或衝壓或壓印製程形成於原始基板110'中。在一些實例中，開口110C可以通過以下方式形成：通過用衝壓工具或衝壓模壓印或衝壓原始基板110'移除原始基板110'的部分。
圖7C示出在製造的後期階段的電子裝置400的平面圖和截面圖。在一些實例中，在圖7C的階段中的特徵或元件可以類似於在圖2C的階段中的對應特徵或元件。在圖7C中所示的實例中，空腔411可以形成於基板410的側面410A處。在一些實例中，空腔411可以通過壓印或部分地衝壓基板410的側面410A來形成。例如，基板410可以放置於壓印模上，然後使用衝壓壓印，因此基板410的部分向下移位以形成空腔411。空腔411中的每一個可以提供可以安裝電子組件120的空間。空腔411可以包括空腔基底4111和空腔壁4112。空腔基底4111可以是安裝電子組件120的側面。在一些實例中，空腔基底4111可以是槳型板413的表面。可以通過面向空腔基底4111的引線412的側邊限定空腔壁4112。在一些實例中，可以限定空腔壁4112，而基板410的部分由於衝壓的動作而向下移位。在一些實例中，空腔壁4112可以基本上垂直於空腔基底4111，或者可以相對於空腔基底4111形成鈍角。
在圖7C中所示的實例中，包括空腔411、引線412和槳型板413的基板410可以通過壓印或部分地衝壓基板410形成。在一些實例中，引線412、槳型板413和空腔411可以同時通過壓印或部分地衝壓形成。引線412和槳型板413可以彼此電耦合。在一些實例中，基板410可以包括或稱為引線框架或壓印的引線框架。
引線412可以從槳型板413伸出。引線412可以由與基板410相同的材料，例如銅製成。可以將引線412提供為基板410與外部組件之間的電耦合路徑。引線412可以位於安裝電子組件120的空腔411外部。引線412可以與空腔411和槳型板413同時形成。在一些實例中，引線412可以是部分且不由衝壓按壓。在一些實例中，引線412可以具有與槳型板413的厚度類似的厚度。在一些實例中，槳型板413與引線412之間的高度差可以對應於空腔411中的每一個的深度。槳型板413和引線412可以彼此成一體，由基板410的單片材料限定。
圖7D示出在製造的後期階段的電子裝置400的平面圖和截面圖。在一些實例中，在圖7D的階段中的特徵或元件可以類似於在圖2D的階段中的對應特徵或元件。在圖7D中所示的實例中，界面140可以設置在空腔411內的槳型板413上，例如空腔基底4111上。
圖7E示出在製造的後期階段的電子裝置100的截面圖。在一些實例中，在圖7E的階段中的特徵或元件可以類似於在圖2E的階段中的對應特徵或元件。在圖7E中所示的實例中，電子組件120可以通過界面140與基板410耦合。電子組件120可以接納在空腔411中的每一個中。電子組件420可以包括具有第一端子121和第二端子122的前側，以及具有第三端子123的後側。電子組件120可以附接在槳型板413上，其中第三端子123耦合到界面140。電子組件120可以附接到槳型板113上以允許第一端子121和第二端子122面向上。在一些實例中，可以曝露第一端子121和第二端子122。
圖7F示出在製造的後期階段的電子裝置400的截面圖。在一些實例中，在圖7F的階段中的特徵或元件可以類似於在圖2F的階段中的對應特徵或元件。在圖7F中所示的實例中，裝置囊封物130可以包封基板410的側面410A和410B。在一些實例中，裝置囊封物130可以填充在基板410的側面410A處的空腔411。裝置囊封物130可以使引線412曝露在基板410的側面410A處。在一些實例中，裝置囊封物130可以與基板410的側面410A處的引線412基本上共面。裝置囊封物130可以覆蓋安裝在空腔411中的每一個內的電子組件120的側邊，同時曝露電子組件120的前側。在一些實例中，裝置囊封物130可以完全包封基板410的側面410B。
圖7G示出在製造的後期階段的電子裝置400的截面圖。圖7H示出電子裝置400的截面圖和仰視圖。在一些實例中，在圖7G到7H的階段中的特徵或元件可以類似於在圖2G到2I的階段中的對應特徵或元件。在圖7G中所示的實例中，鍍層150可以形成於引線412上，或電子組件120的第一端子121和第二端子122上。在一些實例中，鍍層150可以防止引線412的曝露部分氧化。在一些實例中，可以將鍍層150提供為引線412與外部互連件或外部組件之間的電觸點。
在圖7G中所示的實例中，可以執行用於分離基板410的單一化製程。在一些實例中，可以使用例如金剛石刀片或雷射射束的鋸切工具執行單一化製程以將基板410彼此分離。在一些實例中，鋸切工具可以沿著例如虛線的邊界線切割裝置囊封物130和基板410。如圖7H中所示，可以曝露引線412的側邊。在一些實例中，與相對於圖2H描述的過程類似的過程可以用於提供電子裝置400的可濕性側1121。在圖7H中所示的實例中，可以完成包括基板410、電子組件120、裝置囊封物130，以及鍍層140和150的電子裝置400。
圖8示出實例電子裝置500的截面圖。在圖8中所示的實例中，電子裝置500可以包括基板510、電子組件120、裝置囊封物130，以及鍍層140和150。
基板510可以包括空腔511、引線512、槳型板513和跡線514。空腔511可以包括空腔基底5111和空腔壁5112。針對電子裝置500呈現閘極向下配置，其中電子組件120的閘極122面向上或面向基板510，如圖5中所示。在一些實例中，閘極向上配置可以稱為內部閘極配置。在一些實例中，槳型板513可以與引線121耦合，並且跡線514可以與引線122耦合。端子123可以曝露在基板510的空腔側處。在一些實例中，裝置囊封物130可以在跡線514與槳型板513之間。
基板510、裝置囊封物130，以及鍍層140和150可以稱為半導體封裝或封裝，並且可以為電子組件120提供保護以免受外部元件或環境曝露影響。半導體封裝可以提供外部組件與電子組件120之間的電耦合。
圖9A到9J示出用於製造實例電子裝置500的實例方法的截面圖或平面圖。在一些實例中，在圖9的階段中的特徵或元件可以類似於在圖2的階段中的對應特徵或元件。
圖9A示出在製造的初始階段的電子裝置500的平面圖和截面圖。在一些實例中，在圖9A的階段中的特徵或元件可以類似於在圖2A的階段中的對應特徵或元件。在圖9A中所示的實例中，可以製備具有第一側面110A和與第一側面110A相對的第二側面110B的原始基板110'。原始基板110'可以通過後續處理轉變成基板510或稱為基板510。
圖9B示出在製造的後期階段的電子裝置500的平面圖和截面圖。在一些實例中，在圖9B的階段中的特徵或元件可以類似於在圖2B的階段中的對應特徵或元件。在圖9B中所示的實例中，開口110C可以形成於原始基板110'中。在一些實例中，可以通過蝕刻原始基板110'的部分來形成開口110C。在一些實例中，可以將一個或多個開口110C圖案化以隔離基板510的相鄰部分，或限定導電路徑，例如跡線514。
圖9C示出在製造的後期階段的電子裝置500的平面圖和截面圖。在一些實例中，在圖9C的階段中的特徵或元件可以類似於在圖2C的階段中的對應特徵或元件。在圖9C中所示的實例中，空腔511可以形成於基板510的側面110A處。在一些實例中，空腔511可以通過部分地蝕刻基板510的側面110A來形成。在一些實例中，空腔511可以包括與先前描述的空腔111的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。空腔511可以形成於槳型板513和跡線514上。在一些實例中，空腔511中的每一個可以包括空腔基底5111和空腔壁5112。空腔基底5111可以是安裝電子組件120的側面。在一些實例中，空腔基底5111可以限定槳型板513的表面以及跡線514的表面。可以通過面向空腔基底5111的引線512的側邊限定空腔壁5112。
在一些實例中，凹槽110D可以通過部分地蝕刻基板510來形成。在一些實例中，凹槽110D可以與空腔511同時形成。在一些實例中，凹槽110D可以限定引線512的側邊。在一些實例中，凹槽110D可以有助於單一化製程。
在圖9C中所示的實例中，包括空腔511、引線512、槳型板513和跡線514的基板510可以通過部分地蝕刻基板510形成。在一些實例中，基板510可以包括或稱為引線框架或蝕刻的引線框架。
在一些實例中，引線512可以包括與先前描述的引線112的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。引線512可以從槳型板513和跡線514伸出。在一些實例中，位於槳型板513上的引線512以及位於跡線514上的引線512可以彼此電斷開。可以將引線512提供為基板510與外部組件之間的電耦合路徑。在一些實例中，基板510可以包含在空腔511的一側上與跡線514耦合的引線512，以及在空腔511的另一側上或空腔511的同一側上與槳型板513耦合的多條引線512。當例如在圖9E中所示電子組件120處於空腔511中時，與跡線514耦合的引線512以及與槳型板513耦合的多條引線512可以處於電子組件120的不同側邊處，或電子組件的相同側邊處。
在一些實例中，槳型板513可以包括與先前描述的槳型板113的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。電子組件120的部分可以安裝在槳型板513上。在一些實例中，槳型板513的部分可以限定空腔基底5111的部分。槳型板513可以通過開口110C與跡線514分離。在一些實例中，槳型板513的面積可以大於跡線514的面積。
在一些實例中，跡線514可以包括或稱為島狀物。電子組件120的部分可以安裝在跡線514上。跡線514的部分可以限定空腔基底5111的部分。跡線514可以通過開口110C與槳型板513分離。一條或多條引線512可以形成於跡線514中的每一個上。在一些實例中，為了縮短圖案化的開口110C的路徑，跡線514可以形成於基板510的邊緣處。在一些實例中，跡線514中的每一個的面積可以小於槳型板513的中的每一個。
圖9D示出在製造的後期階段的電子裝置500的平面圖和截面圖。在一些實例中，在圖9D的階段中的特徵或元件可以類似於在圖2D的階段中的對應特徵或元件。在圖9D中所示的實例中，界面140可以形成於位於空腔511內的槳型板513和跡線514上。在一些實例中，界面140可以形成於空腔基底5111上。由於開口110C中的每一個形成於槳型板513中的每一個與跡線514中的每一個之間，因此界面140的面積可以小於電子組件120。
圖9E示出在製造的後期階段的電子裝置500的截面圖。在一些實例中，在圖9E的階段中的特徵或元件可以類似於在圖2E的階段中的對應特徵或元件。在圖9E中所示的實例中，電子組件120可以附接到界面140。在一些實例中，電子組件120可以通過界面材料附接到界面140。電子組件120可以安裝在槳型板513和跡線514上，並且可以接納在空腔511中。在一些實例中，大部分電子組件120可以位於槳型板513上，並且電子組件120的部分可以跨越開口110C位於跡線514上。
電子組件120可以接納在空腔511中，使得第一端子121和第二端子122接觸界面140並且使得第三端子123背對基板510。第一端子121可以電耦合到槳型板513的界面140。在一些實例中，電子組件120的源極121可以電耦合到槳型板513。在一些實例中，可以將第一端子121提供為電子組件120與基板510之間的電觸點。第二端子122可以電耦合到跡線514的界面140。在一些實例中，電子組件120的閘極122可以電耦合到跡線514。在一些實例中，可以將第二端子122提供為電子組件120與基板510之間的電觸點。第三端子123可以從基板510曝露。在一些實例中，可以將第三端子123提供為電子組件120與外部組件之間的電觸點。
圖9F示出在製造的後期階段的電子裝置500的截面圖。在一些實例中，在圖9F的階段中的特徵或元件可以類似於在圖2F的階段中的對應特徵或元件。在圖9F中所示的實例中，裝置囊封物130可以包封基板510的側面510A或510B。在一些實例中，裝置囊封物130可以填充形成於基板110上的空腔511、開口110C和凹槽110D。裝置囊封物130可以使引線512曝露。在一些實例中，裝置囊封物130可以與引線512基本上共面。裝置囊封物130可以覆蓋安裝在空腔511中的每一個內的電子組件120的側邊，同時曝露電子組件120的後側。裝置囊封物130可以在電子組件120的後側處曝露第三端子123。在一些實例中，裝置囊封物130可以與電子組件120的後側基本上共面。在一些實例中，裝置囊封物130可以完全包封基板110的側面510B。在一些實例中，裝置囊封物130不包封基板110的側面510B。
圖9G到9J示出在製造的後期階段的電子裝置500的截面圖。在一些實例中，在圖9G到9J的階段中的特徵或元件可以類似於在圖2G到2J的階段中的對應特徵或元件。在圖9G中所示的實例中，鍍層150可以形成於引線512和第三端子123上。在一些實例中，鍍層150可以形成於引線512和第三端子123上，並且通過裝置囊封物130曝露。在一些實例中，鍍層150可以防止引線512的曝露部分氧化。可以將鍍層150提供為引線512與外部互連件或外部組件之間的電觸點。可以將鍍層150提供為第三端子123與外部互連件或外部組件之間的電觸點。
在圖9G中所示的實例中，可以執行用於分離基板510的單一化製程。在一些實例中，鋸切工具可以沿著例如虛線的邊界線切割裝置囊封物130和基板510。鋸切工具可以在穿過凹槽110D時切割裝置囊封物130和基板510，並且如圖9I中所示，可以曝露槳型板513的側邊以及跡線514的側邊。因此，可以完成包括基板510、電子組件120、裝置囊封物130，以及鍍層140和150的電子裝置500。
在一些實例中，可以穿過凹槽110D在虛線處執行單一化，從而產生如圖9I中所示的單獨電子裝置500，其中引線512處於電子裝置500的相對側（例如，一條或多條引線512處於電子組件120的一側，並且另一條或多條引線512處於電子組件120的相對側）。
在一些實例中，可以鄰近於電子組件120穿過空腔511中的囊封物130在虛線處執行單一化，從而產生如圖9J中所示的單獨電子裝置500'，其中一條或多條引線510處於電子組件120的一側，但沒有引線處於相對側。在產生電子裝置500'的一些實例中，引線512或凹槽110D不需要形成於圖9G的兩個電子組件120之間，並且替代地兩個電子組件120可以設置在單個空腔511中，其中空腔511中的囊封物130在兩個電子組件120之間。
任選地，如圖9H中所示，可以在形成可濕性側5121之後執行單一化製程。在一些實例中，可濕性側5121可以包括與先前描述的可濕性側1121的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，鍍層150可以形成於由可濕性側5121曝露的引線512的側邊上。
類似於圖9G，在一些實例中，可以穿過可濕性側5121在虛線處執行單一化，從而產生單獨電子裝置501，其中引線512處於電子裝置501的相對側（例如，一條或多條引線512處於電子組件120的一側，並且另一條或多條引線512處於電子組件120的相對側。
在一些實例中，可以鄰近於電子組件120穿過空腔511中的囊封物130在虛線處執行單一化，從而產生單獨電子裝置501'，其中一條或多條引線512處於電子裝置501'的一側，但沒有引線512處於電子裝置501'的相對側。在產生電子裝置501'的一些實例中，引線512或可濕性側5121不需要形成於圖9H的兩個電子組件120之間，並且替代地兩個電子組件120可以設置在單個空腔511中，其中空腔511中的囊封物130在兩個電子組件120之間。
圖9J示出實例電子裝置500'的截面圖。圖9J中所示的實例示出可以如何通過經由空腔511中的囊封物130沿著圖9G或圖9H的單一化虛線單一化來實現在電子裝置500'的一側具有一條或多條引線512，但在相對側沒有引線的電子裝置500'（類似於圖2J的裝置100'）。所得電子裝置500'的尺寸可以小於圖9I中所示的電子裝置500的版本。
圖10示出實例電子裝置600的截面圖。在圖10中所示的實例中，電子裝置600可以包括基板610、電子組件120、裝置囊封物130，以及鍍層140和150。
基板610可以包括空腔611、引線612、槳型板613、跡線614以及基板囊封物615。空腔611可以包括空腔基底6111和空腔壁6112。針對電子裝置600呈現閘極向下配置，其中電子組件120的閘極122面向上或面向基板610，如圖6中所示。在一些實例中，基板囊封物615可以在跡線614與槳型板613之間。裝置囊封物130可以接觸與空腔611相對的基板610的側面並且接觸基板囊封物615。
在一些實例中，基板610可以包括與先前描述的基板510的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在本實例中，基板610可以包括位於基板510的開口中，例如在槳型板613與跡線614之間的基板囊封物615。
基板610、裝置囊封物130，以及鍍層140和150可以稱為半導體封裝或封裝，並且可以為電子組件120提供保護以免受外部元件或環境曝露影響。半導體封裝可以提供外部組件與電子組件120之間的電耦合。
圖11A到11K示出用於製造實例電子裝置600的實例方法的截面圖或平面圖。在一些實例中，在圖11的階段中的特徵或元件可以類似於在圖2的階段中的對應特徵或元件。
圖11A示出在製造的初始階段的電子裝置600的平面圖和截面圖。在一些實例中，在圖11A的階段中的特徵或元件可以類似於在圖2A或圖9A的階段中的對應特徵或元件。在圖11A中所示的實例中，可以製備具有第一側面110A和與第一側面110A相對的第二側面110B的原始基板110'。原始基板110'可以通過後續處理轉變成基板610或稱為基板610。
圖11B示出在製造的後期階段的電子裝置600的平面圖和截面圖。在一些實例中，在圖11B的階段中的特徵或元件可以類似於在圖2B或圖9B的階段中的對應特徵或元件。在圖11B中所示的實例中，開口110E可以通過圖案化製程形成於原始基板110'的側面110B處。開口110E可以通過部分地蝕刻到原始基板110'的側面110B中而形成為凹槽。在一些實例中，開口110E可以包括與先前描述的凹槽110D的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，開口110E可以包括與相對於圖9B描述的開口110C相似的佈局。
圖11C示出在製造的後期階段的電子裝置600的平面圖和截面圖。在圖11C中所示的實例中，基板囊封物615可以形成於開口110E中。基板囊封物615可以填充開口110E。在一些實例中，基板囊封物615可以包括與先前描述的裝置囊封物130的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，基板囊封物可以是與囊封物130相同或相似的材料。在一些實例中，基板囊封物615可以包括有機介電引線框架樹脂，並且囊封物130可以包括模製化合物。在一些實例中，囊封物130和基板囊封物615可以使用不同的介電材料在單獨的獨立製程中形成。在一些實例中，基板囊封物615可以與原始基板110'的側面110B基本上共面，或基板囊封物615可以曝露原始基板110'的側面110B。在一些實例中，基板囊封物615可以延伸以覆蓋原始基板110'的側面110B。
圖11D示出在製造的後期階段的電子裝置600的平面圖和截面圖。在一些實例中，在圖11D的階段中的特徵或元件可以類似於在圖2C或圖9C的階段中的對應特徵或元件。在圖11D中所示的實例中，空腔611可以形成於基板610的側面610A處。在一些實例中，空腔611可以通過部分地蝕刻基板610的側面610A來形成。與開口110E垂直對準的空腔611的部分可以曝露形成於開口110E中的基板囊封物615。在一些實例中，基板囊封物615可以與空腔基底6111共面。
在一些實例中，凹槽110D可以通過部分地蝕刻基板610來形成。在一些實例中，凹槽110D可以與空腔611同時形成。在一些實例中，凹槽110D可以限定引線612的側邊。在一些實例中，凹槽110D可以有助於單一化製程。
在圖11D中所示的實例中，包括空腔611、引線612、槳型板613、跡線614、開口110E、凹槽110D和基板囊封物615的基板610可以通過部分地蝕刻基板610形成。在一些實例中，基板610可以包括或稱為引線框架、蝕刻的引線框架或預模製的引線框架。
在一些實例中，引線612可以包括與先前描述的引線112或512的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。引線612可以從槳型板613和跡線614伸出。在一些實例中，位於槳型板613上的引線612以及位於跡線614上的引線612可以彼此電斷開。可以將引線612提供為基板610與外部組件之間的電耦合路徑。
在一些實例中，槳型板613可以包括與先前描述的槳型板113或513的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，槳型板613的部分可以限定空腔基底6111的部分。槳型板613可以通過基板囊封物615或開口110E與跡線614分離。在一些實例中，槳型板613的面積可以大於跡線614的面積。
在一些實例中，跡線614可以包括與先前描述的跡線514的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。跡線614的部分可以限定空腔基底6111的部分。跡線614可以通過基板囊封物615或開口110E與槳型板613分離。
圖11E示出在製造的後期階段的電子裝置600的平面圖和截面圖。在一些實例中，在圖11E的階段中的特徵或元件可以類似於在圖2D或圖9D的階段中的對應特徵或元件。在圖11E中所示的實例中，界面140可以形成於位於空腔611中的槳型板613和跡線614上。在一些實例中，界面140可以形成於空腔基底6111上。
圖11F示出在製造的後期階段的電子裝置600的截面圖。在一些實例中，在圖11F的階段中的特徵或元件可以類似於在圖2E或圖9E的階段中的對應特徵或元件。在圖11F中所示的實例中，電子組件120可以附接到界面140。電子組件120可以安裝在槳型板613和跡線614上，並且可以接納在空腔611中。在一些實例中，大部分電子組件120可以位於槳型板613上，並且電子組件120的部分可以跨越開口110E位於跡線614上。
電子組件120可以接納在空腔611中，使得第一端子121和第二端子122接觸界面140並且使得第三端子123背對基板510。第一端子121可以電耦合到槳型板613的界面140。在一些實例中，電子組件120的源極121可以電耦合到槳型板613。第二端子122可以電耦合到跡線614的界面140。在一些實例中，電子組件120的閘極122可以電耦合到跡線614。第三端子123可以從基板610曝露。
圖11G示出在製造的後期階段的電子裝置600的截面圖。在一些實例中，在圖11G的階段中的特徵或元件可以類似於在圖2F或圖9F的階段中的對應特徵或元件。在圖11G中所示的實例中，裝置囊封物130可以包封基板510的側面610A或610B。在一些實例中，裝置囊封物130可以填充形成於基板610上的空腔611和凹槽110D。在一些實例中，裝置囊封物130可以形成於基板囊封物615與電子組件120的前側之間。裝置囊封物130可以使引線612曝露。在一些實例中，裝置囊封物130可以與引線612基本上共面。裝置囊封物130可以覆蓋安裝在空腔611中的每一個內的電子組件120的側邊，同時曝露電子組件120的後側。裝置囊封物130可以在電子組件120的後側處曝露第三端子123。在一些實例中，裝置囊封物130可以與電子組件120的後側基本上共面。在一些實例中，裝置囊封物130可以完全包封在基板110的側面610B上方。在一些實例中，裝置囊封物130不包封在基板110的側面610B上方。
圖11H到11K示出在製造的後期階段的電子裝置600的截面圖。在一些實例中，在圖11H到11K的階段中的特徵或元件可以類似於在圖2G到2J或圖9G到9J的階段中的對應特徵或元件。在圖11H中所示的實例中，鍍層150可以形成於引線512和第三端子123上。在一些實例中，鍍層150可以形成於引線512和第三端子123上，並且通過裝置囊封物130曝露。在一些實例中，鍍層150可以防止引線612的曝露部分氧化。可以將鍍層150提供為引線612與外部互連件或外部組件之間的電觸點。可以將鍍層150提供為第三端子123與外部互連件或外部組件之間的電觸點。
在圖11H中所示的實例中，可以執行用於分離基板610的單一化製程。在一些實例中，鋸切工具可以沿著例如虛線的邊界線切割裝置囊封物130和基板610。鋸切工具可以在穿過凹槽110D時切割裝置囊封物130和基板610，並且如圖11J中所示，可以曝露槳型板613的側邊以及跡線614的側邊。因此，可以完成包括基板610、電子組件120、基板囊封物615、裝置囊封物130以及鍍層140和150的電子裝置600。
在一些實例中，可以穿過凹槽110D在虛線處執行單一化以產生如圖11J中所示的單獨電子裝置600，其中引線612處於電子裝置600的相對側。
在一些實例中，可以鄰近於電子組件120穿過空腔611中的囊封物130在虛線處執行單一化，以產生如圖11K中所示的單獨電子裝置600'，其中一條或多條引線612處於電子組件120的一側，但沒有引線處於相對側。在產生電子裝置600'的一些實例中，引線612或凹槽110D不需要形成於圖11G的兩個電子組件120之間，並且替代地兩個電子組件120可以設置在單個空腔611中，其中空腔611中的囊封物130在兩個電子組件120之間。
任選地，如圖11I中所示，可以在形成可濕性側6121之後執行單一化製程。在一些實例中，可濕性側6121可以包括與先前描述的可濕性側1121的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，鍍層可以形成於由可濕性側6121曝露的引線612的側邊上。
類似於圖11H，在一些實例中，可以穿過可濕性側6121在虛線處執行單一化，從而產生單獨電子裝置601，其中引線612處於電子裝置601的相對側（例如，一條或多條引線612處於電子組件120的一側，並且另一條或多條引線612處於電子組件120的相對側。
在一些實例中，可以鄰近於電子組件120穿過空腔611中的囊封物130在虛線處執行單一化，從而產生單獨電子裝置601'，其中一條或多條引線612處於電子裝置601'的一側，但沒有引線612處於電子裝置601'的相對側。在產生電子裝置601'的一些實例中，引線612和可濕性側6121不需要形成於圖11H的兩個電子組件120之間，並且替代地兩個電子組件120可以設置在單個空腔611中，其中空腔611中的囊封物130在兩個電子組件120之間。
圖11K示出實例電子裝置600'的截面圖。圖11K中所示的實例示出可以如何通過經由空腔611中的囊封物130沿著圖11H或圖11I的單一化虛線單一化來實現在電子裝置600'的一側具有一條或多條引線612，但在相對側沒有引線的電子裝置600'（類似於圖2J的電子裝置100'或圖9J的電子裝置500'）。所得電子裝置600'的尺寸可以小於圖11J中所示的電子裝置600的版本。
圖12示出實例電子裝置700的截面圖。在圖12中所示的實例中，電子裝置700可以包括基板610、電子組件120、裝置囊封物130、鍍層140和150，以及塗層770。電子裝置700可以類似於本文所描述的其它電子裝置，例如電子裝置600（圖10到11）。
在本實例中，裝置囊封物130可以曝露基板610的側面610B以及基板囊封物615。在一些實例中，裝置囊封物130可以曝露與基板610的側面610B基本上共面的基板囊封物615的部分。在一些實例中，電子裝置700可以通過從圖10到11中所示的電子裝置600移除覆蓋基板610的側面610B的囊封物130來形成。在一些實例中，可以通過蝕刻或研磨來移除位於基板610的側面610B上的囊封物130。在一些實例中，槳型板613的厚度也可以薄化，例如當從基板610的側面610B移除囊封物130時。在一些實例中，裝置囊封物130可以形成於基板610的空腔611中並且可以包封電子組件120的側面，同時曝露基板610的側面610A和610B、基板囊封物615的部分，以及電子組件120的第三端子123。
在一些實例中，塗層770可以形成於基板610的曝露側610B上。塗層770可以形成於槳型板613和跡線614上。在一些實例中，塗層770可以包括與先前描述的圖5的塗層362的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，塗層770可以包括導電材料或絕緣材料。在一些實例中，塗層770可以防止槳型板613或跡線614氧化。在一些實例中，塗層770可以防止槳型板613或跡線614電接觸外部組件。
為了最大化熱和電特性，相對於圖1到12描述的電子裝置可以被配置成最大化封裝體積內的導電材料的量。為了促進此目標，使用連續的導電基板，例如基板110、410、510、610（而不是例如在引線框架與電子裝置之間的固定夾）可以使在圖1到12的相應電子裝置中的導電材料的量可以為70%或更高。
應注意，為了簡潔起見，在未明確地說明可濕性側選項的情況下已示出或描述的示例性電子裝置還可以被配置成包含或支持使用針對其它實例描述的類似可濕性側結構或製造的可濕性側選項。例如，電子裝置200、300、400、700可以包括與相對於可濕性側1121（圖2H）、可濕性側5121（圖9H）、可濕性側6121（圖111）或變化描述的那些特徵類似的可濕性側特徵。
圖13示出實例模組裝置80的截面圖。在圖13中所示的實例中，模組裝置80可以包括一個或多個電子裝置800、一個或多個電子裝置801、基板810、基板820、模組囊封物830，以及一個或多個垂直互連件840或850。在一些實例中，具有堆疊的基板810和820的模組裝置80可以包括或稱為疊層封裝（POP）裝置。
電子裝置800或801可以電耦合到基板810或基板820。在一些實例中，電子裝置800或801可以耦合到基板810的頂側、基板810的底側、基板820的頂側，或基板820的底側。
在一些實例中，電子裝置800中的任一個可以類似於先前描述的電子裝置100、200、300、400、500、600或700中的任一個。在一些實例中，電子裝置801可以包括一個或多個半導體晶粒、半導體晶片或半導體封裝。在一些實例中，電子組件801可以包括被動組件或主動組件。在一些實例中，電子組件801可以包括引線接合結構或倒裝晶片接合結構。
基板810可以包括導電結構811、基板端子812和介電結構815。在一些實例中，導電結構811可以包括或稱為一個或多個跡線、襯墊、端子、通孔、凸塊下金屬化（UBM）、導體、導電材料、導電圖案、導電路徑、導電層、重新分佈層（RDL）、佈線圖案、跡線圖案，或電路圖案。基板810可以具有在約100 μm到約600 μm的範圍內的厚度。
例如，導電結構811可以包括導電材料，例如銅（Cu）、鋁（Al）、鈀（Pd）、鈦（Ti）、鎢（W）、鈦/鎢、鎳（Ni）、金（Au），或銀（Ag）。導電結構811可以使用例如濺鍍、無電極鍍覆、電鍍、物理氣相沉積（PVD）、化學氣相沉積（CVD）、金屬有機化學氣相沉積（MOCVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）或等離子體增強化學氣相沉積（PECVD）形成。導電結構811的部分可以曝露於基板810的頂側和底側。導電結構811可以跨越基板810傳遞或重新分佈信號、電流或電壓。
基板端子812可以耦合到導電結構811或者可以是導電結構811的一部分。在一些實例中，基板端子812可以定位成曝露於基板810的頂側或底側處。在一些實例中，基板端子812可以包括或稱為襯墊、連接盤、UBM、立柱或凸塊。在一些實例中，電子裝置800或801或垂直互連件840或850可以耦合到基板端子812。基板端子812可以提供基板810與電子裝置800或801之間，或基板810與垂直互連件840或850之間的電接觸。
介電結構815可以包括或稱為一個或多個介電層、鈍化層、阻焊層、核心層或預浸料層。在一些實例中，介電結構815可以包括電絕緣材料，例如聚合物、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並惡唑（PBO）、雙馬來醯亞胺三嗪（BT）、模製材料、酚醛樹脂、環氧樹脂、矽酮或丙烯酸酯聚合物。在一些實例中，介電結構815可以通過各種製程中的任一個，例如通過熱氧化、化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）、等離子體增強化學氣相沉積（PECVD）、薄片層合、印刷、旋塗、噴塗、燒結或蒸發形成。介電結構815可以為導電結構811提供保護以免受外部元件或環境曝露影響。在一些實例中，介電結構815可以將導電結構811的部分曝露於基板810的頂側和底側。
在一些實例中，基板820可以包括與先前描述的基板810的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。例如，基板820可以包括導電結構821、基板端子822和介電結構825，並且可以相應地類似於基板810的導電結構811、基板端子812和介電結構815。在一些實例中，基板820可以安裝在基板810上或形成於基板810上方。在一些實例中，基板810或基板820可以包括或稱為層壓基板、預成型基板或RDL基板。
在一些實例中，基板810或基板820可以是預成型基板。預成型基板可以在附接到電子裝置之前製造並且可以包括在相應導電層之間的介電層。導電層可以包括銅，並且可以使用電鍍製程形成。介電層可以是相對較厚的非光可限定層且可以以預成型膜形式而不是以液體形式附接，並且可以包含具有用於剛性或結構支撐的股線、織造物或其它無機顆粒等填料的樹脂。由於介電層是非光可限定的，因此可以通過使用鑽孔或激光來形成例如通孔或開口的特徵。在一些實例中，介電層可以包括預浸材料或味之素堆積膜（ABF）。預成型基板可以包含永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且介電層和導電層可以形成於永久性核心結構上。在其它實例中，預成型基板可以是無核心基板並且省略永久性核心結構，並且可以在犧牲載體上形成介電層和導電層，所述犧牲載體在形成介電層和導電層之後且在附接到電子裝置之前移除。預成型基板可以稱為印刷電路板（PCB）或層壓基板。可以通過半加成或改性半加成製程形成此種預成型基板。本揭示內容中的其它基板還可以包括預成型基板。
在一些實例中，基板810或基板820可以是重新分佈層（“RDL”）基板。RDL基板可以包括一個或多個導電重新分佈層和一個或多個介電層，所述導電重新分佈層和介電層（a）可以逐層形成於RDL基板將電耦合到的電子裝置上方，或（b）可以逐層形成於載體上方，所述載體可以在電子裝置和RDL基板耦合在一起之後完全移除或至少部分地移除。RDL基板可以在圓形晶圓上以晶圓級製程逐層製造為晶圓級基板，或在矩形或方形面板載體上以面板級製程逐層製造為面板級基板。RDL基板可以以加成堆積製程形成，所述加成堆積製程可以包含一個或多個介電層與限定相應導電重新分佈圖案或跡線的一個或多個導電層交替堆疊，所述導電重新分佈圖案或跡線被配置成共同（a）將電跡線扇出電子裝置的佔用空間外，或（b）將電跡線扇入電子裝置的佔用空間內。可以使用例如電鍍製程或無電極鍍覆製程等鍍覆製程來形成導電圖案。導電圖案可以包括導電材料，例如銅或其它可鍍覆金屬。可以使用例如光刻製程的光圖案化製程以及用於形成光刻遮罩的光致抗蝕劑材料來製作導電圖案的位置。RDL基板的介電層可以利用可以包含光刻遮罩的光圖案化製程來圖案化，通過所述光刻遮罩，光曝露於光圖案期望的特徵，例如介電層中的通孔。介電層可以由例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並惡唑（PBO）的光可限定的有機介電材料製成。此類介電材料可以液體形式旋塗或以其它方式塗布，而非以預成型薄膜形式附接。為了允許適當地形成期望的光限定特徵，此類光可限定的介電材料可以省略結構增強劑，或者可以是無填料的，並且沒有可能會干擾來自光圖案化製程的光的股線、織造物或其它顆粒。在一些實例中，無填料介電材料的此類無填料特性可以使得所得介電層的厚度減小。儘管上文描述的光可限定的介電材料可以是有機材料，但在其它實例中，RDL基板的介電材料可以包括一個或多個無機介電層。無機介電層的一些實例可以包括氮化矽（Si 3N 4）、氧化矽（SiO 2）或（SiON）。無機介電層可以通過使用氧化或氮化製程，而不是使用光限定的有機介電材料生長無機介電層來形成。此類無機介電層可以是無填料的並且無股線、織造物或其它不同的無機顆粒。在一些實例中，RDL基板可以省略永久性核心結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且這些類型的RDL基板可以稱為無核心基板。本揭示內容中的其它基板還可以包括RDL基板。
在一些實例中，模組囊封物830可以包括與先前描述的裝置囊封物130的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中，電子裝置800可以在基板810與基板820之間。在一些實例中，模組囊封物830可以形成於基板810與基板820之間。囊封物830可以接觸電子裝置800的側邊。在一些實例中，模組囊封物830可以形成於基板820上。模組囊封物830可以包封耦合到基板810或基板820的電子裝置800或801，或垂直互連件840或850。垂直互連件840或850可以與導電結構811或821耦合。在一些實例中，模組囊封物830可以為電子裝置800或801或垂直互連件840或850提供保護以免受外部元件或環境曝露影響。模組囊封物830可以具有在約150 μm到約300 μm的範圍內的厚度。
在一些實例中，垂直互連件840或850可以將基板810和基板820彼此電耦合。垂直互連件840或850可以耦合到基板810或820的基板端子812或822。在一些實例中，可以將垂直互連件840或850提供為基板810或820之間的電耦合路徑。在一些實例中，垂直互連件840或850的高度可以對應於位於基板810或820之間的模組囊封物830的高度。
在一些實例中，垂直互連件840可以包括或稱為焊料球、金屬芯球、金屬芯焊料塗覆球、垂直導線、柱體、支柱或凸塊。垂直互連件840可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。垂直互連件840可以由例如球滴製程、網版印刷製程、電鍍製程或沉積製程形成。
在一些實例中，垂直互連件850可以包括或稱為引線框架立方體。引線框架立方體850可以包括引線851和囊封物852。在一些實例中，引線851可以電耦合在基板810的基板端子812與基板820的基板端子822之間。在一些實例中，引線框架立方體850可以包括形成於引線851上的鍍層，並且鍍層可以連接到基板端子812或822。在一些實例中，引線851可以通過囊封物852彼此電斷開。
在一些實例中，垂直互連件850可以包括或稱為銅柱立方體（CCC），所述銅柱立方體包括由囊封物852包圍的基本上垂直的金屬柱（例如，銅柱）。在一些實例中，垂直柱可以包括垂直導線或電鍍柱。在一些實例中，囊封物852可以從上到下包圍CCC的垂直柱。
在一些實例中，模組裝置80任選地可以包含基板810或820中的僅一個，但不包含基板810或820中的另一個。例如，模組裝置80可能缺乏基板810，使得垂直互連件840/850的部分，或電子裝置800的部分可以從下部模組囊封物830曝露或伸出。此外，在一些實例中，模組裝置80不包含或具有模組囊封物830。在一些實例中，模組囊封物830可以在基板810或820的一側上，但不在基板810或820的相對側上。在一些實例中，電子裝置800可以完全延伸穿過囊封物830層的厚度，所述囊封物例如從基板810到基板820，或從基板820的頂部到上部囊封物830的頂部，或從基板820的底部到下部囊封物830的底部包封所述電子裝置。在一些實例中，電子裝置800的頂部或底部可以通過囊封物830包封，例如耦合到基板820的頂側的電子裝置800的頂部，或耦合到基板820的底部的電子裝置800的底部。在一些實例中，模組裝置80可以包括基板820，但不包括基板810，並且基板820可以包括層壓基板。在一些實例中，模組囊封物830可以在基板820的一側上，但不在基板820的相對側上。
圖14A到14E示出用於製造實例引線框架立方體850的實例方法的截面圖。圖14A示出在製造的初始階段的引線框架立方體850的截面圖。
在圖14A中所示的實例中，可以製備具有第一側面850A和與第一側面850A相對的第二側面850B的原始基板850'。在一些實例中，原始基板850'可以包括與先前描述的原始基板110'的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。
圖14B示出在製造的後期階段的引線框架立方體850的截面圖。在圖14B中所示的實例中，可以通過部分地蝕刻原始基板850'的側面850B來形成凹槽850C。凹槽850C可以沿著原始基板850'的第二側850B彼此橫向間隔地形成。在一些實例中，凹槽850C可以限定引線851的側邊的部分。
圖14C示出在製造的後期階段的引線框架立方體850的截面圖。在圖14C中所示的實例中，囊封物852可以包封原始基板850'的側面850B。在一些實例中，囊封物852可以包括與囊封物130或615的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物852可以填充凹槽850C。可以形成或研磨囊封物852以曝露原始基板850'的側面850B。
圖14D示出在製造的後期階段的引線框架立方體850的截面圖。在圖14D中所示的實例中，可以通過部分地蝕刻原始基板850'的側面850A來形成凹槽850D。凹槽850D可以與凹槽850C垂直對準以垂直地限定引線851。在一些實例中，凹槽850D可以延伸以達到囊封物852或凹槽850C，因此可以將相鄰引線851彼此電斷開或電隔離。在一些實例中，凹槽850D的形狀可以為弓形且可以在引線851之間。在一些實例中，凹槽850D可以構成引線851的側邊的部分。任選地，可以施加類似於囊封物852的另一囊封物層以填充凹槽850D。
在圖14D中所示的實例中，可以對包括引線851和囊封物852的引線框架執行單一化製程。在一些實例中，鋸切工具可以沿著例如虛線的邊界線切割囊封物852，因此可以形成引線框架立方體850，如圖14E中所示。在一些實例中，通過調整邊界線，引線框架立方體850可以包括比圖14E中所示更多或更少的引線851。在一些實例中，鍍層可以形成於引線851的頂側和底側上。
圖15A到15D示出實例電子裝置1-100的截面圖、俯視平面圖、仰視平面圖和X射線俯視平面圖。在圖15A到15D中所示的實例中，電子裝置1-100可以包括基板1-110、基板1-120、電子組件120、裝置囊封物130和界面140。在一些實例中，界面140可以包括導電界面。
基板1-110可以包括引線1-112、槳型板1-113、空腔1-111和繫桿1-115。基板1-120可以包括引線1-122、跡線1-123和繫桿1-125。引線1-122可以包括引線1-122A和引線1-122B。跡線1-123可以包括跡線1-123A和跡線1-123B。電子組件120可以包括第一端子121、在頂側上的第二端子122，以及在底側上的第三端子123，並且可以在基板1-110上方。在一些實例中，基板1-110可以包括基底或槳型板1-113，其中引線1-122可以在基底上方延伸。電子組件120可以在基底或槳型板1-113上方。在一些實例中，第三端子123可以與基板1-110耦合。基板1-120可以在電子組件1-122上方並且第一端子121可以與基板1-120耦合。導電界面140可以在第一端子121與基板1-120之間，並且另一導電界面140可以在第三端子123與基板1-110之間。
應理解，對繫桿1-115進行單一化的狀態在圖15A到15C中示出，並且尚未切割繫桿1-115的狀態在圖15D中示出。還將理解，尚未切割兩個電子裝置1-100的狀態在圖15D中示出。基板1-110、基板1-120、裝置囊封物130和界面140可以稱為半導體封裝，並且封裝可以為電子裝置1-100提供保護以免受外部因素或外部環境影響。囊封物130可以在基板1-110上方，並且可以接觸電子組件120的側邊並且還可以接觸基板1-120。在一些實例中，引線1-122和引線1-112可以從囊封物130的頂側曝露。如圖15B中所示，引線1-122A和引線1-122B可以從囊封物130的頂側曝露。
圖16A到16G示出用於製造實例電子裝置1-100的實例方法的截面圖。圖16A到16G的方法的過程或步驟可以類似於本文針對其它電子裝置描述的其它方法。
圖16A示出在製造的早期階段的半導體裝置1-100的截面圖。在圖16A中所示的實例中，可以提供基板1-110。在一些實例中，基板1-110可以包括或稱為引線框架。基板1-110可以包括基本上在垂直方向上延伸的引線1-112，以及基本上在水平方向上從引線1-112的底端延伸的槳型板1-113。在一些實例中，引線1-112可以在基板1-110的基底或槳型板1113上方延伸，並且基板1-110與引線1-112成單片式。引線1-112的厚度或高度可以相對大於槳型板1-113的厚度或高度，並且槳型板1-113的寬度或面積可以相對大於引線1-112的寬度或面積。空腔1111可以設置在槳型板1-113與引線1-112之間。引線1-112可以包括或稱為接腳或柱體。槳型板1-113可以包括或稱為基底或引線延伸部。在一些實例中，槳型板1-113可以以基本上矩形板的形式提供，並且引線1-112可以以基本上正方形支柱的形式提供於槳型板1113的一側處。基板1-110可以包括銅、鐵、鋁、鎳、鉻或合金。在一些實例中，可以通過壓印或蝕刻製程提供基板1-110。在一些實例中，壓印製程指代通過使用壓力機衝壓原始基板，同時借助於依序傳遞類型的按壓模製裝置依序傳遞原始基板來製造具有上述構造的基板1-110的製程。在一些實例中，蝕刻製程指代通過化學腐蝕原始基板來製造具有上述構造的基板1-110的製程。基板1-110可以具有根據電子組件120的面積變化的面積，並且可以具有約3毫米(mm)×3mm至約30mm×30 mm的面積。基板1-110可以具有根據電子組件120的厚度變化的厚度，並且可以具有約0.1mm至約2mm的厚度。引線1-112可以具有約0.1mm×0.1mm至約10 mm×30mm的面積，並且引線1-112可以具有約0.1mm至約2mm的厚度。槳型板1-113可以具有約3mm×3mm至約30mm×30mm的面積，並且槳型板1-113可以具有約0.1mm至約2mm的厚度。基板1-110可以將電子組件120電耦合到外部裝置，或者可以快速地釋放電子組件120的熱量。在一些實例中，基板1-110可以重新分佈電子組件120的電路徑。在一些實例中，設置在基板1-110上的引線1-112可以重新分佈電路徑。在一些實例中，為了改進電子裝置1100的生產良率，可以以矩陣或條帶的形式提供基板1-110，並且單獨的基板單元可以通過繫桿1-115或框架彼此耦合（參見圖15D）。繫桿1-115可以具有約0.1 mm至約0.5 mm的長度，並且繫桿1-115可以具有約0.1mm至約2mm的厚度。在一些實例中，引線1-112可以與基板1-110或槳型板1-113成一體、與基板1-110或槳型板1-113連續，或是與基板1-110或槳型板1-113相同的零件的一部分。在一些實例中，引線1-112可以與基板1-110或槳型板1-113不同、與基板1-110或槳型板1-113不連續，或是與基板1-110或槳型板1-113不同的零件的一部分。
圖16B示出在製造的後期階段的半導體裝置1-100的截面圖。在圖16B中所示的實例中，界面140可以設置在基板1-110上。在一些實例中，界面140可以在空腔1-111的基底處設置在槳型板1-113上。在一些實例中，界面140的面積可以類似於電子組件120的面積。界面140可以包括或稱為鍍層、焊料、導電黏合劑，或導電膏。在一些實例中，界面140可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。在一些實例中，可以通過將焊料鍍覆在槳型板1-113上，或將焊膏分配在槳型板1-113上來提供界面140。界面140可以具有約0.2mm×0.2mm至約25mm×25mm的面積，並且界面140可以具有約0.010 mm至約0.2 mm的厚度。界面140可以將電子組件120電耦合或機械耦合到槳型板1-113上。
圖16C示出在製造的後期階段的半導體裝置1-100的截面圖。在圖16C中所示的實例中，可以提供電子組件120。在一些實例中，電子組件120可以設置或安裝在槳型板1-113上。電子組件120可以設置或安裝在界面140上。電子組件120可以包括或稱為半導體晶粒、晶片或封裝。在一些實例中，電子組件120可以稱為薄晶粒。在一些實例中，電子組件120可以包括或稱為電源裝置，例如絕緣柵雙極晶體管（IGBT）或金屬氧化物半導體場效應管（MOSFET）。在一些實例中，在將電子組件120提供於界面140上之後，可以執行回焊製程。在一些實例中，回焊溫度可以是約150攝氏度（°C）至約250°C。通過回焊製程，界面140可以熔化，然後通過後續冷卻過程固化。電子組件120的第三端子123可以通過界面140電耦合或機械耦合到基板1-110的槳型板1-113。在一些實例中，在回焊製程之後，可以執行清潔製程以清除焊劑。電子組件120可以具有約0.2mm×0.2mm至約25mm×25mm的面積，並且電子組件120可以具有約0.02mm至約0.775mm的厚度。在一些實例中，電子組件120的厚度可以小於空腔1-111的深度或引線1-112的厚度。在一些實例中，電子組件120可以包括第一端子121，例如源極電極或汲極電極，以及設置在頂側上的第二端子122，例如閘極電極或控制電極，以及設置在底側上的第三端子123，例如汲極電極或源極電極。在一些實例中，第一端子121的面積可以大於第二端子122的面積。在一些實例中，第三端子123的面積可以大於第一端子121的面積。第一端子121可以具有約0.1mm×0.1mm至約24mm×24 mm的面積，並且第一端子121可以具有約0.1微米（μm）至約10 μm的厚度。第二端子122可以具有約0.1mm×0.1mm至約1mm×1mm的面積，第二端子122可以具有約0.1 μm至10 μm的厚度。第三端子123可以具有約0.2 mm×0.2 mm至約25 mm×25 mm的面積，並且第三端子123可以具有約0.1 μm至約10 μm的厚度。在一些實例中，在第一端子121與第二端子122之間施加的電流可以由供應到第二端子122的電壓或電流控制。
圖16D示出在製造的後期階段的半導體裝置1-100的截面圖。在圖16D中所示的實例中，界面140可以設置在電子組件120上。在一些實例中，第一界面140可以設置在第一端子121上並且第二界面140可以設置在第二端子122上。界面140的相應面積可以類似於每個對應的第一端子121或第二端子122的面積。可以通過將焊料鍍覆在第一端子121和第二端子122上或將焊膏分配到其上來提供界面140。界面140可以具有約0.010 mm至約0.2 mm的厚度。界面140可以分別將基板1-120電耦合或機械耦合到電子組件120的第一端子121和第二端子122。在一些實例中，電子組件120上的界面140的熔點可以等於或低於基板1-110上的界面140的熔點。
圖16E示出在製造的後期階段的半導體裝置1-100的截面圖。在圖16E中所示的實例中，可以提供基板1-120。基板1-120可以設置或堆疊在電子組件120上。在一些實例中，基板1-120可以包括或稱為引線框架。基板1120可以包括引線1-122和跡線1-123。引線1-122可以包括引線1-122A和引線1-122B，並且可以與引線1-112相對地定位。在一些實例中，三條引線1-112可以在一側佈置成一條線，並且一條引線1-122A和兩條引線1-122B可以在與一側相對的另一側佈置成一條線。跡線1-123可以包括跡線1-123A和跡線1-123B。在一些實例中，跡線1-123可以包括或稱為指狀物、引線路徑或引線延伸部。引線1-122A和引線1-122B可以設置在基板1-110上方以便與基板1-110間隔開。跡線1-123A可以設置在位於第一端子121上的界面140上，並且跡線1-123B可以設置在位於第二端子122上的界面140上。通過回焊製程，跡線1-123A可以通過界面140電耦合或機械耦合到第一端子121，並且跡線1-123B通過界面140電耦合或機械耦合到第二端子122。在一些實例中，在回焊製程之後，可以執行清潔製程或等離子清潔製程。在一些實例中，引線1-122的厚度可以大於跡線1-123的厚度。在一些實例中，跡線1-123A的面積或寬度可以大於跡線1-123B的面積或寬度。在一些實例中，跡線1-123A的面積可以對應於第一端子121的面積，並且跡線1-123B的面積可以對應於第二端子122的面積。基板1-120可以包括銅、鐵、鋁、鎳、鉻或合金。在一些實例中，基板1120形成製程和材料可以類似於基板1-110的形成製程和材料。基板1-120可以具有根據電子組件120的寬度變化的寬度，並且可以具有約0.5 mm×0.5 mm至約20 mm×30 mm的寬度。基板1-120可以具有根據電子組件120的寬度變化的厚度，並且可以具有約0.1 mm至約2 mm的厚度。引線1-122可以具有約0.1 mm×0.1 mm至約10 mm×30 mm的面積，並且引線1-122可以具有約0.1 mm至約2 mm的厚度。跡線1-123可以具有約0.1 mm至約1.5 mm的厚度。基板1-120可以將電子組件120電耦合到外部裝置，或者可以快速地釋放電子組件120的熱量。在一些實例中，基板1-120可以重新分佈電子組件120的電路徑。在一些實例中，設置在基板1-120上的引線1-122A和引線1-122B可以重新分佈電路徑。在一些實例中，為了改進電子裝置1-100的生產良率，基板1-120可以以矩陣或條帶的形式提供，並且單獨的基板單元可以通過繫桿1-125彼此耦合（參見圖15D）。繫桿1-125可以具有約0.1 mm至約0.5 mm的長度，並且繫桿1-125可以具有約0.1 mm至約2 mm的厚度。在一些實例中，可以在製造的後期階段移除繫桿1-115和繫桿1-125。
基板1-110可以使用多條引線1-112重新分佈用於電子組件120的第三端子123的電路徑，並且基板1-120可以使用多條引線1-122重新分佈用於電子組件120的第一端子121和第二端子122的電路徑。
圖16F示出在製造的後期階段的半導體裝置1-100的截面圖。在圖16F中所示的實例中，可以提供裝置囊封物130。在一些實例中，裝置囊封物130可以接觸或界定基板1110、電子組件120、界面140和基板1-120。囊封物130可以在電子裝置120與引線1-112之間的空腔1-111中。囊封物130可以接觸與空腔1-111相對的引線1-112的側邊，並且可以接觸與引線1-112相對的槳型板1-113的側邊。在一些實例中，裝置囊封物130的高度或厚度可以大於基板1-120的高度或厚度。在一些實例中，基板1-110的區域可以從裝置囊封物130曝露。在一些實例中，槳型板1-113的底側可以從裝置囊封物130曝露。裝置囊封物130可以包括或可以稱為模製化合物、樹脂、密封劑、填料增強聚合物或有機主體。在一些實例中，裝置囊封物130可以包括環氧樹脂或酚醛樹脂、碳黑，或二氧化矽填料。在一些實例中，裝置囊封物130可以通過壓縮成型製程、傳遞成型製程、液相囊封物成型製程、真空層壓製程、錫膏印刷製程或膜輔助成型製程來提供。壓縮成型製程可以是先前將可流動樹脂供應到模具並且將基板放置於模具中以隨後固化可流動樹脂的製程，並且傳遞成型製程可以是圍繞基板將可流動樹脂供應到模具的門（供應孔）的製程。裝置囊封物130可以具有約3 mm×3 mm至約30 mm×30 mm的面積，以及約0.1 mm至約2 mm的厚度。裝置囊封物130可以為電子組件120提供保護以免受外部元件或環境曝露影響，並且可以被配置成允許快速地釋放電子組件120的熱量。
圖16G示出在製造的後期階段的半導體裝置1-100的截面圖。在圖16G中所示的實例中，裝置囊封物130可以例如通過研磨薄化。在一些實例中，可以將裝置囊封物130的頂側薄化，直到曝露基板1-110和基板1-120。在一些實例中，可以將裝置囊封物130薄化，直到曝露引線1-112和引線1-122的頂側。在一些實例中，可以將裝置囊封物130薄化，直到曝露引線1-122A和引線1-122B的頂側。在一些實例中，耦合到組件120的端子123的引線1-112、耦合到組件120的端子121的引線1-122A，以及耦合到組件120的端子122的引線1-122B可以從裝置囊封物130曝露。囊封物130可以接觸跡線1-123的頂側，並且囊封物130可以接觸與跡線1123相對的引線1-122的側邊。
在一些實例中，可以執行電鍍製程、標記製程、單一化製程，或運輸製程。在一些實例中，電鍍製程可以包括在從裝置囊封物130的頂側曝露的引線1-112、引線1-122A和引線1-122B上提供抗氧化膜。在一些實例中，抗氧化膜可以包括金（Au）、銀（Ag）、鎳（Ni）、鈀（Pd）、焊料（Sn）或有機可焊性防腐劑（OSP）。標記製程可以包括使用激光或油墨在裝置囊封物130或槳型板1-113的表面上標記產品名稱或製造商名稱。單一化製程可以包括通過鋸切或切割將以具有行和列的矩陣或條帶的形式製造的電子裝置1-100分離成單獨的電子裝置1-100。在一些實例中，可以在單一化製程中鋸切或移除繫桿1-115和繫桿1-125，以將基板1-110和基板1-120的一些區域彼此電分離或機械分離。在一些實例中，可以通過鋸切繫桿1-115將單元基板1-110單一化。在一些實例中，通過鋸切繫桿1-125，可以將單元基板1-120單一化，並且引線1-122A和引線1-122B可以彼此電分離或機械分離。運輸製程可以包括將單一化的單元電子裝置1-100放入抗靜電託盤中。
根據本揭示內容的電子裝置1-100可以具有通過重新分佈結構，例如基板1-110和基板1-120增強的佔用面積設計靈活性。另外，通過增加焊料量實現大的外部襯墊可以增加板級可靠性。另外，由於封裝輪廓的襯墊移位到一側，因此可以有助於外部襯墊連接的視覺檢查。另外，在一些實例中，例如或類似於針對可濕性側1121相對於圖1H描述的可濕性側結構或製程可以施加到引線1-112、引線1-122A或引線1-122B，以增加板級可靠性。
圖17A到17D示出實例電子裝置2-100的截面圖、俯視平面圖、仰視平面圖和X射線俯視平面圖。在圖17A到17D中所示的實例中，電子裝置2-100可以包括基板2-110、基板2-120、電子組件120、裝置囊封物130和界面140。基板2-110可以包括引線2-112、槳型板1-113、空腔1-111和繫桿1-115。基板2-120可以包括引線1-122、引線2-122、跡線1-123和繫桿1-125。電子裝置2-100可以類似於本文公開的其它電子裝置，例如圖15A到15D中所示的電子裝置1-100，並且可以包括具有引線2-122的基板2-120。在一些實例中，引線2-122可以例如經由導電界面140與引線2-112耦合，並且引線2-122可以從囊封物130的頂側曝露。在一些實例中，引線2-112或引線2-122可以在基板2-110的基底或槳型板1-113上方延伸。在一些實例中，引線2-112可以與基板2-110成單片式，並且引線2-122可以是基板2-120的一部分。
圖18A到18G示出用於製造實例電子裝置2-100的實例方法的截面圖。圖18A到18G的方法的過程或步驟可以類似於本文針對其它電子裝置，例如相對於電子裝置1-100的圖16A-16G的方法描述的其它方法。
圖18A示出在製造的早期階段的半導體裝置2-100的截面圖。在圖18A中所示的實例中，可以提供基板2-110。在一些實例中，基板2-110可以包括基本上在垂直方向上的引線2-112，以及基本上在水平方向上從引線2-112延伸的槳型板1-113。引線2-112的厚度或高度可以相對大於槳型板1-113的厚度或高度，並且槳型板的寬度或面積可以相對大於引線2-112的寬度或面積。基板2-110可以類似於圖16A中所示的基板1-110，並且圖18A中所示的引線2-112的厚度或高度可以小於圖16A中所示的引線1-112的厚度或高度。
圖18B示出在製造的後期階段的半導體裝置2-100的截面圖。在圖18B中所示的實例中，界面140可以設置在基板1-110上。在一些實例中，界面140可以設置在位於空腔1-111下方的槳型板1-113上。
圖18C示出在製造的後期階段的半導體裝置2-100的截面圖。在圖18C中所示的實例中，可以提供電子組件120。在一些實例中，電子組件120可以設置在界面140上。在一些實例中，電子組件120的厚度或高度可以類似於引線2-112的厚度或高度。在一些實例中，圖18C中所示的電子組件120的厚度或高度可以大於圖16C中所示的電子組件120的厚度或高度，使得圖18A中所示的引線2-112的厚度或高度可以等於或大於圖16A中所示的引線1-112的厚度或高度。
圖18D示出在製造的後期階段的半導體裝置2-100的截面圖。在圖18D中所示的實例中，界面140可以設置在引線2-112的頂側上以及電子組件120和引線2-112上。在一些實例中，界面140可以設置在第一端子121和第二端子122上。
圖18E示出在製造的後期階段的半導體裝置2-100的截面圖。在圖18E中所示的實例中，可以提供基板2-120。基板2-120可以設置在電子組件120和基板2-110上。在一些實例中，基板2-120的引線2-122可以設置在基板2-110的引線2-112上。界面140可以插入引線2-122與引線2-112之間。在一些實例中，引線2-112包括多條引線2-112，並且引線2-122包括相同數目的引線2-122。在一些實例中，引線1-122的厚度可以類似於引線2-122的厚度。基板2-120的跡線1-123可以通過界面140電耦合到或機械耦合到電子組件120的第一端子121和第二端子122，並且基板2-120的引線2-122可以通過界面140電耦合到或機械耦合到基板2-110的引線2-112。
圖18F示出在製造的後期階段的半導體裝置2-100的截面圖。在圖18F中所示的實例中，可以提供裝置囊封物130。在一些實例中，裝置囊封物130可以接觸或界定基板2110、電子組件120、界面140和基板2-120。在一些實例中，裝置囊封物130的高度可以大於基板2-120的高度。在一些實例中，基板2-120的引線2-122也可以接觸裝置囊封物130或由裝置囊封物130界定。
圖18G示出在製造的後期階段的半導體裝置2-100的截面圖。在圖18G中所示的實例中，可以將裝置囊封物130薄化。在一些實例中，可以使用磨碎機將裝置囊封物130的頂側薄化，直到曝露基板2-120。在一些實例中，可以將裝置囊封物130薄化，直到曝露引線1-122和引線2-122的頂側。在一些實例中，耦合到組件120的端子123的引線2-112、耦合到組件120的端子121的引線1-122A，以及耦合到組件120的端子122的引線1-122B可以從裝置囊封物130曝露。在一些實例中，抗氧化膜可以設置在從裝置囊封物130曝露的引線2-122、引線1-122A和引線1-122B上。
根據本揭示內容的電子裝置2-100可以具有通過重新分佈結構，例如基板2-110和基板2-120改進的佔用面積設計靈活性。另外，通過增加焊料量實現大的外部襯墊可以增強板級可靠性。另外，由於封裝輪廓的襯墊移位到一側，因此可以有助於外部襯墊連接的視覺檢查。另外，在一些實例中，例如或類似於針對可濕性側1121相對於圖1H描述的可濕性側結構或製程可以施加到引線1-112、引線1-122A或引線1-122B，以增強板級可靠性。
圖19示出實例電子裝置2-100A的截面圖。在圖19中所示的實例中，電子裝置2-100A可以類似於圖17A中所示的電子裝置2-200。電子組件120可以相對較厚，或基板2-120的引線1-122可以具有低於跡線1-123突出的下部突起1-122C。下部突起1-122C可以朝向基板2-110延伸。在一些實例中，電子組件120的厚度或高度可以大於引線2-112的厚度或高度。在一些實例中，電子組件120可以稱為厚晶粒。在一些實例中，下部突起1-122C可以朝向槳型板1-113突出並且可以與電子組件120間隔開。在一些實例中，下部突起1-122C可以朝向槳型板1-113突出，同時與電子組件120的側邊間隔開。
圖20A到20D示出實例電子裝置3-100的截面圖、俯視平面圖、仰視平面圖和X射線俯視平面圖。在圖20A到20D中所示的實例中，電子裝置3-100可以包括基板3-110、基板2-120、基板3-130、電子組件120、裝置囊封物130和界面140。電子裝置3-100可以類似於本文公開的其它電子裝置，例如電子裝置1-100（圖15A到15D）或電子裝置2200（圖17A-17D），並且可以包括基板2-120與基板3-110之間的基板3-130。基板3-110可以包括槳型板1-113，但未必包括垂直引線。基板3-130可以包括垂直引線3-132。引線3-132可以包括或稱為接腳、柱體或圍欄。在一些實例中，引線2-122或引線3-132可以在基板3-110的基底或槳型板1-113上方延伸。在一些實例中，基板3-110可以與引線2-122分離並且可以經由垂直引線3-132與引線2-122耦合。
圖21A到21G示出用於製造實例電子裝置3-100的實例方法的截面圖。圖21A到21G的方法的過程或步驟可以類似於本文針對其它電子裝置例如相對於電子裝置1-100的圖16A到16G的方法，或電子裝置2-100的圖18A到18G的方法描述的其它方法。
圖21A示出在製造的早期階段的半導體裝置3-100的截面圖。在圖21A中所示的實例中，可以提供基板3-110。基板3-110可以包括槳型板1-113。在一些實例中，槳型板1-113可以包括基本上平面的頂側以及與頂側相對的基本上平面的底側。在一些實例中，槳型板1113的頂側的寬度或面積可以大於底側的寬度或面積。在一些實例中，槳型板1-113可以包括設置在基板3-110的頂側與底側之間的側邊處的橫向凹部。
圖21B示出在製造的後期階段的半導體裝置3-100的截面圖。在圖21B中所示的實例中，界面140可以設置在基板3-110上。在一些實例中，界面140可以設置在槳型板1-113上的將定位電子組件120的區域，以及槳型板1-113上的將定位基板3-130的區域上。在一些實例中，界面140可以大致地設置在槳型板1-113的中心處，並且另一界面140可以大致地設置在槳型板1-113的邊緣處。界面140可以彼此間隔開。
圖21C示出在製造的後期階段的半導體裝置3-100的截面圖。在圖21C中所示的實例中，可以提供電子組件120和基板3-130。在一些實例中，電子組件120可以設置在大致地設置在槳型板1-113的中心處的界面140上，並且基板3-130可以設置在大致地設置在槳型板1-113的邊緣處的界面140上。在一些實例中，基板3-130的引線3-132可以設置在大致地設置在槳型板1-113的邊緣處的界面140上。在一些實例中，基板3-130的引線3-132可以包括或稱為柱體。基板3-130可以具有約0.1 mm×0.1 mm至約10 mm×30 mm的面積，並且基板3-130可以具有約0.1 mm至約2 mm的厚度。引線3-132可以具有約0.1 mm×0.1 mm至約10 mm×30 mm的面積，並且引線3-132可以具有約0.1 mm至約2 mm的厚度。在一些實例中，基板3-130的厚度可以類似於電子組件120的厚度。
圖21D示出在製造的後期階段的半導體裝置3-100的截面圖。在圖21D中所示的實例中，界面140可以設置在電子組件120和基板3-130上。在一些實例中，界面140可以設置在引線3-132上。
圖21E示出在製造的後期階段的半導體裝置3-100的截面圖。在圖21E中所示的實例中，可以提供基板2-120。基板2-120可以設置在電子組件120和基板3-130上。在一些實例中，基板2-120的引線2-122可以設置在位於引線3-132上的界面140上。基板2-120的跡線1-123可以通過界面140電耦合到或機械耦合到電子組件120的第一端子121和第二端子122，並且基板2-120的引線2-122可以通過界面140電耦合到或機械耦合到基板3-130的引線3-132。
圖21F示出在製造的後期階段的半導體裝置3-100的截面圖。在圖21F中所示的實例中，可以提供裝置囊封物130。在一些實例中，裝置囊封物130可以接觸或界定基板2110、基板3-130、電子組件120、界面140和基板3-110。在一些實例中，基板3-130的引線3-132也可以接觸裝置囊封物130或由裝置囊封物130界定。
圖21G示出在製造的後期階段的半導體裝置3-100的截面圖。在圖21G中所示的實例中，可以將裝置囊封物130薄化。在一些實例中，裝置囊封物130可以薄化，直到基板2-120的引線1-122和引線2-122的頂側從裝置囊封物130曝露。
圖22A到22B示出用於製造實例電子裝置3-100的實例方法的截面圖和俯視平面圖。在圖22A中所示的實例中，可以提供基板3-110、基板3-130和基板2-120。基板3-110可以包括或稱為底部引線框架、晶粒襯墊或槳型板，並且可以以其中多個單元通過繫桿1-115彼此耦合的矩陣或條帶形式提供。基板3-130可以包括或稱為中間引線框架或柱體，並且可以以其中多個單元通過繫桿3-135彼此耦合的矩陣或條帶形式提供。基板2-120可以包括或稱為頂部引線框或固定夾，並且可以以其中多個單元通過繫桿1-125彼此耦合的矩陣或條帶形式提供。在一些實例中，分別設置在基板3-110、基板3-130和基板2-120上的繫桿1-115、3-135和1-125可以在電子裝置3-100的製造的後期階段全部分離或移除。
在圖22B中所示的實例中，具有插入基板3-110、基板3-130和基板2-120中的每一個之間的電子組件120的中間裝置可以位於基本上平面的下部夾具191與基本上平面的上部夾具192之間，之後執行回焊製程。在一些實例中，下部夾具191和上部夾具192可以相對於彼此壓縮，並且可以施加約150°C至約250°C的溫度。
圖23A到23B示出用於製造實例電子裝置4-100的實例方法的截面圖或俯視平面圖。電子裝置4-100可以類似於本文所描述的其它電子裝置，例如電子裝置1-100（圖15A到15D）、2-100（圖17A-17D）、或3-100（圖20A到20D）。
在圖23A中所示的實例中，基板2-120可以包括引線1-122、跡線1-123且引線2-122。在一些實例中，基板2-210或跡線1-123可以包括彎曲或傾斜部分1-126，所述彎曲或傾斜部分從引線1-122延伸並且低於引線1-122定位跡線1-123以與電子組件120。在一些實例中，跡線1-123或傾斜部分1-126的厚度可以與引線1-122的厚度相同。
在一些實例中，引線1-122和引線2-122可以通過繫桿1-125彼此耦合。可以提供裝置囊封物130以包封基板3-110、基板3-130、基板2-120且電子組件120。
如圖23A中所示，在包封之後，繫桿1-125可以通過薄化來分離或移除。在一些實例中，可以使用磨碎機將裝置囊封物130薄化，直到移除繫桿1-125。繫桿1-125的分離可以將引線1-122和引線2-122彼此電隔離或機械隔離。
如圖23B中所示，在一些實例中，可以使用金剛石刀片或雷射射束鋸切繫桿1-125、裝置囊封物130且繫桿1-115以將單獨電子裝置4-100單一化。在一些實例中，代替基板3-110和引線3-130，電子裝置4-100可以包括具有引線2-112的基板2-110（圖17、18、19）。
圖24示出實例電子裝置的截面圖。在圖24中所示的實例中，模組裝置5-80可以包括電子裝置800、基板5-810、基板5-820、模組囊封物830、垂直互連件840、垂直互連件850、組件5-890，以及電子裝置801。
電子裝置800可以包括電子組件120或裝置100、200、300、400、500、600、700、1-100、2-100、3-100或4-100中的任一個。在一些實例中，電子裝置800可以具有在約0.055 mm至約0.250 mm的範圍內的厚度。
基板5-810可以稱為模組基板並且可以包括導電結構5-811、基板端子5-812和介電結構5-815。在一些實例中，基板5-810可以包括或稱為預模製基板、可路由的引線框架基板，或模製互連基板，其中介電結構5-815可以包括模製化合物。在一些實例中，基板5-810可以是無核心基板或非層壓基板。在一些實例中，基板5-810可以類似於圖13中所示的基板810。在一些實例中，基板5-810可以具有在約0.125 mm至約0.250 mm的範圍內的厚度。在一些實例中，導電結構5-811可以具有在約0.125 mm至約0.250 mm的範圍內的厚度。在一些實例中，基板端子5-812的厚度可以小於約0.050 mm。在一些實例中，介電結構5-815可以具有約0.1 mm至約0.2 mm的厚度。
基板5-820可以稱為模組基板並且可以包括導電結構5-821、基板端子5-822和介電結構5-825。在一些實例中，基板5-820可以類似於基板5-810。在一些實例中，基板5-820可以包括或稱為預模製基板、可路由的引線框架基板，或模製互連基板，其中介電結構5-825可以包括模製化合物。在一些實例中，基板5-820可以類似於圖13中所示的基板820。在一些實例中，基板5-820可以具有在約0.125 mm至約0.250 mm的範圍內的厚度。在一些實例中，導電結構5-821可以具有在約0.125 mm至約0.250 mm的範圍內的厚度。在一些實例中，基板端子5-822的厚度可以為約0.050 mm。在一些實例中，介電結構5-825可以具有在約0.1 mm至約0.2 mm的範圍內的厚度。在一些實例中，基板5-810和基板5-820中的一個可以包括預模製基板，並且基板5-810和基板5-820中的另一個包括層壓基板或重新分佈層（RDL）基板。
模組囊封物830插入基板5-810與基板5-820之間。在一些實例中，模組裝置5-80可以包括覆蓋基板5-820的頂側和組件5-890或電子裝置801的部分的模組囊封物830，例如相對於覆蓋基板830的頂側的囊封物830在圖13中描述。囊封物830可以接觸電子裝置800或電子裝置801的側邊。電子裝置800或電子裝置801可以與導電結構5-811或導電結構5-821耦合。在一些實例中，電子裝置800可以包括圖1的電子裝置1-100、圖17A的電子裝置2-100、圖19的電子裝置2-100A，或圖20A的電子裝置3-100中的任一個。在一些實例中，模組囊封物830可以具有在約0.150 mm至約0.450 mm的範圍內的厚度。
垂直互連件840可以包括或稱為焊球、使得可以用焊料覆蓋的金屬芯球、支柱、凸塊或垂直導線。垂直互連件850可以包括或稱為銅柱立方體（CCC）或引線框架立方體（參見圖14）。在一些實例中，垂直互連件840可以具有在約0.150 mm至約0.6 mm的範圍內的厚度或直徑。在一些實例中，垂直互連件850可以具有在約0.150 mm至約0.450 mm的範圍內的厚度或直徑。
在基板5-820上或與基板5-820耦合的組件5-890可以包括或稱為散熱片、電磁干擾（EMI）防護罩或天線元件。在一些實例中，組件5-890可以具有在約0.125 mm至約0.45 mm的範圍內的厚度。
在基板5-810或基板5-820上的電子裝置801可以包括或稱為半導體晶粒、晶片、封裝、主動裝置或被動裝置。在一些實例中，電子裝置801可以線接合或倒裝晶片接合到基板5-810或基板5-820。在一些實例中，電子裝置801可以具有在約0.055 mm至約0.250 mm的範圍內的厚度。在一些實例中，模組裝置5-80可以包括耦合到基板5-820的頂側或基板5-810的底側的電子裝置800。
在上述描述和圖式中，為了更好地理解，各種基板的組件已描述和展示為具有基本上矩形或正方形的截面。然而，本領域技術人員將理解，歸因於製造製程的各種限制，例如紫外線（UV）曝光設備的分辨率、光致抗蝕劑的材料特徵、導體材料的蝕刻特徵、介電材料的蝕刻特徵等，各個組件實際上具有流線型截面、圓形截面或梯形截面。儘管各個組件的水平或垂直表面已在上述描述和附圖中描述和展示為具有平面線性形狀，但是本領域的技術人員應理解，歸因於上述製造製程的各種限制，各個組件的水平或垂直表面具有非平面形狀，例如彎曲形狀，而不是平面線性形狀。
本揭示內容包含對某些實例的參考。然而，本領域的技術人員將理解，在不脫離本揭示內容的範圍的情況下可以進行各種改變且可以取代等效物。另外，在不脫離本揭示內容的範圍的情況下可以對公開的實例作出修改。因此，希望本揭示內容不限於公開的實例，而是本揭示內容將包含屬於所附請求項書的範圍內的所有實例。
1-100:電子裝置 1-110:基板 1-111:空腔 1-112:引線 1-113:槳型板 1-115:繫桿 1-120:基板 1-122:引線 1-122A:引線 1-122B:引線 1-122C:下部突起 1-123:跡線 1-123A:跡線 1-123B:跡線 1-125:繫桿 2-100:電子裝置 2-110:基板 2-112:引線 2-120:基板 2-122:引線 3-100:電子裝置 3-110:基板 3-130:基板 3-132:引線 3-135:繫桿 4-100:電子裝置 5-80:模組裝置 5-810:基板 5-811:導電結構 5-812:基板端子 5-815:介電結構 5-820:基板 5-821:導電結構 5-822:基板端子 5-825:介電結構 5-890:組件 80:模組裝置 100:電子裝置 110:基板 110’:原始基板 110A:側面/第一側面 110B:側面/第二側面 110C:開口 110D:凹槽 110E:開口 111:空腔 112:引線 113:槳型板 120:電子組件 121:第一端子 122:第二端子 123:第三端子 130:裝置囊封物 140:界面 150:鍍層 191:下部夾具 192:上部夾具 200:電子裝置 300:電子裝置 360:散熱片 361:界面材料 362:塗層 400:電子裝置 410:基板 410A:側面 410B:側面 411:空腔 412:引線 413:槳型板 500:電子裝置 500’:電子裝置 501:電子裝置 501’:電子裝置 510:基板 510A:側面 510B:側面 511:空腔 512:引線 513:槳型板 514:跡線 600:電子裝置 600’:電子裝置 601:電子裝置 601’:電子裝置 610:基板 610A:側面 610B:側面 611:空腔 612:引線 613:槳型板 614:跡線 615:基板囊封物 700:電子裝置 770:塗層 800:電子裝置 801:電子裝置 810:基板 811:導電結構 812:基板端子 815:介電結構 820:基板 821:導電結構 822:基板端子 825:介電結構 830:模組囊封物 840:垂直互連件 850:垂直互連件 850’:原始基板 850A:第一側面/側面 850B:第二側面/側面 850C:凹槽 850D:凹槽 851:引線 852:囊封物 1111:空腔基底 1112:空腔壁 1121:可濕性側 4111:空腔基底 4112:空腔壁 5111:空腔基底 5112:空腔壁 5121:可濕性側 6111:空腔基底 6112:空腔壁 6121:可濕性側
[圖1]示出實例電子裝置的截面圖。
[圖2A]到[圖2J]示出用於製造實例電子裝置的實例方法的截面圖或平面圖。
[圖3A]到[圖3B]示出用於製造實例電子裝置的實例方法的截面圖或平面圖。
[圖4]示出實例電子裝置的截面圖。
[圖5]示出實例電子裝置的截面圖。
[圖6]示出實例電子裝置的截面圖。
[圖7A]到[圖7H]示出用於製造實例電子裝置的實例方法的截面圖或平面圖。
[圖8]示出實例電子裝置的截面圖。
[圖9A]到[圖9J]示出用於製造實例電子裝置的實例方法的截面圖或平面圖。
[圖10]示出實例電子裝置的截面圖。
[圖11A]到[圖11K]示出用於製造實例電子裝置的實例方法的截面圖或平面圖。
[圖12]示出實例電子裝置的截面圖。
[圖13]示出實例模組裝置的截面圖。
[圖14A]到[圖14E]示出用於製造實例引線框架立方體的實例方法的截面圖。
[圖15A]到[圖15D]示出實例電子裝置的截面圖、俯視平面圖、仰視平面圖和X射線俯視平面圖。
[圖16A]到[圖16G]示出用於製造實例電子裝置的實例方法的截面圖。
[圖17A]到[圖17D]示出實例電子裝置的截面圖、俯視平面圖、仰視平面圖和X射線俯視平面圖。
[圖18A]到[圖18G]示出用於製造實例電子裝置的實例方法的截面圖。
[圖19]示出實例電子裝置的截面圖。
[圖20A]到[圖20D]示出實例電子裝置的截面圖、俯視平面圖、仰視平面圖和X射線俯視平面圖。
[圖21A]到[圖21G]示出用於製造實例電子裝置的實例方法的截面圖。
[圖22A]到[圖22B]示出用於製造實例電子裝置的實例方法的截面圖或俯視平面圖。
[圖23A]到[圖23B]示出用於製造實例電子裝置的實例方法的截面圖或俯視平面圖。
[圖24]示出實例電子裝置的截面圖。
以下論述提供半導體裝置以及製造半導體裝置的方法的各種實例。此類實例是非限制性的，且所附請求項書的範圍不應限於公開的特定實例。在下文論述中，術語“實例”和“例如”是非限制性的。
圖式說明一般構造方式，且可能省略熟知特徵和技術的描述和細節以免不必要地混淆本揭示內容。另外，圖式中的元件未必按比例繪製。例如，圖中的一些元件的尺寸可以相對於其它元件放大以有助於提高對本揭示內容所論述的實例的理解。不同圖中的相同參考標號表示相同元件。
術語“或”表示由“或”連接的列表中的項目中的任何一個或多個項目。作為實例，“x或y”表示三元素集合{(x), (y), (x、y)}中的任何元素。作為另一實例，"x、y或z"表示七元素集{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任何元素。
術語“包括（comprises/comprising）”或“包含（includes/including）”為“開放”術語，並且指定所陳述特徵的存在，但並不排除一個或多個其它特徵的存在或添加。術語“第一”、“第二”等可以在本文中用於描述各種元件，並且這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件區分開來。因此，例如，在不脫離本揭示內容的教示的情況下，本揭示內容中論述的第一元件可以稱為第二元件。
除非另外指定，否則術語“耦合”可以用於描述彼此直接接觸的兩個元件或描述由一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦合到元件B，那麼元件A可以直接連接到元件B或通過介入元件C間接連接到元件B。類似地，術語“在……上方”或“在……上”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。
100:電子裝置
110:基板
111:空腔
112:引線
113:槳型板
120:電子組件
121:第一端子
122:第二端子
123:第三端子
130:裝置囊封物
140:界面
150:鍍層
1111:空腔基底
1112:空腔壁

Claims (20)

  1. 一種電子裝置，其包括： 第一基板，所述第一基板包括基底； 電子組件，所述電子組件在所述第一基板上方並且包括： 頂側和底側； 在所述頂側上的第一端子和第二端子，以及 在所述底側上的第三端子， 其中所述第三端子與所述第一基板耦合； 第二基板，所述第二基板在所述電子組件上方；以及 囊封物，所述囊封物在所述第一基板上方、接觸所述電子組件的側邊並且接觸所述第二基板； 其中： 第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸； 所述第二基板的第二引線耦合到所述電子組件的所述第一端子；以及 所述第一引線和所述第二引線從所述囊封物的頂側曝露。
  2. 根據請求項1所述的電子裝置，其進一步包括所述第二基板的第三引線，所述第三引線與所述第二端子耦合並且從所述囊封物的所述頂側曝露。
  3. 根據請求項1所述的電子裝置，其中所述囊封物在所述電子裝置與所述第一引線之間的空腔中。
  4. 根據請求項3所述的電子裝置，其中所述囊封物接觸與所述空腔相對的所述第一引線的側邊。
  5. 根據請求項1所述的電子裝置，其中所述基底包括槳型板，並且所述電子組件在所述槳型板上方。
  6. 根據請求項5所述的電子裝置，其中所述囊封物接觸與所述第一引線相對的所述槳型板的側邊。
  7. 根據請求項1所述的電子裝置，其中所述第二基板包括跡線，並且所述囊封物接觸所述跡線的頂側。
  8. 根據請求項7所述的電子裝置，其中所述囊封物接觸與所述跡線相對的所述第二引線的側邊。
  9. 根據請求項7所述的電子裝置，其中所述第二基板包括在所述第二引線與所述跡線之間的傾斜部分。
  10. 根據請求項1所述的電子裝置，其進一步包括在所述第一端子與所述第二基板之間的第一導電界面，以及在所述第三端子與所述第一基板之間的第二導電界面。
  11. 根據請求項1所述的電子裝置，其進一步包括第三引線，所述第三引線與所述第一引線耦合並且從所述囊封物的所述頂側曝露。
  12. 根據請求項11所述的電子裝置，其中所述第一基板和所述第二基板包括引線框架。
  13. 根據請求項1所述的電子裝置，其中所述第二引線包括朝向所述第一基板延伸的突起部分。
  14. 根據請求項1所述的電子裝置，其中所述第一基板包括引線框架並且與所述第一引線成單片式。
  15. 根據請求項1所述的電子裝置，其中所述第一基板與所述第一引線分離並且經由垂直引線與所述第一引線耦合。
  16. 一種製造電子裝置的方法，其包括： 提供包括基底的第一基板； 提供電子組件，所述電子組件在所述第一基板上方並且包括： 頂側和底側， 在所述頂側上的第一端子和第二端子，以及 在所述底側上的第三端子， 其中所述第三端子與所述第一基板耦合； 提供第二基板，所述第二基板在所述電子組件上方；以及 提供囊封物，所述囊封物在所述第一基板上方、接觸所述電子組件的側邊並且接觸所述第二基板； 其中： 第一引線與所述第一基板的所述基底耦合並且在所述第一基板的所述基底上方延伸； 所述第二基板的第二引線耦合到所述電子組件的所述第一端子； 所述第二基板的第三引線耦合到所述電子組件的所述第二端子；以及 所述第一引線、所述第二引線和所述第三引線從所述囊封物的頂側曝露。
  17. 根據請求項16所述的方法，其中提供所述囊封物包括： 提供在所述第一基板上方的所述囊封物以覆蓋所述第一引線、所述第二引線、所述第三引線和所述電子組件；以及 將所述囊封物薄化以從所述囊封物的頂側曝露所述第一引線、所述第二引線和所述第三引線。
  18. 根據請求項16所述的方法，其中： 所述第二基板包括繫桿，所述繫桿耦合所述第一引線和所述第二引線；以及 所述方法進一步包括移除所述繫桿以將所述第一引線從所述第二引線隔離。
  19. 一種模組裝置，其包括： 第一模組基板，所述第一模組基板包括第一介電結構和第一導電結構； 第二模組基板，所述第二模組基板包括第二介電結構和第二導電結構； 電子裝置，所述電子裝置在所述第一模組基板與所述第二模組基板之間並且與所述第一導電結構和所述第二導電結構耦合；以及 模組囊封物，所述模組囊封物在所述第一模組基板與所述第二模組基板之間並且接觸所述電子裝置的側邊； 其中所述電子裝置包括： 第一裝置基板，所述第一裝置基板包括基底； 電子組件，所述電子組件在所述第一裝置基板上方並且包括： 頂側和底側， 在所述頂側上的第一端子和第二端子，以及 在所述底側上的第三端子， 其中所述第三端子與所述第一裝置基板耦合； 第二裝置基板，所述第二裝置基板在所述電子組件上方；以及 裝置囊封物，所述裝置囊封物在所述第一裝置基板上方，以及接觸所述電子組件的側邊以及接觸所述第二裝置基板； 並且其中： 第一引線與所述第一裝置基板的所述基底耦合並且在所述第一裝置基板的所述基底上方延伸； 所述第二裝置基板的第二引線耦合到所述電子組件的所述第一端子；以及 所述第一引線和所述第二引線從所述裝置囊封物的頂側曝露。
  20. 根據請求項19所述的模組裝置，其進一步包括： 組件，所述組件與所述第二模組基板耦合並且在所述電子裝置上方，其中所述組件包括散熱片、電磁干擾（EMI）防護罩或天線。
TW110132472A 2020-10-13 2021-09-01 半導體裝置和製造半導體裝置的方法 TW202215612A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063091021P 2020-10-13 2020-10-13
US17/069,513 US20220115304A1 (en) 2020-10-13 2020-10-13 Semiconductor devices and methods of manufacturing semiconductor devices
US17/069,513 2020-10-13
US63/091,021 2020-10-13
US202163166806P 2021-03-26 2021-03-26
US63/166,806 2021-03-26
US17/398,600 US20220115301A1 (en) 2020-10-13 2021-08-10 Semiconductor devices and methods of manufacturing semiconductor devices
US17/398,600 2021-08-10

Publications (1)

Publication Number Publication Date
TW202215612A true TW202215612A (zh) 2022-04-16

Family

ID=81077868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132472A TW202215612A (zh) 2020-10-13 2021-09-01 半導體裝置和製造半導體裝置的方法

Country Status (3)

Country Link
US (1) US20220115301A1 (zh)
CN (1) CN114361125A (zh)
TW (1) TW202215612A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021006419T5 (de) * 2020-12-11 2023-09-28 Microchip Technology Incorporated Halbleitervorrichtungspakete mit mehreren lead-frames und zugehörige verfahren
US20230117260A1 (en) * 2021-10-18 2023-04-20 Wolfspeed, Inc. Methods of forming packaged semiconductor devices and leadframes for semiconductor device packages
US20240071960A1 (en) * 2022-08-30 2024-02-29 Nxp Usa, Inc. Packaged power amplifier device
EP4333030A1 (en) * 2022-08-31 2024-03-06 Nexperia B.V. Electronic package and manufacturing method therefor
EP4350765A1 (en) * 2022-10-06 2024-04-10 Nexperia B.V. A method of manufacturing a semiconductor package, such semiconductor package as well as an electronic system comprising a pcb element and at least such semiconductor package

Also Published As

Publication number Publication date
US20220115301A1 (en) 2022-04-14
CN114361125A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US10103076B2 (en) Semiconductor package including a semiconductor die having redistributed pads
US8021907B2 (en) Method and apparatus for thermally enhanced semiconductor package
TWI655692B (zh) 半導體裝置以及形成具有小ｚ方向尺寸的半導體封裝的方法
US10861760B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TW202215612A (zh) 半導體裝置和製造半導體裝置的方法
US9543373B2 (en) Semiconductor structure and manufacturing method thereof
US11521918B2 (en) Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof
US11854991B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
WO2018084955A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20210366800A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20210193587A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11398455B2 (en) Semiconductor devices and related methods
US20140319689A1 (en) Contact Pads with Sidewall Spacers and Method of Making Contact Pads with Sidewall Spacers
US11961775B2 (en) Semiconductor devices and related methods
KR20230024224A (ko) 반도체 디바이스들 및 반도체 디바이스들을 제조하는 방법들
US20220115304A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20230411262A1 (en) Microelectronics device package and methods
KR20230169840A (ko) 개선된 열 소산 반도체 디바이스 및 그 제조 방법