KR20230169840A - 개선된 열 소산 반도체 디바이스 및 그 제조 방법 - Google Patents

개선된 열 소산 반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20230169840A
KR20230169840A KR1020230051077A KR20230051077A KR20230169840A KR 20230169840 A KR20230169840 A KR 20230169840A KR 1020230051077 A KR1020230051077 A KR 1020230051077A KR 20230051077 A KR20230051077 A KR 20230051077A KR 20230169840 A KR20230169840 A KR 20230169840A
Authority
KR
South Korea
Prior art keywords
semiconductor die
encapsulant
substrate
semiconductor
heat spreader
Prior art date
Application number
KR1020230051077A
Other languages
English (en)
Inventor
승현 이
희수 이
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230169840A publication Critical patent/KR20230169840A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 디바이스가 기판 및 기판 위에 배치된 반도체 다이를 갖는다. 상기 반도체 다이 위에 테이프가 배치된다. 인캡슐런트는 기판, 반도체 다이 및 테이프 위에 증착된다. 테이프를 제거하여 상기 반도체 다이 위의 인캡슐런트 내에 캐비티를 형성한다. 상기 인캡슐런트와 반도체 다이 위에 차폐층이 형성된다. 히트 스프레더는 차폐층 위에 배치된다. 상기 히트 스프레더는 인캡슐런트의 캐비티 내로 연장되는 돌출부를 포함한다.

Description

개선된 열 소산 반도체 디바이스 및 그 제조 방법{Semiconductor device and method for advanced thermal dissipation}
본 발명은 일반적으로 반도체 디바이스에 관한 것으로, 보다 상세하게는 개선된 열 소산 반도체 디바이스 및 그 제조 방법에 관한 것이다.
반도체 디바이스는 현대 전자 제품에서 흔히 볼 수 있다. 반도체 디바이스는 신호 처리, 고속 계산, 전자기 신호 송수신, 전자 디바이스 제어, 광선을 전기로 변환, 그리고 텔레비전 디스플레이용 시각적 이미지 생성과 같은 광범위한 기능을 수행한다. 반도체 디바이스는 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트 및 소비자 제품 분야에서 사용된다. 반도체 디바이스는 군용 애플리케이션, 항공, 자동차, 산업용 컨트롤러 및 사무 장비에서도 찾아볼 수 있다.
반도체 디바이스의 열 출력을 처리하는 것은 반도체 제조의 주요 관심사이다. 패키지에는 일반적으로 열 발산을 돕기 위해 히트 스프레더 또는 방열판이 부착되어 있다. 최신 패키지 유형의 경우 인터페이스 피치와 패키지 두께가 줄어들고 핀 수가 증가함에 따라 작동 중에 더 많은 열이 발생한다. 따라서, 반도체 패키지에 의해 발생하는 열을 효과적으로 방열하기 위한 새로운 방법 및 장치에 대한 필요성이 존재한다.
도 1a-1c는 톱 스트리트에 의해 분리된 복수의 반도체 다이를 갖는 반도체 웨이퍼를 도시한다.
도 2a-2i는 스텝형 히트 스프레더를 갖는 시스템-인-패키지(SiP) 모듈을 형성하는 것을 도시한다.
도 3a-3c는 평판을 가압함에 의해 스텝형 방열판을 형성하는 것을 도시한다.
도 4a 및 4b는 스텝형 패키지 본체 위에 사용되는 편평한 히트 스프레더를 도시한다.
도 5는 스텝형 히트 스프레더를 사용하여 형성된 안테나-인-패키지(AiP)를 갖는 실시예를 예시한다.
도 6은 스텝형 방열판을 사용하여 형성된 AiP를 갖는 제2 실시예를 예시한다.
도 7은 스텝형 히트 스프레더를 사용하여 형성된 AiP를 갖는 제3 실시예를 예시한다. 그리고
도 8은 SiP 또는 AiP 모듈을 전자 장치에 통합하는 것을 예시한다.
본 발명은 숫자가 동일하거나 유사한 요소를 나타내는 도면을 참조하여 다음 설명에서 하나 이상의 실시 예로 설명된다. 본 발명은 본 발명의 목적을 달성하기 위한 최선의 형태의 관점에서 설명되지만, 첨부된 청구범위에 의해 정의된 발명 및 다음 상세한 설명 및 도면에 의해 뒷받침되는 이들의 등가물에 의해 정의되는 본 발명의 사상 및 범위 내에 포함될 수 있는 대안, 수정 및 등가물을 포함하도록 의도됨을 당업자는 이해할 것이다. 본 명세서에서 사용되는 "반도체 다이"라는 용어는 단어의 단수형 및 복수형을 모두 지칭하므로, 단일 반도체 디바이스 및 다중 반도체 디바이스 모두를 지칭할 수 있다.
반도체 디바이스는 일반적으로 프론트-엔드 제조 및 백엔드 제조의 두 가지 복잡한 제조 프로세스를 사용하여 제조된다. 프론트 엔드 제조는 반도체 웨이퍼의 표면에 다수의 다이를 형성하는 것을 포함한다. 웨이퍼의 각 다이는 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동 전기 컴포넌트를 포함한다. 트랜지스터 및 다이오드와 같은 능동 전기 컴포넌트는 전류의 흐름을 제어하는 기능이 있다. 커패시터, 인덕터 및 저항과 같은 수동 전기 컴포넌트는 전기 회로 기능을 수행하는 데 필요한 전압과 전류 사이의 관계를 생성한다.
백-엔드 제조(Back-end manufacturing)는 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 싱귤레이팅하고 구조적 지지, 전기적 상호 연결 및 환경적 격리를 위해 반도체 다이를 패키징하는 것을 지칭한다. 반도체 다이를 싱귤레이팅하기 위해 웨이퍼는 쏘우 스트리트(saw street) 또는 스크라이브(scribe)라고 불리는 웨이퍼의 비기능 영역을 따라 스코어링되고 절단된다. 웨이퍼는 레이저 절단 도구 또는 톱날을 사용하여 개별화된다. 싱귤레이션 후에, 개별 반도체 다이는 다른 시스템 컴포넌트와의 상호 연결을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 접촉 패드는 패키지 내의 접촉 패드에 연결된다. 전기 연결은 도전층, 범프, 스터드 범프, 도전성 페이스트, 본드 와이어 또는 다른 적절한 상호저복 구조로 이루어질 수 있다. 물리적 지지와 전기적 절연을 제공하기 위해 패키지 위에 인캡슐런트 또는 기타 몰딩 화합물이 증착된다. 그런 다음 완성된 패키지를 전기 시스템에 삽입하고 반도체 디바이스의 기능을 다른 시스템 컴포넌트에서 사용할 수 있게 된다.
도 1a는 구조적 지지를 위해 실리콘, 게르마늄, 인화알루미늄, 비화알루미늄, 비소화갈륨, 질화갈륨, 인화인듐, 탄화규소, 또는 다른 벌크 반도체 재료와 같은 베이스 기판 재료(102)를 갖는 반도체 웨이퍼(100)를 도시한다. 복수의 반도체 다이 또는 컴포넌트(104)는 상기 도시된 바와 같이 비활성 다이 간 웨이퍼 영역 또는 쏘우 스트리트(106)에 의해 분리된 웨이퍼(100) 상에 형성된다. 쏘우 스트리트(saw street)(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이트하기 위한 절단 영역을 제공한다. 일 실시 예에서, 반도체 웨이퍼(100)는 100-450 밀리미터(mm)의 폭 또는 직경을 갖는다.
도 1b는 반도체 웨이퍼(100)의 일부의 단면도를 도시한다. 반도체 다이(104) 각각은 후면(back surface) 또는 비활성 표면(108) 및 능동 소자, 수동 소자, 도전층 및 다이 내부 또는 위에 형성되고 다이의 전기적 설계 및 기능에 따라 전기적으로 상호 연결된 유전체 층으로서 구현되는 아날로그 또는 디지털 회로를 포함하는 활성 표면(110)을 갖는다. 예를 들어, 상기 회로는 디지털 신호 프로세서(DSP), ASIC, MEMS, 메모리 또는 기타 신호 처리 회로와 같은 아날로그 회로 또는 디지털 회로를 구현하기 위해 능동 표면(210) 내에 형성된 하나 이상의 트랜지스터, 다이오드 및 기타 회로 요소를 포함할 수 있다. 반도체 다이(104)는 또한 RF 신호 처리를 위한 인덕터, 커패시터 및 저항기와 같은 집적된 수동 회로(IPD)를 포함할 수 있다. 반도체 웨이퍼(100)의 후면(108)은 기재(102)의 일부를 제거하고 반도체 웨이퍼(100) 및 반도체 다이(104)의 두께를 감소시키기 위해 기계적 연삭 또는 에칭 공정으로 선택적인 백그라인딩 작업을 거칠 수 있다.
전기 도전층(112)은 물리적 진공 증착(PVD), 화학적 진공 증착(CVD), 전해 도금, 무전해 도금, 또는 다른 적절한 금속 증착 공정을 사용하여 활성 표면(110) 위에 형성된다. 도전층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 또는 다른 적절한 전기 전도성 재료의 하나 이상의 층을 포함한다. 도전층(112)은 활성 표면(110) 상의 회로에 전기적으로 연결된 접촉 패드로서 작동한다.
도전층(112)은 도 1b 에 도시된 바와 같이 반도체 다이(104)의 에지로부터 제1 거리 떨어져서 나란히 배치된 접촉 패드로서 형성될 수 있다. 대안적으로, 도전층(112)은 접촉 패드의 제1 행이 다이의 에지로부터 제1 거리 떨어져서 배치되고, 접촉 패드의 제2 행이 다이 에지로부터 제 2거리 떨어져 배치되어서 제1 행과 교대로 배치되도록 다수의 행에서 오프셋된 접촉 패드로서 형성될 수 있다. 도전층(112)은 더 큰 시스템에 대한 후속 전기 상호접속을 위한 접촉 패드를 갖는, 반도체 다이(104) 위에 형성된 마지막 도전층을 나타낸다. 그러나 활성 표면(110) 상의 실제 반도체 디바이스와 신호 라우팅을 위한 접촉 패드(112) 사이에 형성된 하나 이상의 중간 도전성 및 절연 층이 있을 수 있다.
전기 도전성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 도전층(112) 위에 증착된다. 범프 재료는 선택적인 플럭스 솔루션을 갖는, Al, Sn, Ni, Au, Ag, 납(Pb), 비스무트(Bi), Cu, 땜납, 그리고 이들의 조합일 수 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 땜납(high-lead solder) 또는 무연 땜납(lead-free solder)일 수 있다. 상기 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 도전층(112)에 본딩된다. 상기 범프 재료는 전도성 볼 또는 범프(114)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우 될 수 있다. 일 실시 예에서, 도전성 범프(114)는 습윤층, 장벽층, 및 접착 층을 갖는 하부 범프 금속화(UBM) 위에 형성된다. 도전성 범프(114)는 또한 도전층(112)에 압축 본딩되거나 열압착 본딩될 수 있다. 도전성 범프(114)는 기판으로의 전기적 연결을 위해 도전층(112) 위에 형성될 수 있는 한 유형의 상호 연결 구조를 나타낸다. 상기 상호 연결 구조는 또한 본드 와이어, 도전성 페이스트, 스터드 범프, 마이크로 범프, 도전성 필러, 또는 기타 전기 상호접속을 사용할 수 있다.
도 1c에서, 반도체 웨이퍼(100)는 톱날 또는 레이저 절단 도구(118)를 사용하여 톱 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이트 된다. 개별 반도체 다이(104)는 싱귤레이션 후 알려진 양호한 다이(KGD)의 식별을 위해 검사되고 전기적으로 테스트될 수 있다.
도 2a-2i 는 다수의 반도체 다이(104) 및 스텝형 히트 스프레더를 갖는 시스템-인-패키지(SiP) 장치(150)를 형성하는 것을 도시한다.
도 2a는 기판(152)의 부분 단면도를 도시한다. 단 하나의 기판(152)만이 도시되어 있지만, 수백 또는 수천 개의 기판이 단일 유닛에 대해 본 명세서에 기술된 동일한 단계를 사용하여 공통 캐리어 상에서 공통적으로 대량으로 수행된다. 기판(152)은 또한 복수의 유닛을 위한 단일 대형 기판으로 시작할 수 있으며, 제조 공정 동안 또는 이후에 서로 싱귤레이팅 된다.
기판(152)은 하나 이상의 도전층(156)이 삽입된 하나 이상의 절연층(154)을 포함한다. 절연층(154)은 한 실시 예에서 코어 절연 기판이며, 도전층(156)이 예를 들면 구리-클래드 라미네이트 기판과 같은 상부 및 하부 표면 위에서 패턴화된다. 도전층(156)은 또한 절연 층(154)을 통해 전기적으로 결합된 전도성 비아를 포함한다. 기판(152)은 서로 인터리브된 임의의 수의 도전성 및 절연 층을 포함할 수 있다. 땜납 마스크 또는 패시베이션 층은 기판(152)의 양면 위에 형성될 수 있다. 임의의 적합한 유형의 기판 또는 리드프레임이 다른 실시예에서 기판(152)에 사용된다.
도 2b는 SiP 디바이스(150)가 기판(152) 상에 형성되는 것을 도시한다. 기판(152)은 그 위에 장착된 반도체 다이(104a 및 104b)뿐만 아니라 임의의 개별 능동 또는 수동 컴포넌트, 반도체 다이, 또는 의도된 기능에 필요한 다른 컴포넌트를 갖는다. 반도체 다이(104a 및 104b)는 공통 반도체 웨이퍼(100)로부터 싱귤레이팅된 동일한 다이 이거나, 예를 들어 프로세서 및 메모리 또는 트랜시버 IC와 같은 협력 기능을 갖는 상이한 웨이퍼로부터의 상이한 다이일 수 있다. 다른 실시 예에서는 단일 반도체 다이(104)만이 사용된다. SiP 모듈(150)을 만들기 위해 반도체 다이 및 기타 전기 컴포넌트의 임의의 수, 유형 및 조합을 사용할 수 있다.
이산 컴포넌트(160) 및 기판 대 기판(B2B) 커넥터(162)는 반도체 다이(104)와 함께 기판(152)에 장착된다. 솔더 페이스트는 이산 컴포넌트(160) 및 B2B 커넥터(162)를 도전층(156)에 전기적 및 기계적으로 결합하는 데 사용된다. 예를 들어 무선 주파수(RF) 필터를 구현하기 위해 이산 능동 및 수동 컴포넌트의 모든 조합을 원하는 대로 장착할 수 있다. B2B 커넥터(162)는 리본 케이블 또는 다른 유형의 전기 도관을 SiP 모듈(150)에 부착하여 다른 패키지가 반도체 다이(104)와 통신하고 반도체 다이(104)의 기능을 활용할 수 있도록 하는 데 사용된다. 반도체 다이(104)는 도전층(156)을 통해 B2B 커넥터(162)에 서로 연결된다.
도 2c에서, 테이프(170)는 반도체 다이(104)의 후면(108)에 부착된다. 테이프(170a)는 반도체 다이(104a)에 부착되고 테이프(170b)는 반도체 다이(104b)에 부착된다. 테이프(170)는 자외선 박리 테이프, 열 박리 테이프, 다층 테이프, 또는 다른 적합한 유형의 테이프이다. 테이프(170)는 일 실시예에서 폴리이미드(PI) 또는 다른 적절한 폴리머로 형성된다. 테이프(170)는 접착제를 사용하여 반도체 다이(104)의 후면에 접착된다. 일부 실시예에서, 서로 다른 두께의 테이프(170)가 각각의 반도체 다이(104)에 사용되며, 더 높은 반도체 다이는 더 얇은 테이프를 갖고 더 낮은 반도체 다이는 더 두꺼운 테이프를 가지므로, 테이프(170a)의 상부 표면은 테이프(170b)의 상부 표면과 거의 동일 평면이 된다. .
도 2d에서, 인캡슐런트 또는 몰딩 화합물(176)이 기판(152) 위에 증착되며, 반도체 다이(104)의 상부 및 측면 표면을 덮는다. 인캡슐런트(176)는 또한 반도체 다이와 기판(152) 사이의 반도체 다이(104) 아래로 연장된다. 다른 실시예에서, 별도의 몰드 언더필(MUF)이 대신 사용된다.
인캡슐런트(176) 또는 몰딩 화합물(136)은 페이스트 인쇄, 압축 몰딩, 트랜스퍼 몰딩, 액체 인캡슐런트 몰딩, 진공 라미네이션, 스핀 코팅 또는 다른 적절한 어플리케이터를 사용하여 증착된 전기적 절연 재료이다. 인캡슐런트(176)는 에폭시 수지, 에폭시 아크릴레이트 또는 적절한 필러가 있거나 없는 폴리머와 같은 폴리머 복합 재료일 수 있다. 인캡슐런트(176)는 비전도성이며, 그리고 외부 요소 및 오염 물질로부터 반도체 디바이스를 환경적으로 보호한다.
인캡슐런트(176)의 상부 표면은 필름 보조 몰딩 또는 다른 적합한 몰딩 기술을 이용함으로써 테이프(170)의 상부 표면과 동일 평면으로 만들어진다. 일부 실시예에서, 테이프(170)는 SiP 모듈(150)이 몰드로부터 제거된 후에 테이프가 인캡슐런트(176)의 상부 위로 팽창하더라도 테이프(170)의 상부 표면이 몰딩 동안 동일 평면에 있도록 보장하기 위해 몰딩 동안 압축가능하며 압축된다. 몰딩하는 동안 동일 평면에 있는 테이프(170)의 상부 표면은 일단 테이프가 제거되면 깨끗한 캐비티(178)를 갖는 인캡슐런트(176)의 편평하고 수평인 상부 표면을 제공하지만 반드시 필요한 것은 아니다. 테이프(170)의 상부 표면이 모두 동일 평면이 아닌 다른 실시예에서, 인캡슐런트(176)는 모든 테이프(170)의 상부 위에 증착된 다음 모든 상부 표면이 동일 평면이 되도록 에칭 또는 백그라인딩된다.
B2B 커넥터(162)는 캡슐화 후에 제거될 수 있는 제거 가능한 덮개를 이용하거나 비-몰딩 구획 내에서 B2B 커넥터를 보호하는 몰드를 사용함으로써 인캡슐런트(176) 외부에 유지된다. 인캡슐런트(176)는 일반적으로 기판(152)이 한 번에 형성되는 복수의 SiP 모듈(150)을 갖는 더 큰 패널로서 남아 있는 상태로 증착된다. 기판(152) 및 인캡슐런트(176)의 더 큰 패널은 제조가 완료된 후에 싱귤레이팅 된다.
도 2e에서, 테이프(170)는 인캡슐런트(176)의 캐비티(178) 내에 함몰된 반도체 다이(104)의 상부 표면을 노출시키기 위해 기계적 박리에 의해 제거된다. 테이프(170)는 사용되는 테이프 및 접착제의 유형에 적절한 열 또는 UV 방출과 조화하여 기계적 박리에 의해 제거될 수 있다. 일부 실시예에서, 테이프(170)는 예를 들어 몰드가 개방될 때 테이프가 제거되도록 몰드의 상부 체이스에 부착된 테이프에 의해, 몰딩 공정의 고유한 부분으로서 제거된다.
캐비티(178)는 인캡슐런트(176)를 이동시키는 테이프(170)에 의해 생성된다. 따라서, 캐비티(178)는 테이프(170) 및 반도체 다이(104)와 실질적으로 동일한 풋프린트 크기 및 형상을 가지며, 반도체 다이보다 크거나 작은 풋프린트를 갖는 캐비티(178)를 생성하도록 한다.
도 2f에서, 도전성 재료는 SiP 모듈(150) 위에 스퍼터링되어 도전성 차폐층(180)을 형성하도록 한다. 차폐층(180)은 PVD, CVD, 다른 스퍼터링 방법, 분무 또는 도금과 같은 임의의 적합한 금속 증착 기술을 사용하여 형성된다. 스퍼터링된 재료는 구리, 강철, 알루미늄, 금, 이들의 조합 또는 임의의 다른 적합한 도전성 재료일 수 있다. 일부 실시예에서, 차폐층(180)은 상이한 재료, 예를 들어 스테인리스강-구리-스테인리스강 또는 티타늄-구리의 다중 층 상에 스퍼터링함으로써 제조될 수 있다.
차폐층(180)은 SiP 모듈(150)의 컴포넌트와 다른 인접 전자 장치 사이의 EMI를 감소시킨다. 차폐층(180)은 EMI 감소를 개선하기 위해 도전층(156)을 통해 선택적으로 접지 전압 노드에 연결된다. 차폐층(180)은 도전층이 노출된 기판(152)의 노출된 측면 표면 상에 차폐층을 스퍼터링함으로써 도전층(156)에 얀걀될 수 있다. B2B 커넥터(162)는 차폐층을 스퍼터링함으로써 차폐층(180)의 외부에 남아 있는 반면 B2B 커넥터는 뚜껑 또는 캔에 의해 보호된다. 차폐층(180)은 반도체 다이(104)의 후면(108) 상에 직접 형성되고 인캡슐런트(176)의 상부 및 측면 표면도 커버한다.
도 2g에서, 열 인터페이스 재료(TIM)(182)는 차폐층(180) 상의 캐비티(178) 내로 증착된다. TIM(182)은 열 페이스트, 열 접착제, 열 전도성 패드 또는 금속 기반 TIM과 같은 임의의 적합한 열 전달 재료일 수 있다. 일 실시예에서, 땜납(솔더)은 TIM (182)로 사용된다. TIM(182)는 솔더 페이스트로서 적용될 수 있다.
스텝형 히트 스프레더(190)는 도 2h에서 SiP 모듈(150) 위에 배치된다. 히트 스프레더(190)는 캐비티(178)에 정렬되는 돌출부(192)를 포함한다. 돌출부(192)는 각각 대응하는 캐비티(178)와 같거나 약간 더 작은 폭과 형상을 포함하여, 돌출부가 차폐층(180)에 걸쳐서(via) 반도체 다이(104)와 높은 접촉 표면적을 갖는 캐비티 내에 끼워질 것이다. 히트 스프레더(190)는 캐비티(178)의 풋프린트 내부 및 외부의 상이한 두께로 인해 히트 스프레더의 스텝형 외관을 초래하기 때문에 스텝형으로 지칭된다.
도 2i에서, 히트 스프레더(190)는 돌출부(192)가 캐비티(178) 내로 연장되고 TIM(182)과 물리적으로 접촉하도록 인캡슐런트(176)의 상부에 아래로 배치된다. 일부 실시예에서 히트 스프레더(190)는 캐비티(178) 외부의 차폐층(180)과 물리적으로 접촉한다. 다른 실시예에서, 히트 스프레더(190)와 차폐층(180) 사이에는 갭이 남아 있다. TIM(182)은 땜납이 사용되는 실시예에서 리플로우될 수 있으며, 이는 히트 스프레더(190)를 차폐층(180)에 기계적으로 결합한다. TIM(182)은 차폐층(180)으로부터 히트 스프레더(190)로 연장되어서, 반도체 다이(104)로부터 히트 스프레더로 열 에너지를 전달하도록 한다. 일부 실시예에서, 돌출부(192)는 TIM의 일부가 돌출부의 측면 표면과 차폐층(180)의 측면 표면 사이에서 흐르도록 TIM(182) 내로 가압된다.
스텝형 히트 스프레더(190)를 사용하면, 결국 열 스프레더가 반도체 다이(104)에 더욱 가까워지며, 따라서 열 에너지가 히트 스프레더로 보다 효율적으로 전달된다.
추가적인 히트 싱크가 후속 제조 단계에서 부착될 수 있다. SiP 모듈(150)을 더 큰 시스템으로 통합하기 위해 기판(152)의 하부에 솔더 범프 또는 또 다른 상호접속 구조가 형성될 수 있다. 더 큰 패널로 형성되는 경우, 기판(152)은 싱귤레이팅 되어 복수의 SiP 모듈(150)을 서로 분리시키도록 한다. 개별 SiP 모듈(150)은 배달을 위해 픽업 되어서 테이프 및 릴 내로 배치되거나 더 큰 전기 시스템의 PCB 또는 다른 기판에 직접 위치하여 지도록 한다.
도 3a-3c 는 편평한 히트 스프레더(204)를 캐비티(178) 내로 스탬핑하기 위해 돌출부(202)를 갖는 스텝형 스탬프(200)를 사용하는 것을 도시한다. 도 3a는 캐비티(178)를 갖는 인캡슐런트(176) 위에 배치된 편평한 히트 스프레더(204)를 도시한다. 스탬프(200)는 히트 스프레더(204) 위에 배치되며, 돌출부(202)가 캐비티(178)에 정렬된다. 스탬프(200)는 도 3b 에서 히트 스프레더(204) 위로 압박하여서, 히트 스프레더를 캐비티(178) 내로 형상화하거나 구부리도록 한다. 스탬프(200)의 돌출부(202)는 캐비티, 스탬프 및 히트 스프레더(204)의 특정 치수에 따라 캐비티(178) 내로 확장되거나 확장되지 않을 수 있다. 스탬프(200)는 히트 스프레더(204)가 도 3c에서의 캐비티(178)를 갖는 인캡슐런트(176) 상부 표면과 같은 형상을 남기도록 제거된다. 히트 스프레더(204)의 부분(204a)은 인캡슐런트(176)의 더 높은 부분에 남아 있는 반면, 부분(204b)은 반도체 다이(104)에 더 가까운 캐비티(178) 내로 압축되어 있다. 히트 스프레더(204)는 캐비티(178) 내로 연장되기 위해 구부러진 상태로 유지된다. 히트 스프레더(204)는 일반적으로 영역(204a)과 영역(204b) 사이에서 도 3c에 도시된 예리한 각도보다는 만곡된 에지를 갖지만, 특정 형상은 다른 실시예들 사이에서 광범위하게 변할 것이다. TIM(182)은 히트 스프레더(204)를 반도체 다이(104)에 기계적 및 열적으로 연결하기 위해 필요한 경우 리플로우된다.
도 4a 및 4b는 스탬핑 없이 편평한 히트 스프레더(210)를 이용하는 것을 예시한다. 편평한 히트 스프레더(210)는 도 4a 및 4b에 도시된 최종 프로덕트에서 편평하게 유지된다. TIM(182)은 히트 스프레더(210)를 반도체 다이(104)에 연결하기 위해 캐비티(176)을 완전히 채운다. 도 4a에서, 히트 스프레더(210)는 여전히 캐비티(178) 외부의 차폐층(180) 상에 직접 놓여 있다. 선택적으로, 도 4b에 도시된 바와 같이, TIM(182)은 차폐층(180)의 전체 상부 표면을 가로질러 히트 스프레더(210)의 전체 풋프린트에 걸쳐 연장된다. TIM(182)은 필요한 경우 히트 스프레더(210)를 반도체 다이(104)에 기계적으로 열적으로 연결하기 위해 리플로우된다.
도 5는 SiP 모듈(150)에 기초한 안테나-인-패키지(AiP) 모듈(220)의 형성을 도시한다. 하나 이상의 개별 안테나 모듈(222)은 반도체 다이(104) 반대편 기판(152)의 저부에 장착된 다음, 인캡슐런트(224)로 캡슐화된다. 안테나 모듈(222)은 안테나가 PCB 위 또는 내부에 도전층의 일부로서 형성된 소형 PCB 유닛이다. 안테나 모듈(222)은 예를 들면, 한 면에 형성된 안테나와 반대편 면에 형성된 접지 평면을 포함할 수 있다.
인캡슐런트(224)는 인캡슐런트(176)와 유사하며 유사한 방식으로 형성된다. 인캡슐런트(224)는 AiP 모듈(220)을 더 큰 시스템의 또 다른 기판에 장착하는 것을 돕기 위해 돌출 다리(protruding feet)(226)를 갖도록 형성된다. 일부 실시예에서, 안테나 모듈(222) 및 인캡슐런트(224)는 기판(152)의 저부 표면을 완전히 커버하고, 그렇지 않았더라면 상호접속 구조가 형성될 수 있었던 것이며, 따라서 B2B 커넥터(162)가 AiP(220)를 외부 시스템에 연결하는 데 의존된다. AiP 모듈(220)은 예를 들어 5G 통신 프로토콜의 전체 구현을 제공하기 위해 모바일 장치에 통합될 수 있는 완전히 통합된 안테나 및 트랜시버 패키지이다. 앞에서 설명된 SiP 모듈 및 히트 스프레더 실시예 중 임의의 것이 개별 안테나 모듈(222)과 함께 사용되어 AiP 모듈(220)을 형성할 수 있다.
도 6은 안테나 기판(232)을 사용하여 형성된 AiP 모듈(230)을 도시한다. 안테나 기판(232)은 기판(152)과 유사하게, 예를 들어 절연 코어 및 상부 및 저부 표면 상에 패터닝된 도전층으로 형성된다. 솔더 범프(234)는 안테나 기판(232)을 SiP 모듈(150)의 저부에 장착하는 데 사용된다. 안테나 기판(232)을 통해 형성된 전도성 비아(236)는 반도체 다이(104)를 안테나 기판의 반대 표면 상에 패턴화된 안테나(238)에 전기적으로 연결한다. 다른 실시예에서, 안테나(238)는 안테나 기판(232) 내에 내장되거나 안테나 기판의 또 다른 표면 상에 형성된다. 피트(226)는 안테나 기판이 이미 형성된 후에 별도의 구조로서 안테나 기판(232)의 저부 상에 몰딩되거나, 안테나 기판(232)은 기판의 고유한 부분으로서 형성된 피트(226)와 함께 형성될 수 있다. 상기 SiP 모듈 및 히트 스프레더 실시예 중 임의의 것이 AiP 모듈(230)을 형성하기 위해 기판(232)과 함께 사용될 수 있다.
도 7에 도시된 바와 같이, AiP 모듈(240)은 안테나 기판(232)과 유사한 방식으로 형성된 안테나 기판(242)을 가지며, 안테나 기판을 통해 형성된 전도성 비아(246)로 안테나(248)를 반대 표면에 연결하도록 한다. 범프(244)는 안테나 기판(242)을 SiP 모듈(250)에 장착하는 데 사용된다. SiP 모듈(250)은 앞서 설명된 SiP 모듈(150)과 유사하고 유사한 방식으로 형성되지만, 다른 컴포넌트 구성을 포함한다. 더욱이, B2B 커넥터(162)는 앞서 설명한 바와 같이 SiP 모듈의 일부로서 포함되기보다는 SiP 모듈(250)에 인접한 안테나 기판(242) 상에 배치된다. 앞서 설명한 SiP 모듈 및 히트 스프레더 실시예 중 임의의 것이 AiP 모듈(240)을 형성하기 위해 안테나 기판(242)과 함께 사용될 수 있다. SiP 모듈(250)은 2개의 캐비티가 아닌 인캡슐런트(176) 내의 단일 캐비티(178)에만 조정된 상술한 방법 중 임의의 것을 사용하여 형성될 수 있다.
도 8은 상기 설명된 반도체 패키지, 예를 들어 SiP 모듈(150)을 더 큰 전자 장치(300) 내로 통합하는 것을 도시한다. 상기 설명된 SiP 모듈 또는 AiP 모듈 중 하나는 피트(226)에 고정되는 접착제를 사용하여, 솔더 범프를 리플로우 함으로써, 또는 또 다른 적합한 메커니즘에 의해 기판(302)에 장착된다. 반도체 다이(104)는 기판(152)을 통해 전도성 트레이스(304)에 전기적으로 결합된다.
전자 디바이스(300)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 대안적으로, 전자 디바이스(300)는 더 큰 시스템의 하위 컴포넌트일 수 있다. 예를 들어, 전자 디바이스(300)는 태블릿 컴퓨터, 휴대폰, 디지털 카메라, 통신 시스템 또는 기타 전자 디바이스의 일부일 수 있다. 전자 디바이스(300)는 또한 그래픽 카드, 네트워크 인터페이스 카드 또는 컴퓨터에 삽입되는 또 다른 신호 처리 카드일 수 있다. 반도체 패키지에는 마이크로프로세서, 메모리, ASICs, 논리 회로, 아날로그 회로, RF 회로, 이산 능동 또는 수동 소자 또는 기타 반도체 다이 또는 전기 컴포넌트가 포함될 수 있다.
PCB(302)는 PCB 상에 장착된 반도체 패키지의 구조적 지지 및 전기적 상호접속을 위한 일반적인 기판을 제공한다. 전도성 신호 트레이스(304)는 증착, 전해 도금, 무전해 도금, 스크린 인쇄 또는 기타 적절한 금속 증착 프로세스를 사용하여 PCB(302)의 표면 위에 또는 층 내에 형성된다. 신호 트레이스(304)는 반도체 패키지, 장착된 컴포넌트 및 기타 외부 시스템 또는 컴포넌트 사이의 전기 통신을 제공한다. 트레이스(304)는 또한 필요한 때 반도체 패키지에 전원 및 접지 연결을 제공한다.
기판(152)의 저부 상에 있는 솔더 범프 또는 다른 상호접속 구조는 SiP 모듈(150)을 PCB(302)에 연결하는 데 사용될 수 있다. 리본 케이블(312)은 리본 케이블 상의 커넥터(310)를 통해 B2B 커넥터(162)에 부착될 수 있다. 리본 케이블은 SiP 모듈(150)을 PCB(302)의 또 다른 영역, 전자 장치(300)의 또 다른 부분에 연결하여, 별도의 진단 장비 또는 임의의 다른 원하는 전자 컴포넌트 또는 전자 장치에 연결하는 데 사용할 수 있다. 일부 실시예에서, B2B 커넥터(162)는 반도체 다이(104)에 대한 유일한 외부 연결이고 패키지를 기판(302), 예를 들어 AiP 모듈(220, 220 및 230)에 결합하는 데 전적으로 의존한다. 상기 설명된 SiP 모듈 또는 AiP 모듈은 유사한 방식으로 전자 장치(300) 내에 통합될 수 있다.
일부 실시예에서, 반도체 디바이스는 2개의 패키징 레벨을 갖는다. 제1단계 패키징은 반도체 다이를 중간 기판에 기계적으로 전기적으로 부착하는 기술이다. 제2단계 패키징은 중간 기판을 PCB(302)에 기계적으로 전기적으로 부착하는 것을 포함한다. 다른 실시예에서, 반도체 디바이스는 다이가 기계적으로 전기적으로 PCB(302)에 직접 장착되는 제1단계 패키징만을 가질 수 있다.
예시를 위해, 본드 와이어 패키지(346) 및 플립칩(348)을 포함하는 여러 유형의 제1 단계 패키징이 PCB(302) 상에 도시되어 있다. 추가로 볼 그리드 어레이(BGA)(350), 범프 칩 캐리어(BCC)(352), 랜드 그리드 어레이(LGA)(356), 멀티칩 모듈(MCM)(358), 쿼드 플랫 무연 패키지(QFN)(360), 쿼드 플랫 패키지(362) 및 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(364)가 SIP 모듈(150)과 함께 PCB(302) 상에 장착된 것으로 도시되어 있다. 전도성 트레이스(304)는 PCB(302) 상에 배치된 다양한 패키지와 컴포넌트를 SIP 모듈(150)에 전기적으로 결합하여, PCB(302) 상의 다른 컴포넌트들에게 SIP 모듈(150) 내의 컴포넌트들을 사용할 수 있도록 한다.
시스템 요구 사항에 따라, 제1 및 제2 단계 패키징 스타일의 임의의 조합으로 구성된 반도체 패키지의 임의의 조합 및 다른 전자 컴포넌트가 PCB(302)에 연결될 수 있다. 일부 실시예에서, 전자 디바이스(300)는 단일 부착 반도체 패키지를 포함하는 반면, 다른 실시예는 다수의 상호 연결된 패키지를 요구한다. 단일 기판 위에 하나 이상의 반도체 패키지를 결합함으로써 제조업체는 사전 제작된 컴포넌트를 전자 디바이스 및 시스템에 통합할 수 있다. 반도체 패키지에는 정교한 기능이 포함되어 있기 때문에 저렴한 컴포넌트와 간소화된 제조 프로세스를 사용하여 전자 디바이스를 제조할 수 있다. 그 결과 디바이스는 고장날 가능성이 적고 제조 비용이 낮아 소비자 비용이 절감된다.
본 발명의 하나 이상의 실시 예가 상세하게 예시되었지만, 당업자는 이러한 실시 예에 대한 수정 및 변경이 다음 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다.

Claims (15)

  1. 기판을 제공하는 단계;
    상기 기판 위에 반도체 다이를 배치하는 단계;
    상기 반도체 다이 위에 테이프를 배치하는 단계;
    상기 기판, 반도체 다이 및 테이프 위에 인캡슐런트를 증착하는 단계;
    상기 테이프를 제거하여 캐비티를 상기 반도체 다이 위의 인캡슐런트 내에 남기는 단계;
    상기 인캡슐런트 및 반도체 다이 위에 차폐층을 형성하는 단계; 그리고
    상기 차폐층 위에 히트 스프레더를 배치하는 단계를 포함하고, 상기 히트 스프레더는 인캡슐런트의 캐비티 내로 연장되는 돌출부를 포함하는, 반도체 디바이스 제조 방법.
  2. 제1항에 있어서,상기 차폐층 위의 캐비티 내에 열 인터페이스 재료(TIM)를 증착하는 단계; 그리고
    돌출부가 열 인터페이스 재료(TIM)와 접촉하도록 히트 스프레더를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  3. 제1항에 있어서, 상기 반도체 다이 반대편의 기판 위에 안테나를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  4. 제3항에 있어서, 상기 안테나 위에 제2 인캡슐런트를 증착하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  5. 제1항에 있어서, 상기 기판 위에 보드-투-보드 커넥터를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  6. 제1항에 있어서, 상기 히트 스프레더를 평판(flat plate)으로서 제공하는 단계; 그리고
    상기 히트 스프레더를 캐비티 내로 압착함에 의해 상기 돌출부를 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  7. 반도체 다이를 제공하는 단계;
    상기 반도체 다이 위에 인캡슐런트를 증착하는 단계로서, 캐비티가 상기 반도체 다이 위의 인캡슐런트에 형성되는 단계;
    상기 인캡슐런트 및 반도체 다이 위에 차폐층을 형성하는 단계; 그리고
    상기 차폐층 위에 히트 스프레더를 배치하는 단계를 포함하는, 반도체 디바이스 제조 방법.
  8. 제 7항에 있어서, 안테나 기판 위에 반도체 다이를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  9. 제7항에 있어서, 상기 반도체 다이 위에 테이프를 배치하는 단계;
    상기 테이프 및 반도체 다이 위에 인캡슐런트를 증착하는 단계; 그리고
    상기 인캡슐런트를 증착한 후 테이프를 제거하는 단계에 의하여,
    인캡슐런트 내에 캐비티를 형성함을 더욱 포함하는, 반도체 디바이스 제조 방법.
  10. 제7항에 있어서, 상기 히트 스프레더를 캐비티 내로 가압하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.
  11. 반도체 다이;
    상기 반도체 다이 위에 증착된 인캡슐런트로서, 캐비티가 상기 반도체 다이 위의 인캡슐런트 내에 형성되는 인캡슐런트;
    상기 인캡슐런트 및 반도체 다이 위에 형성된 차폐층; 그리고
    상기 차폐층 위에 배치된 히트 스프레더를 포함하는, 반도체 디바이스.
  12. 제11항에 있어서, 상기 히트 스프레더는 상기 인캡슐런트의 캐비티 내로 연장되는 돌출부를 포함하는, 반도체 디바이스.
  13. 제11항에 있어서, 상기 캐비티 내에 배치된 열 인터페이스 재료를 더욱 포함하고, 상기 열 인터페이스 재료는 상기 차폐층으로부터 상기 히트 스프레더까지 연장되는, 반도체 디바이스.
  14. 제11항에 있어서, 상기 반도체 다이 아래에 배치된 안테나 기판을 더욱 포함하는, 반도체 디바이스.
  15. 제14항에 있어서, 상기 반도체 다이에 인접한 상기 안테나 기판 위에 배치된 보드-투-보드 커넥터를 더욱 포함하는, 반도체 디바이스.
KR1020230051077A 2022-06-08 2023-04-19 개선된 열 소산 반도체 디바이스 및 그 제조 방법 KR20230169840A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/805,951 US20230402343A1 (en) 2022-06-08 2022-06-08 Semiconductor Device and Method for Advanced Thermal Dissipation
US17/805,951 2022-06-08

Publications (1)

Publication Number Publication Date
KR20230169840A true KR20230169840A (ko) 2023-12-18

Family

ID=89000402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230051077A KR20230169840A (ko) 2022-06-08 2023-04-19 개선된 열 소산 반도체 디바이스 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20230402343A1 (ko)
KR (1) KR20230169840A (ko)
CN (1) CN117198898A (ko)
TW (1) TW202349575A (ko)

Also Published As

Publication number Publication date
US20230402343A1 (en) 2023-12-14
CN117198898A (zh) 2023-12-08
TW202349575A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
US10790268B2 (en) Semiconductor device and method of forming a 3D integrated system-in-package module
US9263332B2 (en) Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
US20220270983A1 (en) EMI Shielding for Flip Chip Package with Exposed Die Backside
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
US11830785B2 (en) Package with windowed heat spreader
TW202318932A (zh) 封裝中天線裝置和製造方法
US20230402343A1 (en) Semiconductor Device and Method for Advanced Thermal Dissipation
US11670563B2 (en) Thermally enhanced FCBGA package
US11887863B2 (en) Double-sided partial molded SIP module
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20240096770A1 (en) Integrated Antenna-In-Package Structure
TW202410381A (zh) 半導體裝置及用於部分電磁干擾屏蔽的方法
TW202345240A (zh) 半導體裝置和使用膠帶附接的方法
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
CN115458418A (zh) 用于rdl的基于pspi的图案化方法
KR20240013059A (ko) Emi 차폐 및 방열을 위한 전도성 구조를 형성하는 반도체디바이스 및 그 제조 방법
KR20230143952A (ko) 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법
KR20240002912A (ko) 내장형 자기 차폐를 형성하는 반도체 디바이스 및 그 제조방법