CN117198898A - 用于高级热耗散的半导体器件和方法 - Google Patents

用于高级热耗散的半导体器件和方法 Download PDF

Info

Publication number
CN117198898A
CN117198898A CN202310295850.8A CN202310295850A CN117198898A CN 117198898 A CN117198898 A CN 117198898A CN 202310295850 A CN202310295850 A CN 202310295850A CN 117198898 A CN117198898 A CN 117198898A
Authority
CN
China
Prior art keywords
semiconductor die
encapsulant
substrate
semiconductor
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310295850.8A
Other languages
English (en)
Inventor
李承炫
李喜秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN117198898A publication Critical patent/CN117198898A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开涉及用于高级热耗散的半导体器件和方法。半导体器件具有基板和设置在基板上的半导体管芯。在半导体管芯上设置胶带。在基板、半导体管芯和胶带上沉积密封剂。去除胶带以在半导体管芯上的密封剂中留下腔体。在密封剂和半导体管芯上形成屏蔽层。在屏蔽层上设置散热器。散热器包括延伸到密封剂的腔体中的突起。

Description

用于高级热耗散的半导体器件和方法
技术领域
本发明一般地涉及半导体器件，并且更特别地涉及用于高级热耗散的半导体器件和方法。
背景技术
半导体器件通常存在于现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转换成电以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。
处理半导体器件的热输出是半导体制造的主要关注点。封装通常具有附着的散热器或热沉以帮助耗散热量。对于现代封装类型来说，随着界面间距和封装厚度减小以及引脚数增加，在操作期间产生更多热量。因此，存在对用于高效地耗散由半导体封装产生的热量的新方法和器件的需要。
附图说明
图1a-1c示出具有由切道分开的多个半导体管芯的半导体晶片；
图2a-2i示出形成具有阶梯式散热器的系统级封装(SiP)模块；
图3a-3c示出通过压平板来形成阶梯式散热器；
图4a和4b示出在阶梯式封装体上使用的平坦散热器；
图5示出使用阶梯式散热器形成的天线内建型封装(AiP)的实施例；
图6示出具有使用阶梯式散热器形成的AiP的第二实施例；
图7示出具有使用阶梯式散热器形成的AiP的第三实施例；以及
图8示出将SiP或AiP模块集成到电子器件中。
具体实施例
在以下描述中，参考附图以一个或多个实施例来描述本发明，其中，相同的附图标记表示相同或类似的元件。虽然根据用于实现本发明的目的的最佳模式描述本发明，但是本领域技术人员将会理解，本发明旨在覆盖可以包括在由所附权利要求以及它们的由以下公开和附图支持的等同物限定的本发明的精神和范围内的替代、修改和等同物。本文中所使用的术语“半导体管芯”指代单数形式和复数形式的词语两者，且因此可以指代单个半导体器件和多个半导体器件两者。
半导体器件通常是使用两种复杂的制造工艺来制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电组件。诸如晶体管和二极管的有源电组件具有控制电流流动的能力。诸如电容器、电感器和电阻器的无源电组件创建执行电路功能所需的、电压和电流之间的关系。
后端制造指代将完成的晶片切割或单片化为个体半导体管芯并且封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了单片化半导体管芯，晶片沿着称为切道或划线的晶片的非功能区来刻划和断开。使用激光切割工具或锯刀将晶片单片化。在单片化之后，将个体半导体管芯安装到封装基板，所述封装基板包括用于与其它系统组件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏、接合线或其它合适的互连结构来进行电连接。密封剂或其它模制化合物沉积在封装上以提供物理支撑和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其它系统组件。
图1a示出具有基底基板材料102的半导体晶片100，所述基底基板材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其它块体半导体材料。多个半导体管芯或组件104形成在晶片100上，由非有源、管芯间晶片区域或切道106分开，如上所述。切道106提供切割区域以将半导体晶片100单片化成单个半导体管芯104。在一个实施例中，半导体晶片100具有100-450毫米(mm)的宽度或直径。
图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104具有背面或非有源表面108和有源表面110，所述有源表面110包含：模拟或数字电路，被实现为根据管芯的电设计和功能而形成在管芯内或管芯上并电互连的有源器件、无源器件、导电层和介电层。例如，电路可以包括一个或多个晶体管、二极管和形成在有源表面110内以实现模拟电路或数字电路的其它电路元件，诸如数字信号处理器(DSP)、ASIC、MEMS、存储器或其它信号处理电路。半导体管芯104也可以包含用于RF信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。半导体晶片100的背表面108可以经历：可选的背面研磨操作，利用机械研磨或蚀刻工艺来去除基底材料102的一部分并且减小半导体晶片100和半导体管芯104的厚度。
使用物理气相沉积(PVD)、化学气相沉积(CVD)、电解电镀、化学电镀或其它合适的金属沉积工艺在有源表面110上形成导电层112。导电层112包括一层或多层铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘操作。
导电层112可以形成为距半导体管芯104的边缘第一距离并排设置的接触焊盘，如图1b中所示。替选地，导电层112可以形成为接触焊盘，所述接触焊盘在多个行中偏移，使得第一行接触焊盘距管芯的边缘第一距离设置并且与第一行交替的第二行接触焊盘距管芯的边缘第二距离设置。导电层112表示形成在半导体管芯104上的最后导电层，所述最后导电层具有用于随后电互连到较大系统的接触焊盘。然而，可以存在形成在有源表面110上的实际半导体器件和用于信号路由的接触焊盘112之间的一个或多个中间导电和绝缘层。
使用蒸发、电解电镀、化学电镀、球滴或丝网印刷工艺在导电层112上沉积导电凸块材料。凸块材料可以是具有可选的助焊剂溶液的Al、Sn、Ni、Au、Ag、铅(Pb)、铋(Bi)、Cu、焊料及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合工艺将凸块材料接合到导电层112。可以通过将凸块材料加热到其熔点以上来使该材料回流以形成导电球或凸块114。在一个实施例中，导电凸块114形成在具有润湿层、阻挡层和粘合层的凸块下金属化层(UBM)上。导电凸块114也可以压紧接合或热压接合到导电层112。导电凸块114表示：一种类型的互连结构，其可以形成在导电层112上以电连接到基板。互连结构也可以使用接合线、导电膏、柱形凸块、微凸块、导电柱或其它电互连。
在图1c中，使用锯刀或激光切割工具118通过切道106将半导体晶片100单片化成个体半导体管芯104。可以检查和电测试个体半导体管芯104，以识别单片化后的已知良好管芯(KGD)。
图2a-2i示出形成具有多个半导体管芯104和阶梯式散热器的系统级封装(SiP)器件150。
图2a示出基板152的局部截面图。虽然仅示出单个基板152，但是使用本文中针对单个单元描述但是一起执行的相同步骤，在共同载板上共同处理数百或数千基板。基板152也可以作为用于多个单元的单个大基板开始，所述多个单元在制造工艺期间或之后彼此单片化。
基板152包括与一个或多个导电层156交错的一个或多个绝缘层154。在一个实施例中，绝缘层154是在顶表面和底表面上图案化导电层156的芯绝缘板，例如覆铜层压基板。导电层156也包括通过绝缘层154电耦合的导电通孔。基板152可以包括任何数量的在彼此上交错的导电层和绝缘层。焊料掩模或钝化层可以形成在基板152的任一侧上。在其它实施例中，任何合适类型的基板或引线框架用于基板152。
图2b示出在基板152上形成的SiP器件150。基板152已具有安装在其上的半导体管芯104a和104b，以及任何分立的有源或无源组件、半导体管芯或期望用于预期功能的其它组件。半导体管芯104a和104b可以是从共同半导体晶片100单片化的相同管芯，或者是来自具有协作功能的不同晶片的不同管芯，例如处理器和存储器或收发器IC。在其它实施例中仅使用单个半导体管芯104。可以使用任何数量、类型和组合的半导体管芯和其它电组件来制造SiP模块150。
分立组件160和板对板(B2B)连接器162与半导体管芯104一起被安装到基板152。焊膏用于将分立组件152和B2B连接器162电和机械耦合到导电层156。例如，可以根据需要来安装分立有源和无源组件的任何组合，以实现例如射频(RF)滤波器。B2B连接器162用于将带状电缆或另一类型的电导管附着到SiP模块150以允许其它封装与半导体管芯104通信并利用半导体管芯104的功能。半导体管芯104通过导电层156连接到B2B连接器162并彼此连接。
在图2c中，将胶带170附着到半导体管芯104的背表面108。将胶带170a附着到半导体管芯104a上，且将胶带170b附着到半导体管芯104b上。胶带170可以是紫外线释放胶带、热释放胶带、多层胶带或另一合适类型的胶带。在一个实施例中，胶带170由聚酰亚胺(PI)或另一合适的聚合物形成。胶带170使用粘合剂粘附到半导体管芯104的背表面上。在一些实施例中，不同厚度的胶带170用于每个半导体管芯104，其中，较高的半导体管芯具有较薄的胶带而较矮的半导体管芯具有较厚的胶带，使得胶带170a的顶表面与胶带170b的顶表面大约共面。
在图2d中，密封剂或模制化合物176沉积在基板152上，从而覆盖半导体管芯104的顶表面和侧表面。密封剂176也在半导体管芯104下在半导体管芯和基板152之间延伸。在其它实施例中，替代地使用单独的模制底部填充(MUF)。
密封剂176是使用膏印刷、压紧模制、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的施加工艺沉积的电绝缘材料。密封剂176可以是聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯或具有或不具有填料的聚合物。密封剂176是不导电的，并且在环境上保护半导体器件以免受外部元件和污染物的影响。
通过利用膜辅助模制或另一合适的模制技术使密封剂176的顶表面与胶带170的顶表面共面。在一些实施例中，在模制期间，胶带170是可压紧的和被压紧，以确保即使在SiP模块150从模具去除之后胶带在密封剂176的顶部上膨胀，在模制期间胶带170的顶表面是共面的。在模制时共面的胶带170的顶表面提供密封剂176的平坦且水平的顶表面(其中，一旦去除胶带，密封剂就具有清洁的腔体178)，但不是绝对必要的。在其中胶带170的顶表面并非全部共面的其它实施例中，密封剂176沉积在所有胶带170的顶部上，然后被蚀刻或背面研磨以使所有顶表面共面。
通过利用在密封之后可以被去除的可去除盖或通过使用在非模制隔室内保护B2B连接器的模具，B2B连接器162可以保留在密封剂176的外部。密封剂176通常利用基板152进行沉积，从而保留为具有同时形成的多个SiP模块150的较大面板。然后，在制造完成之后，将基板152和密封剂176的较大面板单片化。
在图2e中，通过机械剥离来去除胶带170，以暴露凹陷在密封剂176的腔体178内的半导体管芯104的顶表面。根据所使用的胶带和粘合剂的类型而定，胶带170可以通过机械剥离结合热或UV释放而被去除。在一些实施例中，作为模制工艺的固有部分，例如通过如下步骤来去除胶带170：胶带粘附到模具的顶槽，使得当模具打开时去除胶带。
通过胶带170取代(displace)密封剂176来创建腔体178。因此，腔体178具有与胶带170和半导体管芯104基本上相同的占用面积大小和形状。可以使胶带170的片块大于或小于半导体管芯104以创建具有比半导体管芯大或小的占用面积的腔体178。
在图2f中，在SiP模块150上溅射导电材料以形成导电屏蔽层180。屏蔽层180使用任何合适的金属沉积技术(例如PVD、CVD、其它溅射方法、喷涂或电镀)来形成。溅射材料可以是铜、钢、铝、金、其组合或任何其它合适的导电材料。在一些实施例中，屏蔽层180可以通过在不同材料的多个层(例如，不锈钢-铜-不锈钢或钛-铜)上溅射而制成。
屏蔽层180减小SiP模块150的组件与其它附近电子器件之间的EMI。屏蔽层180通过导电层156可选地连接到地电压节点，以改进EMI减小。屏蔽层180可以通过将屏蔽层溅射到其中暴露导电层的、基板152的暴露侧表面上而连接到导电层156。B2B连接器162通过在B2B连接器由盖或罐保护时溅射屏蔽层而保留在屏蔽层180的外部。屏蔽层180直接形成在半导体管芯104的背表面108上，并且也覆盖密封剂176的顶表面和侧表面。
在图2g中，热界面材料(TIM)182被沉积到屏蔽层180上的腔体178中。TIM 182可以是任何合适的传热材料，诸如热膏、热粘合剂、导热焊盘或金属基TIM。在一个实施例中，焊料被用作TIM 182。TIM 182可以作为焊膏来施加。
在图2h中，在SiP模块150上设置阶梯式散热器190。散热器190包括与腔体178对准的突起192。每个突起192都包括与对应的腔体178相同或比对应的腔体178稍小的宽度和形状，使得突起将经由屏蔽层180以与半导体管芯104的高接触表面积装配在腔体内。散热器190被称为阶梯式，因为在腔体178的占用面积内和外的不同厚度导致散热器的阶梯状外观。
在图2i中，散热器190被向下放置在密封剂176的顶部上，使得突起192延伸到腔体178中并物理接触TIM 182。在一些实施例中，散热器190在腔体178的外部物理接触屏蔽层180。在其它实施例中，在散热器190和屏蔽层180之间保留间隙。在其中使用焊料的实施例中，TIM 182可以被回流，这将散热器190机械耦合到屏蔽层180。TIM 182从屏蔽层180延伸到散热器190，以将热能从半导体管芯104传递到散热器。在一些实施例中，突起192被压到TIM 182中，使得TIM的一部分在突起的侧表面和屏蔽层180的侧表面之间流动。使用阶梯式散热器190导致散热器更靠近半导体管芯104，因此热能被更高效地传递到散热器。
可以在稍后的制造步骤附着额外的热沉。可以在基板152的底部上形成焊料凸块或其它互连结构以将SiP模块150集成到较大系统中。如果形成为较大面板，则基板152被单片化以将多个SiP模块150彼此分开。个体SiP模块150被拾取并放置到用于递送的胶带和卷轴中，或者直接放置到较大电气系统的PCB或其它基板上。
图3a-3c示出使用具有突起202的阶梯式压模200将平坦散热器204压印到腔体178中。图3a示出设置在具有腔体178的密封剂176上的平坦散热器204。压模200设置在散热器204上，其中，突起202与腔体178对准。在图3b中，压模200被向下压到散热器204上，以将散热器整形或弯曲到腔体178中。压模200的突起202可以延伸或可以不延伸到腔体178中，这取决于腔体、压模和散热器204的具体尺寸。在图3c中，去除压模200以留下按照具有腔体178的密封剂176的顶表面整形的散热器204。散热器204的部分204a保留在密封剂176的较高部分，而部分204b被向下压到腔体178中更靠近半导体管芯104。散热器204处于弯曲状态以延伸到腔体178中。散热器204将通常在区域204a和204b之间具有弯曲的边缘，而不是图3c中所示的锐角，但是具体的形状将在不同的实施例之间广泛地变化。如果需要，使TIM182回流，以将散热器204机械和热连接到半导体管芯104。
图4a和4b示出利用没有压印的平坦散热器210。在图4a和4b中所示的最终产品中，平坦散热器210保留平坦。TIM 182完全填充腔体176以将散热器210连接到半导体管芯104。在图4a中，散热器210仍然直接位于腔体178外部的屏蔽层180上。可选地，如图4b中所示，TIM 182横跨屏蔽层180的整个顶表面并且针对散热器210的整个占用面积延伸。如果需要，使TIM 182回流，以将散热器210机械和热连接到半导体管芯104。
图5示出基于SiP模块150的天线内建型封装(AiP)模块220的形成。一个或多个分立天线模块222被安装到基板152的与半导体管芯104相对的底部上，然后用密封剂224密封。天线模块222是小的PCB单元，其中，天线形成为PCB上或PCB中的导电层的一部分。天线模块222可以包括例如形成在一个表面上的天线和形成在相对表面上的地平面。
密封剂224与密封剂176类似并且以类似的方式形成。密封剂224形成有突出的底脚226，以帮助将AiP模块220安装到较大系统的另一基板。在一些实施例中，天线模块222和密封剂224完全覆盖其中可能原本形成互连结构的基板152的底表面，因此依赖B2B连接器162将AiP 220连接到外部系统。AiP模块220是完全集成的天线和收发器封装，其可以被并入到移动器件中以提供例如5G通信协议的完全实现。上述SiP模块和散热器实施例中的任何实施例可以与分立天线模块222一起使用，以形成AiP模块220。
图6示出使用天线基板232形成的AiP模块230。类似于基板152，天线基板232例如形成有绝缘芯和在顶表面和底表面上图案化的导电层。焊料凸块234用于将天线基板232安装到SiP模块150的底部上。穿过天线基板232形成的导电通孔236将半导体管芯104电耦合到在天线基板的相对表面上图案化的天线238。在其它实施例中，天线238嵌入在天线基板232内或形成在天线基板的另一表面上。在天线基板已经形成之后，底脚226作为单独的结构被模制到天线基板232的底部上，或者天线基板232可以形成有整形为基板的固有部分的底脚226。上述SiP模块和散热器实施例中的任何实施例可以与基板232一起使用，以形成AiP模块230。
在图7中，AiP模块240具有以与天线基板232类似的方式形成的天线基板242，其中，导电通孔246穿过天线基板形成以将天线248耦合到相对表面。凸块244用于将天线基板242安装到SiP模块250。SiP模块250类似于上述SiP模块150并且以与上述SiP模块150类似的方式形成，但是包括不同的组件配置。此外，B2B连接器162设置在天线基板242上与SiP模块250相邻，而不是如上述那样被包括作为SiP模块的一部分。上述SiP模块和散热器实施例中的任何实施例可以与天线基板242一起使用，以形成AiP模块240。可以使用上述方法中的任何方法来形成SiP模块250，其被调整为密封剂176中的仅单个腔体178而不是两个腔体。
图8示出将上述半导体封装(例如SiP模块150)集成到较大电子器件300中。通过使焊料凸块回流、使用夹到底脚226上的粘合剂或通过另一合适的机制，将以上公开的SiP模块或AiP模块中的一个安装到基板302上。半导体管芯104通过基板152电耦合到导电迹线304。
电子器件300包括PCB或其它基板302，其中，在PCB的表面上安装多个半导体封装，包括SiP模块150。电子器件300可以具有一种类型的半导体封装，或者多种类型的半导体封装，这取决于应用。电子器件300可以是使用半导体封装来执行一个或多个电功能的独立系统。替选地，电子器件300可以是较大系统的子组件。例如，电子器件300可以是平板计算机、蜂窝电话、数码相机、通信系统或其它电子器件的一部分。电子器件300也可以是图形卡、网络接口卡或插入到计算机中的另一信号处理卡。半导体封装可以包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立有源或无源器件，或其它半导体管芯或电组件。
PCB 302提供用于安装在PCB上的半导体封装的结构支撑和电互连的通用基板。使用蒸发、电解电镀、化学电镀、丝网印刷或其它合适的金属沉积工艺在PCB 302的表面上或层内形成导电信号迹线304。信号迹线304在半导体封装、安装的组件和其它外部系统或组件之间提供电通信。迹线304也根据需要向半导体封装提供电源和地连接。
可以使用基板152的底部上的焊料凸块或另一互连结构来将SiP模块150耦合到PCB 302。带状电缆312可以经由带状电缆上的连接器310连接到B2B连接器162。带状电缆可以用于将SiP模块150耦合到PCB 302的另一区域、电子器件300的另一部分、到单独的诊断设备、或任何其它期望的电子组件或器件。在一些实施例中，B2B连接器162是到半导体管芯104的唯一外部连接，并且被完全依赖以将封装耦合到基板302，例如AiP模块220、220和230。上述SiP模块或AiP模块中的任何模块可以以类似的方式并入到电子器件300中。
在一些实施例中，半导体器件具有两个封装级。第一级封装是用于将半导体管芯机械和电附着到中间基板的技术。第二级封装涉及将中间基板机械和电附着到PCB 302。在其它实施例中，半导体器件可以仅具有第一级封装，其中，管芯被机械和电直接安装到PCB302。
为了说明的目的，在PCB 302上示出几种类型的第一级封装，包括接合线封装346和倒装芯片348。另外，几种类型的第二级封装，包括球栅阵列(BGA)350、凸块芯片载板(BCC)352、焊盘栅格阵列(LGA)356、多芯片模块(MCM)358、四方扁平无引线封装(QFN)360、四方扁平封装362和嵌入式晶片级球栅阵列(eWLB)364，被示出为与SiP模块150一起安装在PCB 302上。导电迹线304将设置在PCB 302上的各种封装和组件电耦合到SiP模块150，从而将SiP模块150内的组件的使用给予PCB上的其它组件。
根据系统要求，配置有第一和第二级封装样式的任何组合的半导体封装以及其它电子组件的任何组合可以连接到PCB 302。在一些实施例中，电子器件300包括单个附着的半导体封装，而其它实施例要求多个互连的封装。通过在单个基板上组合一个或多个半导体封装，制造商可以将预制组件并入到电子器件和系统中。由于半导体封装包括复杂的功能，所以可以使用不太昂贵的组件和流水线制造工艺来制造电子器件。所得到的器件不太可能失效，并且制造不太昂贵，从而导致消费者的更低成本。
尽管已经详细地示出本发明的一个或多个实施例，但是本领域技术人员将会理解：在不偏离所附权利要求中阐述的本发明的范围的情况下，可以进行对那些实施例的修改和适配。

Claims (15)

1.一种制造半导体器件的方法，包括：
提供基板；
在所述基板上设置半导体管芯；
在所述半导体管芯上设置胶带；
在所述基板、半导体管芯和胶带上沉积密封剂；
去除所述胶带以在所述半导体管芯上的所述密封剂中留下腔体；
在所述密封剂和半导体管芯上形成屏蔽层；以及
在所述屏蔽层上设置散热器，其中，所述散热器包括延伸到所述密封剂的所述腔体中的突起。
2.根据权利要求1所述的方法，还包括：
将热界面材料沉积到所述屏蔽层上的所述腔体中；以及
设置所述散热器，其中，所述突起接触所述热界面材料。
3.根据权利要求1所述的方法，还包括在所述基板上与所述半导体管芯相对地设置天线。
4.根据权利要求3所述的方法，还包括在所述天线上沉积第二密封剂。
5.根据权利要求1所述的方法，还包括在所述基板上设置板对板连接器。
6.根据权利要求1所述的方法，还包括：
作为平板提供所述散热器；以及
通过将所述散热器压到所述腔体中来形成所述突起。
7.一种制造半导体器件的方法，包括：
提供半导体管芯；
在所述半导体管芯上沉积密封剂，其中，在所述半导体管芯上的所述密封剂中形成腔体；
在所述密封剂和半导体管芯上形成屏蔽层；以及
在所述屏蔽层上设置散热器。
8.根据权利要求7所述的方法，还包括在天线基板上设置所述半导体管芯。
9.根据权利要求7所述的方法，还包括通过以下步骤在所述密封剂中形成所述腔体：
在所述半导体管芯上设置胶带；
在所述胶带和半导体管芯上沉积所述密封剂；以及
在沉积所述密封剂之后去除所述胶带。
10.根据权利要求7所述的方法，还包括将所述散热器压到所述腔体中。
11.一种半导体器件，包括：
半导体管芯；
沉积在所述半导体管芯上的密封剂，其中，在所述半导体管芯上的所述密封剂中形成腔体；
在所述密封剂和半导体管芯上形成的屏蔽层；以及
设置在所述屏蔽层上的散热器。
12.根据权利要求11所述的半导体器件，其中，所述散热器包括延伸到所述密封剂的所述腔体中的突起。
13.根据权利要求11所述的半导体器件，还包括设置在所述腔体中的热界面材料，其中，所述热界面材料从所述屏蔽层延伸到所述散热器。
14.根据权利要求11所述的半导体器件，还包括设置在所述半导体管芯下的天线基板。
15.根据权利要求14所述的半导体器件，还包括设置在所述天线基板上与所述半导体管芯相邻的板对板连接器。
CN202310295850.8A 2022-06-08 2023-03-23 用于高级热耗散的半导体器件和方法 Pending CN117198898A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/805,951 US20230402343A1 (en) 2022-06-08 2022-06-08 Semiconductor Device and Method for Advanced Thermal Dissipation
US17/805951 2022-06-08

Publications (1)

Publication Number Publication Date
CN117198898A true CN117198898A (zh) 2023-12-08

Family

ID=89000402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310295850.8A Pending CN117198898A (zh) 2022-06-08 2023-03-23 用于高级热耗散的半导体器件和方法

Country Status (4)

Country Link
US (1) US20230402343A1 (zh)
KR (1) KR20230169840A (zh)
CN (1) CN117198898A (zh)
TW (1) TW202349575A (zh)

Also Published As

Publication number Publication date
KR20230169840A (ko) 2023-12-18
TW202349575A (zh) 2023-12-16
US20230402343A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
US20230207485A1 (en) Selective EMI Shielding Using Preformed Mask with Fang Design
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
US11830785B2 (en) Package with windowed heat spreader
CN116072556A (zh) 封装中天线器件及其制作方法
US20230402343A1 (en) Semiconductor Device and Method for Advanced Thermal Dissipation
US11670563B2 (en) Thermally enhanced FCBGA package
US20240096770A1 (en) Integrated Antenna-In-Package Structure
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US11887863B2 (en) Double-sided partial molded SIP module
US20230238376A1 (en) Semiconductor Device and Method Using Tape Attachment
TW202414618A (zh) 整合式封裝中天線結構
CN116403917A (zh) 用开槽衬底形成选择性emi屏蔽的半导体器件和方法
CN116895539A (zh) 使用emi吸收金属条的半导体器件和方法
KR20240013059A (ko) Emi 차폐 및 방열을 위한 전도성 구조를 형성하는 반도체디바이스 및 그 제조 방법
CN117334678A (zh) 形成嵌入式磁屏蔽的半导体器件和方法
CN115775738A (zh) 利用金属框架和盖的隔间型屏蔽
CN116403916A (zh) 使用掩模进行选择性emi屏蔽的半导体器件和方法
CN116207080A (zh) 半导体器件和用于使用激光开槽减少金属毛刺的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication