CN117334678A - 形成嵌入式磁屏蔽的半导体器件和方法 - Google Patents

形成嵌入式磁屏蔽的半导体器件和方法 Download PDF

Info

Publication number
CN117334678A
CN117334678A CN202310295723.8A CN202310295723A CN117334678A CN 117334678 A CN117334678 A CN 117334678A CN 202310295723 A CN202310295723 A CN 202310295723A CN 117334678 A CN117334678 A CN 117334678A
Authority
CN
China
Prior art keywords
encapsulant
ferromagnetic film
substrate
conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310295723.8A
Other languages
English (en)
Inventor
金昌伍
郑珍熙
权五玟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN117334678A publication Critical patent/CN117334678A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开涉及形成嵌入式磁屏蔽的半导体器件和方法。半导体器件具有基板。半导体管芯设置在该基板上。在该半导体管芯上沉积第一密封剂。在该第一密封剂上设置铁磁膜。在该铁磁膜上沉积第二密封剂。在基板、第一密封剂和第二密封剂上可选地形成屏蔽层。

Description

形成嵌入式磁屏蔽的半导体器件和方法
技术领域
本发明一般地涉及半导体器件，并且更特别地涉及形成嵌入式磁屏蔽的半导体器件和方法。
背景技术
半导体器件通常存在于现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转换成电以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。
半导体器件通常易受可能干扰它们操作的电磁干扰(EMI)、射频干扰(RFI)、谐波失真或者其它器件间干扰诸如电容、电感或导电耦合(也称为串扰)的影响。高速模拟电路例如射频(RF)滤波器或数字电路也产生干扰。
导电屏蔽层可以形成在半导体封装上以减小一些干扰。然而，典型的屏蔽层仅减小较高频率干扰，而对低频磁场是透明的。为了减小低频磁干扰，使用具有高磁导率的材料或铁氧体来保护敏感组件。
使用铁磁屏蔽存在许多问题。由于晶体缺陷的高发生率，具有高磁导率的磁膜难以使用诸如物理气相沉积的普通沉积方法来实现。由于在磁膜与相邻的环氧树脂模制化合物或金属屏蔽层之间的界面处的分层，使用层压工艺来施加磁膜也是困难的。因此，存在对用于半导体封装的铁磁屏蔽的改进的需要。
附图说明
图1a-1c示出具有由切道分开的多个半导体管芯的半导体晶片；
图2a-2f示出形成具有嵌入式铁磁屏蔽的半导体封装；
图3a和3b示出替选实施例；
图4a-4d示出设置在半导体封装的半导体管芯周围的导电柱；
图5a-5d示出另一导电柱实施例；以及
图6a和6b示出将半导体封装集成到电子器件中。
具体实施方式
在以下描述中，参考附图以一个或多个实施例来描述本发明，其中，相同的附图标记表示相同或类似的元件。虽然根据用于实现本发明的目的的最佳模式描述本发明，但是本领域技术人员将会理解，本发明旨在覆盖可以包括在由所附权利要求以及它们的由以下公开和附图支持的等同物限定的本发明的精神和范围内的替代、修改和等同物。本文中所使用的术语“半导体管芯”指代单数形式和复数形式的词语两者，且因此可以指代单个半导体器件和多个半导体器件两者。
半导体器件通常是使用两种复杂的制造工艺来制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电组件。诸如晶体管和二极管的有源电组件具有控制电流流动的能力。诸如电容器、电感器和电阻器的无源电组件创建执行电路功能所需的、电压和电流之间的关系。
后端制造指代将完成的晶片切割或单片化为个体半导体管芯并且封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了单片化半导体管芯，晶片沿着称为切道或划线的晶片的非功能区来刻划和断开。使用激光切割工具或锯刀将晶片单片化。在单片化之后，将个体半导体管芯安装到封装基板，所述封装基板包括用于与其它系统组件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏、线接合或其它合适的互连结构来进行电连接。密封剂或其它模制化合物沉积在封装上以提供物理支撑和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其它系统组件。
图1a示出具有基底基板材料102的半导体晶片100，所述基底基板材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其它块体半导体材料。多个半导体管芯或组件104形成在晶片100上，由非有源、管芯间晶片区域或切道106分开，如上所述。切道106提供切割区域以将半导体晶片100单片化成单个半导体管芯104。在一个实施例中，半导体晶片100具有100-450毫米(mm)的宽度或直径。
图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104具有背面或非有源表面108和有源表面110，所述有源表面110包含：模拟或数字电路，被实现为根据管芯的电设计和功能而形成在管芯内或管芯上并电互连的有源器件、无源器件、导电层和介电层。例如，电路可以包括一个或多个晶体管、二极管和形成在有源表面110内以实现模拟电路或数字电路的其它电路元件，诸如数字信号处理器(DSP)、ASIC、MEMS、存储器或其它信号处理电路。半导体管芯104也可以包含用于RF信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。半导体晶片100的背表面108可以经历：可选的背面研磨操作，该操作利用机械研磨或蚀刻工艺来去除基底材料102的一部分并且减小半导体晶片100和半导体管芯104的厚度。
使用PVD、CVD、电解电镀、化学电镀工艺或其它合适的金属沉积工艺在有源表面110上形成导电层112。导电层112包括一层或多层铝(A1)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘操作。
导电层112可以形成为距半导体管芯104的边缘第一距离并排设置的接触焊盘，如图1b中所示。替选地，导电层112可以形成为接触焊盘，所述接触焊盘在多个行中偏移，使得第一行接触焊盘距管芯的边缘第一距离设置并且与第一行交替的第二行接触焊盘距管芯的边缘第二距离设置。导电层112表示形成在半导体管芯104上的最后导电层，所述最后导电层具有用于随后电互连到较大系统的接触焊盘。然而，可以存在形成在有源表面110上的实际半导体器件和接触焊盘112之间用于信号路由的一个或多个中间导电和绝缘层。
使用蒸发、电解电镀、化学电镀、球滴或丝网印刷工艺在导电层112上沉积导电凸块材料。凸块材料可以是具有可选的助焊剂溶液的Al、Sn、Ni、Au、Ag、铅(Pb)、铋(Bi)、Cu、焊料及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合工艺将凸块材料接合到导电层112。在一个实施例中，通过将凸块材料加热到其熔点以上来使该材料回流以形成导电球或凸块114。导电凸块114可选地形成在具有润湿层、阻挡层和粘合层的凸块下金属化层(UBM)上。导电凸块114也可以压紧接合或热压接合到导电层112。导电凸块114表示：一种类型的互连结构，其可以形成在导电层112上以电连接到基板。互连结构也可以使用接合线、导电膏、柱形凸块、微凸块或其它电互连。
在图1c中，使用锯刀或激光切割工具118通过切道106将半导体晶片100单片化成个体半导体管芯104。可以检查和电测试个体半导体管芯104，以识别单片化后的已知良好管芯(KGD)。
图2a-2f示出形成具有半导体管芯104的半导体封装150。在一些实施例中，半导体封装150是系统级封装(SiP)模块。图2a示出基板152的局部截面图。虽然仅示出单个基板152，但是使用本文中针对单个单元描述但是一起执行的相同步骤，在共同载板上共同处理数百或数千基板。基板152也可以作为用于多个单元的单个大基板开始，所述多个单元在制造工艺期间或之后彼此单片化。
基板152包括与一个或多个导电层156交错的一个或多个绝缘层154。在一个实施例中，绝缘层154是在顶表面和底表面上图案化导电层156的芯绝缘板，例如覆铜层压基板。导电层156也包括通过绝缘层154电耦合的导电通孔。基板152可以包括任何数量的在彼此上交错的导电层和绝缘层。焊料掩模或钝化层可以形成在基板152的任一侧上。在其它实施例中，任何合适类型的基板或引线框架用于基板152。
图2a中的半导体封装150已具有安装于其上的半导体管芯104和分立组件160，以及任何其它分立有源或无源组件、半导体管芯或期望用于半导体封装的预期功能的其它组件。焊料凸块114在导电层156和半导体管芯104之间回流，以将管芯机械和电连接到基板152。任何类型和数量的组件可以安装到基板152的顶表面(如图2a中所示)、底表面或两者上，并且也可以以任何合适的顺序和配置嵌入在基板内。如图所示的分立组件160仅是表示性的。出于任何目的，可以使用任何类型和数量的组件。
在将半导体管芯104、分立组件160和任何其它期望的电组件安装到基板152上之后，通过密封剂或模制化合物170来密封这些元件。使用膏印刷、压紧模制、传递模制、液体密封剂模制、真空层压、旋涂或另一合适的施加器将密封剂170沉积在基板152、半导体管芯104和分立组件160上。密封剂170可以是聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯或具有或不具有填料的聚合物。密封剂170是不导电的，提供结构支撑，并且在环境上保护半导体器件以免受外部元件和污染物的影响。密封剂170完全覆盖半导体管芯104和分立组件160的顶表面和侧表面。密封剂170填充基板152和半导体管芯104或分立组件160之间的任何间隙，除非使用单独的底部填充。密封剂170可以被背面研磨以减小半导体管芯104上的密封剂的厚度。
图2b和2c示出示例性铁磁膜180，其可以设置在密封剂170上以保护半导体管芯104以免受磁场的影响，或者吸收由半导体管芯产生的磁场。图2b中的铁磁膜180a具有一对带有粘合层186和188的铁磁层182和184。铁磁层182和184由具有高磁导率的材料形成，所述材料诸如镍-铁、镍-铁-钼、镍-铁-钼-铜、非晶磁合金或纳米晶合金。可以使用任何合适的镍-铁基合金、铁氧体、软铁磁材料或其合金。
粘合层188将铁磁层182和184附着在一起。粘合层186用于将铁磁膜180a附着到另一表面。在制造铁磁膜之后且在使用铁磁膜之前的存储期间，保护性释放膜189覆盖粘合剂188。为了将铁磁膜180a安装到表面，首先去除保护性释放膜189，然后使用粘合剂186将铁磁膜粘到所期望的表面。
铁磁膜180a类似于铁磁膜的普通结构，其中，黑色聚合物层设置在第一铁磁层182上而不是在第二铁磁层184上。黑色聚合物层通常用于封装的激光标记。然而，不需要黑色聚合物层，因为铁磁膜180a正被嵌入在半导体封装150内。因此，通常使用的黑色聚合物层被第二铁磁层184代替以改进磁屏蔽有效性。
图2c示出仅具有单个铁磁层182的铁磁膜180b。保护性释放膜189如上述那样通过粘合剂186附着到铁磁层182。然而，没有添加第二粘合层188和第二铁磁层184。
铁磁膜180通常形成为大片材的材料或可以卷起的长带。为了施加铁磁膜180，铁磁膜可以被切割成个体片并且被拾取和放置到半导体封装上。替选地，铁磁膜180的晶片尺寸或晶片形状的片材可以附着到器件的面板上，然后与所述面板一起单片化。
在图2d中，铁磁膜180设置在密封剂170的顶表面上。当基板152保持为具有同时形成的多个单元的面板或条带并且例如密封剂170沉积在整个条带或面板上以形成重构晶片时，则铁磁膜180可以作为单片设置在多个封装150的整个面板或条带上。去除保护性释放膜189，然后用粘合剂188将铁磁膜180附着到密封剂170。
在图2e中，在第二模制工艺中，第二密封剂190沉积在铁磁膜180上。任何上述材料和方法可以用于密封剂190以及密封剂170。密封剂190可以由与密封剂170相同的材料或不同的材料形成。密封剂190可以使用与密封剂170相同类型的模制工艺来形成，或者可以使用不同的工艺。在一些实施例中，穿过铁磁膜180形成开口，使得第二密封剂190延伸穿过该开口以物理接触第一密封剂170。密封剂190完全覆盖铁磁膜180的顶表面。
在图2f中，在封装150上溅射导电材料以形成导电屏蔽层200。使用任何合适的金属沉积技术，例如化学气相沉积、物理气相沉积、其它溅射方法、喷涂或电镀，形成屏蔽层200。溅射材料可以是铜、钢、银、铝、金、其组合或任何其它合适的导电材料。在一些实施例中，屏蔽层200可以通过在不同材料的多个层(例如，不锈钢-铜-不锈钢或钛-铜)上溅射来制造。屏蔽层200减小封装150的组件和其它附近电子器件之间的电磁干扰(EMI)。
在其中封装150形成为较大基板152上的面板或条带的实施例中，在形成屏蔽层200之前可选地将封装彼此单片化，使得屏蔽层沿单片化的封装的侧表面延伸。在其中基板152具有暴露的导电层的一部分的实施例中，屏蔽层200通过导电层156接地以改进EMI减小。作为封装单片化的一部分，单片化也将铁磁层的个体部分分开，这也暴露铁磁膜的侧表面。因此，屏蔽层200接触铁磁膜180的侧表面，从而为铁磁膜提供电接地。
半导体封装150包括嵌入在封装内的铁磁膜180。嵌入允许铁磁膜180位于更靠近半导体管芯104，从而改进吸收来自半导体管芯104的磁发射的性能。将铁磁膜180夹在两层密封剂170和190之间改进了铁磁膜常见的分层问题。除了将铁磁膜180夹在两层密封剂之间之外共形地形成屏蔽层200还减小分层，因为屏蔽层比铁磁膜更好地粘附到密封剂并且也覆盖侧表面以在分层通常开始的点处将各层物理保持在一起。
从图2a继续，图3a和3b示出另一实施例，其中，与封装150中的铁磁膜180相比，该半导体封装具有设置在半导体管芯104上的较小片的铁磁膜212。铁磁膜212具有与图2b和2c中针对铁磁膜180所示的相同的通用结构，并且仅仅切割成较小片。铁磁膜212设置在半导体管芯104上以吸收来自半导体管芯的磁发射，但是也可以放置在需要磁屏蔽的其它组件上。如果需要，可以在每个封装中使用多片铁磁膜。
沉积密封剂190以完全覆盖铁磁膜212的顶表面和侧表面。密封剂190向下延伸并且物理接触在铁磁膜212周围的密封剂170以完全包封铁磁膜。密封剂170和190之间的边界被图示为虚线，但是物理边界可以是可辨别的或者可以不是可辨别的，这取决于所使用的具体材料和方法。在密封剂中完全包封铁磁膜212大大减小了分层，因为铁磁膜存在的分层问题不适用于其中密封剂170和190相遇的周围接缝。与其中密封剂被铁磁膜180完全分开的实施例相比，密封剂170和190在封装210的边缘处不太可能彼此分层。
图4a-4d示出其中添加导电柱222的半导体封装220。导电柱222由具有高磁导率的磁金属形成以吸收低频磁场。导电柱222提供对半导体管芯104与分立组件160之间的电磁干扰(EMI)的横向阻挡，并且提供上覆的铁磁膜到电地的电耦合。导电柱222可以是分布在半导体管芯104周围的多个分立柱，或者是在半导体管芯周围一直连续延伸的单片材料。导电柱222可以采用条、支撑物或罐的形式。
导电柱222由铝、铜、钢、钛、金、其它金属或者其组合或合金形成。在一个实施例中，选择具有磁属性的材料，以与上覆的铁磁膜一起创建磁通量的连续路径。具有高磁导率的磁金属可以用于帮助吸收磁能。导电柱222被单独形成，然后被拾取和放置到基板152上。在其它实施例中，使用光致抗蚀剂层作为被去除的掩模，直接在基板152上形成导电柱222。
密封剂170沉积在导电柱222以及半导体管芯104和分立组件160上。在图4b中，使用机械研磨器224、化学蚀刻、化学机械平坦化或另一合适的方法来背面研磨密封剂170，以减小密封剂160的高度并暴露导电柱222的顶表面。在研磨之后，导电柱222和密封剂170具有共面顶表面。
图4c示出具有导电柱222和铁磁膜180的完成的封装220。铁磁膜180设置成与导电柱222物理接触以提供电和磁的连续性。图4d示出具有铁磁膜212的完成的封装228。铁磁膜212延伸以物理接触导电柱222，但仍然允许密封剂190物理接触在铁磁膜周围的密封剂170。在一个实施例中，导电柱222是完全在半导体管芯104周围延伸的罐，并且铁磁膜212具有与罐相同或类似的占用面积，使得罐和铁磁膜的组合形成在五个侧面上完全围绕半导体管芯的磁屏蔽。
图5a-5d示出替选导电柱实施例，其中，导电柱形成在密封剂170的开口中。在图5a中，使用激光切割工具234穿过密封剂170形成沟槽232以暴露基板152。在其中期望通过基板152电接地的实施例中，沟槽232形成下至导电层156。沟槽232可以形成为多个分立通孔或形成为完全在半导体管芯104周围连续延伸的单个沟槽。
在图5b中，用导电或磁材料填充沟槽232以形成导电柱236。在一个实施例中，使用喷射印刷将具有高磁导率的磁金属沉积到用于导电柱236的沟槽232中。导电柱236形成为与密封剂170的顶表面共面。在其它实施例中，沟槽232用导电材料过度填充，然后使用背面研磨工艺来使导电柱236与密封剂170共面。
图5c示出具有导电柱236和铁磁膜180的完成的封装230。铁磁膜180设置成与导电柱236物理接触以提供电和磁的连续性。图5d示出具有铁磁膜212的完成的封装238。铁磁膜212延伸以物理接触导电柱236，但仍然允许密封剂190物理接触在铁磁膜周围的密封剂170。
图6a和6b示出将上述半导体封装(例如半导体封装150)集成到较大电子器件340中。图6a示出了作为电子器件340的一部分安装到印刷电路板(PCB)或其它基板342上的半导体封装150的局部截面。在任何期望的制造阶段，与上述凸块114的描述类似地形成凸块346，并且将凸块346回流到PCB 342的导电层344上以将半导体封装150物理附着并电连接到PCB。在其它实施例中，使用热压或其它合适的附着和连接方法。在一些实施例中，在半导体封装150和PCB 342之间使用粘合剂或底部填充层。半导体管芯104通过基板152电耦合到导电层344。
图6b示出包括PCB 342的电子器件340，其中，在PCB的表面上安装多个半导体封装，包括半导体封装150。电子器件340可以具有一种类型的半导体封装，或者多种类型的半导体封装，这取决于应用。电子器件340可以是使用半导体封装来执行一个或多个电功能的独立系统。替选地，电子器件340可以是较大系统的子组件。例如，电子器件340可以是平板计算机、蜂窝电话、数码相机、通信系统或其它电子器件的部分。电子器件340也可以是图形卡、网络接口卡或插入到计算机中的另一信号处理卡。半导体封装可以包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立有源或无源器件，或其它半导体管芯或电组件。
在图6b中，PCB 342提供用于安装在PCB上的半导体封装的结构支撑和电互连的通用基板。使用蒸发、电解电镀、化学电镀、丝网印刷或其它合适的金属沉积工艺在PCB 342的表面上或层内形成导电信号迹线344。信号迹线344在半导体封装、安装的组件和其它外部系统或组件之间提供电通信。迹线344也根据需要向半导体封装提供电源和地连接。
在一些实施例中，半导体器件具有两个封装级。第一级封装是用于将半导体管芯机械和电附着到中间基板的技术。第二级封装涉及将中间基板机械和电附着到PCB 342。在其它实施例中，半导体器件可以仅具有第一级封装，其中，管芯机械和电直接安装到PCB342。
出于说明的目的，在PCB 342上示出几种类型的第一级封装，包括接合线封装346和倒装芯片348。另外，几种类型的第二级封装，包括球栅阵列(BGA)350、凸块芯片载板(BCC)352、焊盘栅格阵列(LGA)356、多芯片模块(MCM)358、四方扁平无引线封装(QFN)360、四方扁平封装362和嵌入式晶片级球栅阵列(eWLB)364，被示出为与半导体封装150一起安装在PCB 342上。导电迹线344将设置在PCB 342上的各种封装和组件电耦合到半导体封装150，从而将半导体封装150内的组件的使用给予PCB上的其它组件。
根据系统要求，配置有第一和第二级封装样式的任何组合的半导体封装以及其它电子组件的任何组合可以连接到PCB 342。在一些实施例中，电子器件340包括单个附着的半导体封装，而其它实施例要求多个互连的封装。通过在单个基板上组合一个或多个半导体封装，制造商可以将预制组件并入到电子器件和系统中。由于半导体封装包括复杂的功能，所以可以使用不太昂贵的组件和流水线制造工艺来制造电子器件。所得到的器件不太可能失效，并且制造不太昂贵，从而导致消费者的更低成本。
尽管已经详细地示出本发明的一个或多个实施例，但是本领域技术人员将会理解：在不偏离所附权利要求中阐述的本发明的范围的情况下，可以进行对那些实施例的修改和适配。

Claims (15)

1.一种制造半导体器件的方法，包括：
提供基板；
在所述基板上设置半导体管芯；
在所述半导体管芯上沉积第一密封剂；
在所述第一密封剂上设置铁磁膜；以及
在所述铁磁膜上沉积第二密封剂。
2.根据权利要求1所述的方法，还包括在所述基板、所述第一密封剂和所述第二密封剂上形成屏蔽层。
3.根据权利要求1所述的方法，还包括：
在所述基板上形成导电柱；
在所述导电柱上沉积第一密封剂；以及
在所述导电柱和第一密封剂上设置所述铁磁膜。
4.根据权利要求3所述的方法，还包括将所述导电柱形成为完全在所述半导体管芯周围连续延伸的罐。
5.根据权利要求1所述的方法，还包括将所述第二密封剂沉积为与在所述铁磁膜周围的所述第一密封剂接触。
6.根据权利要求1所述的方法，还包括单片化所述第一密封剂、第二密封剂和铁磁膜。
7.一种制造半导体器件的方法，包括：
提供电组件；
在所述电组件上沉积第一密封剂；
在所述第一密封剂上设置铁磁膜；以及
在所述铁磁膜上沉积第二密封剂。
8.根据权利要求7所述的方法，还包括在所述第一密封剂和第二密封剂上形成屏蔽层。
9.根据权利要求7所述的方法，还包括：
形成与所述电组件相邻的导电柱；
在所述导电柱上沉积所述第一密封剂；以及
在所述导电柱和第一密封剂上设置所述铁磁膜。
10.根据权利要求7所述的方法，还包括：
在所述第一密封剂中形成沟槽；以及
在所述沟槽中沉积导电或导磁材料以形成导电柱或罐。
11.一种半导体器件，包括：
基板；
设置在所述基板上的半导体管芯；
沉积在所述半导体管芯上的第一密封剂；
设置在所述第一密封剂上的铁磁膜；以及
沉积在所述铁磁膜上的第二密封剂。
12.根据权利要求11所述的半导体器件，还包括形成在所述基板、第一密封剂和第二密封剂上的屏蔽层。
13.根据权利要求11所述的半导体器件，还包括导电柱，所述导电柱在所述第一密封剂中设置在所述基板与所述铁磁膜之间。
14.根据权利要求11所述的半导体器件，其中，所述第二密封剂完全在所述铁磁膜周围连续地物理接触所述第一密封剂。
15.根据权利要求11所述的半导体器件，其中，所述第一密封剂、第二密封剂和铁磁膜的侧表面是共面的。
CN202310295723.8A 2022-06-30 2023-03-24 形成嵌入式磁屏蔽的半导体器件和方法 Pending CN117334678A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/810028 2022-06-30
US17/810,028 US20240006335A1 (en) 2022-06-30 2022-06-30 Semiconductor Device and Method of Forming Embedded Magnetic Shielding

Publications (1)

Publication Number Publication Date
CN117334678A true CN117334678A (zh) 2024-01-02

Family

ID=89274307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310295723.8A Pending CN117334678A (zh) 2022-06-30 2023-03-24 形成嵌入式磁屏蔽的半导体器件和方法

Country Status (4)

Country Link
US (1) US20240006335A1 (zh)
KR (1) KR20240002912A (zh)
CN (1) CN117334678A (zh)
TW (1) TW202404022A (zh)

Also Published As

Publication number Publication date
TW202404022A (zh) 2024-01-16
US20240006335A1 (en) 2024-01-04
KR20240002912A (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
CN211578748U (zh) 半导体装置
TW201834084A (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
CN116072556A (zh) 封装中天线器件及其制作方法
TW202312400A (zh) 雙側部分模製的系統級封裝模組
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230420382A1 (en) Semiconductor Device and Method of Double Shielding
TWI853258B (zh) 製造半導體裝置之方法及半導體裝置
US20230326872A1 (en) Semiconductor Device and Method Using an EMI-Absorbing Metal Bar
US20230215812A1 (en) Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate
CN116207080A (zh) 半导体器件和用于使用激光开槽减少金属毛刺的方法
TW202431591A (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
CN117198898A (zh) 用于高级热耗散的半导体器件和方法
CN116504648A (zh) 使用带附接的半导体器件和方法
CN116469777A (zh) 具有由金属条形成的隔间屏蔽的半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication