TW202404022A - 半導體裝置及形成嵌入式磁性屏蔽的方法 - Google Patents

半導體裝置及形成嵌入式磁性屏蔽的方法 Download PDF

Info

Publication number
TW202404022A
TW202404022A TW112107589A TW112107589A TW202404022A TW 202404022 A TW202404022 A TW 202404022A TW 112107589 A TW112107589 A TW 112107589A TW 112107589 A TW112107589 A TW 112107589A TW 202404022 A TW202404022 A TW 202404022A
Authority
TW
Taiwan
Prior art keywords
encapsulation body
ferromagnetic film
semiconductor
substrate
conductive
Prior art date
Application number
TW112107589A
Other languages
English (en)
Inventor
金昌伍
鄭珍熙
權五玟
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202404022A publication Critical patent/TW202404022A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種半導體裝置，其具有一基板。一半導體晶粒安置於該基板上方。一第一囊封體沉積於該半導體晶粒上方。一鐵磁性膜安置於該第一囊封體上方。一第二囊封體沉積於該鐵磁性膜上方。一屏蔽層視情況形成於該基板、第一囊封體及第二囊封體上方。

Description

半導體裝置及形成嵌入式磁性屏蔽的方法
本發明大體上係關於半導體裝置，且更特定而言，係關於一種半導體裝置及形成嵌入式磁性屏蔽之方法。
半導體裝置通常發現於現代電子產品中。半導體裝置執行廣泛範圍之功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光變換成電以及產生電視顯示器之視覺影像。半導體裝置發現於通信、功率轉換、網路、電腦、娛樂及消費產品領域中。半導體裝置亦可見於軍事應用、航空、汽車、工業控制器及辦公設備。
半導體裝置常常易受可能干擾其操作之電磁干擾（electromagnetic interference；EMI）、射頻干擾（radio frequency interference；RFI）、諧波失真或其他裝置間干擾（諸如電容式、電感式或電導式耦合，亦稱為串擾）影響。高速類比電路，例如射頻（RF）濾波器，或數位電路亦產生干擾。
導電屏蔽層可形成於半導體封裝上方以減少一些干擾。然而，典型屏蔽層僅減少較高頻率干擾同時對低頻磁場透明。為了減少低頻磁性干擾，具有高磁導率之材料或鐵氧體用以保護敏感組件。
使用鐵磁性屏蔽時存在許多問題。由於結晶缺陷出現率較高，因此使用常見沉積方法（諸如物理氣相沉積）難以達成具有高磁導率之磁性膜。歸因於在磁性膜與鄰近環氧樹脂模塑化合物或金屬屏蔽層之間的界面處的分層，使用層壓製程應用磁性膜亦為困難的。因此，需要改良用於半導體封裝之鐵磁性屏蔽。
本發明之一態樣為一種製造一半導體裝置之方法，其包含：提供一基板；將一半導體晶粒安置於該基板上方；將一第一囊封體沈積沉積於該半導體晶粒上方；將一鐵磁性膜安置於該第一囊封體上方；及將一第二囊封體沈積沉積於該鐵磁性膜上方。
本發明之另一態樣為一種製造一半導體裝置之方法，其包含：提供一電組件；將一第一囊封體沈積沉積於該電組件上方；將一鐵磁性膜安置於該第一囊封體上方；及將一第二囊封體沈積沉積於該鐵磁性膜上方。
本發明之另一態樣為一種半導體裝置，其包含：一基板；一半導體晶粒，其安置於該基板上方；一第一囊封體，其沈積沉積於該半導體晶粒上方； 一鐵磁性膜，其安置於該第一囊封體上方；及一第二囊封體，其沈積沉積於該鐵磁性膜上方。
在以下描述中參考圖式於一或多個具體實例中描述本發明，在圖式中，相同標號表示相同或類似元件。雖然本發明係依據用於達成本發明目標之最佳模式來描述，但所屬技術領域中具有通常知識者將瞭解，其意欲涵蓋如可包括於如由所附申請專利範圍及其如由以下揭示內容及圖式支援之等效物所界定的本發明之精神及範圍內的替代方案、修改及等效物。如本文所使用之術語「半導體晶粒」係指詞之單數形式及複數形式兩者，且因此，可指單個半導體裝置及多個半導體裝置兩者。
通常使用兩種複雜製程來製造半導體裝置：前端製造及後端製造。前段製造涉及在半導體晶圓之表面上形成複數個晶粒。晶圓上之各晶粒含有主動及被動電組件，所述電組件電連接以形成功能性電路。諸如電晶體及二極體等主動電組件具有控制電流之流動的能力。諸如電容器、電感器及電阻器之被動電組件在執行電路功能所必需之電壓與電流之間建立關係。
後段製造指將成品晶圓切割或單體化(singulate)成個別半導體晶粒，且封裝半導體晶粒以用於結構支撐、電互連及環境隔離。為了單體化半導體晶粒，沿著稱作鋸切道或劃線之晶圓之非功能性區刻劃及打破晶圓。使用雷射切割工具或鋸片來使晶圓單體化。在單體化之後，將個別半導體晶粒安裝至封裝基板，該封裝基板包括接腳或接觸襯墊以用於與其他系統組件互連。隨後將形成於半導體晶粒之上的接觸襯墊連接至封裝內之接觸襯墊。可與導電層、凸塊、柱形凸塊、導電膏、接合線或其他適合的互連結構進行電連接。囊封體或其他模製化合物沉積於封裝上方以提供實體支撐及電隔離。接著將成品封裝插入至電系統中，且使半導體裝置之功能性可用於其他系統組件。
圖1a展示具有基底基板材料102之半導體晶圓100，該基底基板材料諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或其他塊狀半導體材料。複數個半導體晶粒或組件104形成於由如上文所描述之非主動晶粒間晶圓區域或鋸切道106分離之晶圓100上。鋸切道106提供切割區域以將半導體晶圓100單體化成個別半導體晶粒104。在一個具體實例中，半導體晶圓100具有100至450公釐（mm）之寬度或直徑。
圖1b展示半導體晶圓100之一部分的橫截面視圖。各半導體晶粒104具有背部或非主動表面108及主動表面110，該背部或非主動表面108及該主動表面110含有實施為主動裝置、被動裝置、導電層及介電層之類比或數位電路，所述主動裝置、被動裝置、導電層及介電層形成於晶粒內或上方且根據晶粒之電氣設計及功能而電互連。舉例而言，電路可包括形成於主動表面110內之一或多個電晶體、二極體及其他電路元件以實施類比電路或數位電路，諸如數位信號處理器（digital signal processor；DSP）、ASIC、記憶體或其他信號處理電路。半導體晶粒104亦可含有諸如電感器、電容器及電阻器…等之積體被動裝置（integrated passive devices；IPD）以用於RF信號處理。半導體晶圓100之背表面108可藉由機械研磨或蝕刻製程進行視情況選用之背部研磨(backgrinding)操作以移除基底材料102之一部分且減小半導體晶圓100及半導體晶粒104之厚度。
導電層112使用PVD、CVD、電解電鍍、無電極電鍍製程或其他適合之金屬沉積製程而形成於主動表面110上方。導電層112包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）或其他合適之導電材料之一或多個層。導電層112作為電連接至主動表面110上之電路的接觸襯墊操作。
導電層112可形成為與半導體晶粒104之邊緣相距第一距離並排安置之接觸襯墊，如圖1b中所示。替代地，導電層112可形成為接觸襯墊，所述接觸襯墊在多個列中偏移以使得第一列接觸襯墊安置成距晶粒之邊緣第一距離，且第二列接觸襯墊與第一列交替安置成距晶粒之邊緣第二距離。導電層112表示形成於具有用於後續電氣互連至較大系統之接觸襯墊的半導體晶粒104上方之最後導電層。然而，可存在形成於主動表面110上之實際半導體裝置與接觸襯墊112之間的一或多個中間導電層及絕緣層以用於信號路由。
使用蒸發、電解電鍍、無電極電鍍、落球或網版印刷製程將導電凸塊材料沉積於導電層112上方。凸塊材料可為Al、Sn、Ni、Au、Ag、鉛（Pb）、鉍（Bi）、Cu、焊料及其組合，其具有視情況選用之焊劑溶液。舉例而言，凸塊材料可為共晶Sn/Pb、高鉛焊料或不含鉛焊料。使用適合附接或接合製程將凸塊材料接合至導電層112。在一個具體實例中，凸塊材料藉由將材料加熱超過其熔點而回焊以形成導電球或凸塊114。導電凸塊114視情況形成於具有潤濕層、障壁層及黏著層之凸塊下金屬化物（under-bump metallization；UBM）上方。導電凸塊114亦可壓縮接合或熱壓接合至導電層112。導電凸塊114表示可形成於導電層112上方以用於電連接至基板之一種類型的互連結構。互連結構亦可使用接合線、導電膏、柱形凸塊、微型凸塊或其他電互連件。
在圖1c中，半導體晶圓100使用鋸片或雷射切割工具118藉由鋸切道106單體化成個別半導體晶粒104。可檢測及電測試個別半導體晶粒104以用於已知良好晶粒（know-good die；KGD）後單體化之識別。
圖2a至圖2g說明形成具有半導體晶粒104之半導體封裝150。在一些具體實例中，封裝150為系統級封裝（system-in-package；SiP）模組。圖2a展示基板152之部分橫截面視圖。雖然僅展示單個基板152，但通常在共同載體上使用本文中針對單個單元描述但整體執行之相同步驟來處理數百或數千個基板。基板152亦可作為多個單元之單個較大基板開始，所述單元在製造製程期間或之後自彼此單體化。
基板152包括與一或多個導電層156交錯之一或多個絕緣層154。在一個具體實例中，絕緣層154為其中導電層156在頂表面及底表面上方圖案化之芯絕緣板，例如敷銅層板基板。導電層156亦包括經由絕緣層154電耦合之導通孔。基板152可包括彼此交錯之任何數目個導電層及絕緣層。焊料遮罩或鈍化層可形成於基板152之任一側上方。在其他具體實例中，任何適合類型之基板或引線框用於基板152。
圖2a中之半導體封裝150上已安裝有半導體晶粒104及離散組件160，以及任何其他離散主動或被動組件、半導體晶粒或半導體封裝之所欲功能性所要的其他組件。在導電層156與半導體晶粒104之間回焊焊料凸塊114，以將晶粒機械且電連接至基板152。任何類型及數目之組件可安裝至如圖2a中所說明之基板152之頂表面、底表面或兩者上，且亦以任何合適的次序及組態嵌入於基板內。如所說明之離散組件160僅為代表性的。任何類型及數目之組件可用於任何目的。
在將半導體晶粒104、離散組件160及任何其他所要電組件安裝至基板152上之後，所述組件藉由囊封體或模製化合物170囊封。囊封體170使用糊狀物印刷、壓縮模製、轉移模製、液體囊封體模製、真空層壓、旋塗或另一合適之施加器而沉積於基板152、半導體晶粒104及離散組件160上方。囊封體170可為聚合物複合材料，諸如環氧樹脂、環氧丙烯酸酯或具有或不具有填充劑之聚合物。囊封體170不導電、提供結構支撐且在環境上保護半導體裝置免受外部元件及污染物影響。囊封體170完全覆蓋半導體晶粒104及離散組件160之頂表面及側表面。囊封體170填充基板152與半導體晶粒104或離散組件160之間的任何間隙，除非使用單獨底膠。囊封體170可經背部研磨以減小囊封體在半導體晶粒104上方之厚度。
圖2b及圖2c展示例示性鐵磁性膜180，其可安置於囊封體170上以保護半導體晶粒104免受磁場影響，或吸收由半導體晶粒產生之磁場。圖2b中之鐵磁性膜180a具有帶有黏著層186及188之一對鐵磁性層182及184。鐵磁性層182及184由具有高磁導率之材料形成，諸如鎳鐵、鎳鐵鉬、鎳鐵鉬銅、非晶形磁性合金，或奈米晶合金。可使用任何合適的基於鎳鐵之合金、鐵氧體、軟鐵磁性材料或其合金。
黏著層188將鐵磁性層182及184附接在一起。黏著層186用於將鐵磁性膜180a附接至另一表面。保護性釋放膜189在製造鐵磁性膜之後在儲存期間且在使用鐵磁性膜之前覆蓋黏著劑188。為將鐵磁性膜180a安裝至表面，首先移除保護性釋放膜189，且隨後使用黏著劑186將鐵磁性膜黏至所要表面。
鐵磁性膜180a類似於鐵磁性膜之普通結構，其中黑色聚合物層安置於第一鐵磁性層182而非第二鐵磁性層184上方。黑色聚合物層常用於封裝之雷射標記。然而，由於鐵磁性膜180a嵌入於半導體封裝150內，因此不需要黑色聚合物層。因此，常用黑色聚合物層由第二鐵磁性層184替換以改良磁性屏蔽有效性。
圖2c展示僅具有單個鐵磁性層182之鐵磁性膜180b。保護性釋放膜189藉由如上之黏著劑186附接至鐵磁性層182。然而，不添加第二黏著層188及第二鐵磁性層184。
鐵磁性膜180典型地形成為較大材料薄片或可捲起之長帶。為施加鐵磁性膜180，鐵磁性膜可切割成個別片件且經拾取並置放至半導體封裝上。替代地，鐵磁性膜180之晶圓大小或晶圓形片材可附接至裝置之面板上，且接著與面板一起單體化。
在圖2d中，鐵磁性膜180安置於囊封體170之頂表面上。在基板152保留為具有同時形成之多個單元的面板或條帶，且囊封體170沉積於整個條帶或面板上方例如以形成復原晶圓時，接著鐵磁性膜180可作為單個片件安置於多個封裝150之整個面板或條帶上方。保護性釋放膜189經移除，且接著鐵磁性膜180藉由黏著劑188附接至囊封體170。
在圖2e中，第二囊封體190在第二模製製程中沉積於鐵磁性膜180上方。上述材料及方法中之任一者可用於囊封體190以及囊封體170。囊封體190可由與囊封體170相同的材料或不同材料形成。囊封體190可使用與囊封體170相同類型之模製製程形成，或可使用不同製程。在一些具體實例中，開口穿過鐵磁性膜180形成，使得第二囊封體190延伸穿過開口以實體地接觸第一囊封體170。囊封體190完全覆蓋鐵磁性膜180之頂表面。
在圖2f中，傳導材料濺鍍於封裝150上方以形成導電屏蔽層200。使用任何適合之金屬沉積技術來形成屏蔽層200，例如，化學氣相沉積、物理氣相沉積、其他濺鍍方法、噴塗或電鍍。濺鍍材料可為銅、鋼、銀、鋁、金、其組合或任何其他合適的傳導材料。在一些具體實例中，屏蔽層200可藉由濺鍍於不同材料之多個層上而製得，例如不鏽鋼-銅-不鏽鋼或鈦-銅。屏蔽層200減少封裝150之組件與其他鄰近電子裝置之間的電磁干擾（EMI）。
在封裝150形成為較大基板152上之面板或條帶的具體實例中，封裝視情況在形成屏蔽層200之前彼此單體化，使得屏蔽層沿著經單體化封裝之側表面延伸。在基板152使導電層的一部分暴露的具體實例中，屏蔽層200穿過導電層156接地以改良EMI減少。單體化亦將鐵磁性層之個別部分分離為封裝單體化之部分，此亦暴露鐵磁性膜之側表面。屏蔽層200因此接觸鐵磁性膜180之側表面，從而為鐵磁性膜提供電接地。
半導體封裝150包括嵌入於封裝內之鐵磁性膜180。嵌入允許鐵磁性膜180定位成更接近於半導體晶粒104，且藉此改良吸收來自半導體晶粒104之磁性發射的效能。使鐵磁性膜180包夾於囊封體170及190之兩個層之間改良與鐵磁性膜共同的扁平化問題。除將鐵磁性膜180包夾在囊封體之兩個層之間以外保形地形成屏蔽層200進一步減少扁平化，此係因為屏蔽層相比於鐵磁性膜更佳地黏附至囊封體，且亦覆蓋側表面以在扁平化典型地開始之點處將層實體地固持在一起。
圖3a及圖3b繼續自圖2a說明另一具體實例，其中半導體封裝210具有與封裝150中之鐵磁性膜180相比安置於半導體晶粒104上方的較小片的鐵磁性膜212。鐵磁性膜212具有與如圖2b及圖2c中所展示之用於鐵磁性膜180之相同通用結構且簡單地切割成較小片件。鐵磁性膜212安置於半導體晶粒104上方以吸收來自半導體晶粒之磁性發射，但亦可置放於需要磁性屏蔽之其他組件上方。視需要，可在每一封裝中使用多片鐵磁性膜。
囊封體190經沉積以完全覆蓋鐵磁性膜212之頂表面及側表面。囊封體190向下延伸且實體地接觸鐵磁性膜212周圍之囊封體170以完全包封鐵磁性膜。囊封體170與190之間的邊界經示出為虛線，但實體邊界取決於所使用之特定材料及方法為可辨別或不可辨別。在囊封體中完全包封鐵磁性膜212極大地減少扁平化，此係因為針對鐵磁性膜存在之扁平化問題不適用於囊封體170與190相接之周圍接縫。與囊封體由鐵磁性膜180完全分離的具體實例相比，囊封體170與190在封裝件210的邊緣處不大可能彼此分層。
圖4a至圖4d說明添加有導電柱222之半導體封裝220。導電柱222由具有高磁導率之磁性金屬形成以吸收低頻磁場。導電柱222提供半導體晶粒104與離散組件160之間的電磁干擾（EMI）的側向阻擋，且將提供上覆鐵磁性膜至電接地的電耦合。導電柱222可為圍繞半導體晶粒104分佈之複數個離散柱，或一直圍繞半導體晶粒連續延伸之單件材料。導電柱222可呈桿體、支架或殼形式。
導電柱222由鋁、銅、鋼、鈦、金、其他金屬或其組合或合金形成。在一個具體實例中選擇具有磁特性之材料以用上覆鐵磁性膜為磁通量產生連續路徑。具有高磁導率之磁性金屬可用於幫助吸收磁能。導電柱222分開地形成且接著經拾取且置放至基板152上。在其他具體實例中，導電柱222使用光阻層作為經移除之遮罩而直接形成於基板152上。
囊封體170與半導體晶粒104及離散組件160一起沉積於導電柱222上方。在圖4b中，使用機械研磨機224、化學蝕刻、化學機械平坦化或另一適合方法背部研磨囊封體170以減小囊封體160之高度並暴露導電柱222之頂表面。在研磨之後，導電柱222及囊封體170具有共面頂表面。
圖4c說明具有導電柱222及鐵磁性膜180之完整封裝220。鐵磁性膜180安置成與導電柱222實體接觸以提供電及磁性連續性。圖4d說明具有鐵磁性膜212之完整封裝228。鐵磁性膜212延伸以實體地接觸導電柱222但仍允許囊封體190實體地接觸鐵磁性膜周圍之囊封體170。在一個具體實例中，導電柱222為完全圍繞半導體晶粒104延伸之殼，且鐵磁性膜212具有與該殼相同或類似之佔據面積，使得殼及鐵磁性膜之組合形成在五個側上完全圍繞半導體晶粒之磁屏蔽件。
圖5a至圖5d說明導電柱形成於囊封體170之開口中的替代性導電柱具體實例。在圖5a中，使用雷射切割工具234穿過囊封體170形成溝槽232以暴露基板152。在需要經由基板152電接地之具體實例中，溝槽232向下形成至導電層156。溝槽232可形成為複數個離散穿孔或形成為完全圍繞半導體晶粒104連續延伸之單個溝槽。
在圖5b中，溝槽232經導電或磁性材料填充以形成導電柱236。在一個具體實例中，噴射印刷用於將具有高磁導率之磁性金屬沉積至用於導電柱236之溝槽232中。導電柱236形成為與囊封體170之頂表面共面。在其他具體實例中，溝槽232用傳導材料過度填充，且使用接著背部研磨製程來使導電柱236與囊封體170共面。
圖5c說明具有導電柱236及鐵磁性膜180之完整封裝230。鐵磁性膜180安置成與導電柱236實體接觸以提供電及磁性連續性。圖5d說明具有鐵磁性膜212之完整封裝238。鐵磁性膜212延伸以實體地接觸導電柱236但仍允許囊封體190實體地接觸鐵磁性膜周圍之囊封體170。
圖6a及圖6b說明將例如半導體封裝150之上文所描述的半導體封裝整合至較大電子裝置340中。圖6a說明作為電子裝置340之部分安裝至印刷電路板（printed circuit board；PCB）或其他基板342上之半導體封裝150的部分橫截面。凸塊346在任何所需製造階段類似於上述凸塊114之描述而形成，且經回焊至PCB 342之導電層344上以將半導體封裝150實體地附接且電連接至PCB。在其他具體實例中，使用熱壓縮或其他合適之附接及連接方法。在一些具體實例中，在半導體封裝150與PCB 342之間使用黏著劑或底部填充層。半導體晶粒104經由基板152電耦合至導電層344。
圖6b說明包括PCB 342之電子裝置340，其中複數個半導體封裝（包括半導體封裝150）安裝於PCB之表面上。視應用而定，電子裝置340可具有一種類型之半導體封裝或多種類型之半導體封裝。電子裝置340可為使用半導體封裝執行一或多個電功能之獨立系統。替代地，電子裝置340可為較大系統之子組件。舉例而言，電子裝置340可為平板電腦、蜂巢式電話、數位攝影機、通信系統或其他電子裝置之部分。電子裝置340亦可為圖形卡、網路介面卡或插入至電腦中之另一信號處理卡。半導體封裝可包括微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散主動或被動裝置或其他半導體晶粒或電組件。
在圖6b中，PCB 342提供通用基板以用於安裝於PCB上之半導體封裝的結構支撐及電互連。使用蒸鍍、電解電鍍、無電極電鍍、網版印刷或其他合適之金屬沉積製程在PCB 342之表面上方或層內形成導電信號跡線344。信號跡線344提供半導體封裝、經安裝組件及其他外部系統或組件之間的電通信。視需要，跡線344亦將電力連接及接地連接提供至半導體封裝。
在一些具體實例中，半導體裝置具有兩個封裝級(packaging level)。第一級封裝為用於將半導體晶粒機械及電附接至中間基板之技術。第二級封裝涉及將中間基板機械及電附接至PCB 342。在其他具體實例中，半導體裝置可僅具有第一級封裝，其中晶粒直接機械地且電安裝至PCB 342。
出於說明之目的，包括接合線封裝346及倒裝晶片348之若干類型的第一級封裝展示於PCB 342上。另外，若干類型的第二級封裝，包括球狀柵格陣列（ball grid array；BGA）350、凸塊晶片載體（bump chip carrier；BCC）352、平台柵格陣列（land grid array；LGA）356、多晶片模組（multi-chip module；MCM）358、四邊扁平無引腳封裝（quad flat non-leaded；QFN）360、四邊扁平封裝件362及嵌入式晶圓級球狀柵格陣列（embedded wafer level ball grid array；eWLB）364，經展示為連同半導體封裝150一起安裝在PCB 342上。導電跡線344將安置在PCB 342上之各種封裝及組件電耦合至半導體封裝150，從而使半導體封裝150內之組件可用於PCB上之其他組件。
視系統要求而定，經組態以具有第一級封裝式樣及第二級封裝式樣以及其他電子組件之任何組合的半導體封裝之任何組合可連接至PCB 342。在一些具體實例中，電子裝置340包括單一附接之半導體封裝，而其他具體實例需要多個互連之封裝。藉由在單個基板上方組合一或多個半導體封裝，製造商可將預製組件併入至電子裝置及系統中。由於半導體封裝包括複雜功能性，因此可使用較不昂貴組件及流線型的製造製程來製造電子裝置。所得裝置不大可能發生故障且製造起來不太昂貴，由此降低了消費者成本。
儘管已詳細說明本發明之一或多個具體實例，但所屬領域中具有通常知識者將瞭解，可在不脫離如以下申請專利範圍表中所闡述之本發明之範疇的情況下對所述具體實例作出修改及調適。
100:半導體晶圓 102:基底基板材料 104:半導體晶粒 106:鋸切道 108:非主動表面 110:主動表面 112:導電層 114:導電凸塊 118:雷射切割工具 150:半導體封裝 152:基板 154:絕緣層 156:導電層 160:離散組件 170:囊封體 172:機械研磨機 174:頂表面 176:頂表面 180:鐵磁性膜 180a:鐵磁性膜 180b:鐵磁性膜 182:鐵磁性層 184:鐵磁性層 186:黏著層 188:黏著層 189:保護性釋放膜 190:囊封體 200:導電屏蔽層 210:半導體封裝 212:鐵磁性膜 220:半導體封裝 222:導電柱 224:機械研磨機 228:封裝 230:封裝 232:溝槽 234:雷射切割工具 236:導電柱 238:封裝 340:電子裝置 342:基板/PCB 344:導電層/導電信號跡線 346:接合線封裝 346:凸塊 348:倒裝晶片 350:球狀柵格陣列 352:凸塊晶片載體 356:平台柵格陣列 358:多晶片模組 360:四邊扁平無引腳封裝 362:四邊扁平封裝 364:嵌入式晶圓級球狀柵格陣列
[圖1a]至[圖1c]說明具有由鋸切道分隔開之複數個半導體晶粒的半導體晶圓； [圖2a]至[圖2f]說明形成具有嵌入式鐵磁性屏蔽之半導體封裝； [圖3a]及[圖3b]說明替代性具體實例； [圖4a]至[圖4d]說明安置於半導體封裝之半導體晶粒周圍的導電柱； [圖5a]至[圖5d]說明另一導電柱具體實例；且 [圖6a]及[圖6b]說明將半導體封裝整合至電子裝置中。
104:半導體晶粒
112:導電層
152:基板
154:絕緣層
156:導電層
160:離散組件
170:囊封體
190:囊封體
200:導電屏蔽層
212:鐵磁性膜
222:導電柱
228:封裝

Claims (15)

  1. 一種製造半導體裝置之方法，其包含： 提供基板； 將半導體晶粒安置於該基板上方； 將第一囊封體沉積於該半導體晶粒上方； 將鐵磁性膜安置於該第一囊封體上方；及 將第二囊封體沉積於該鐵磁性膜上方。
  2. 如請求項1之方法，其進一步包括在該基板、該第一囊封體及該第二囊封體上方形成屏蔽層。
  3. 如請求項1之方法，其進一步包括： 在該基板上方形成導電柱； 將該第一囊封體沉積於該導電柱上方；及 將該鐵磁性膜安置於該導電柱及第一囊封體上。
  4. 如請求項3之方法，其進一步包括形成該導電柱作為完全圍繞該半導體晶粒連續延伸之一殼。
  5. 如請求項1之方法，其進一步包括使該第二囊封體與該鐵磁性膜周圍之該第一囊封體接觸地沉積。
  6. 如請求項1之方法，其進一步包括使該第一囊封體、該第二囊封體及該鐵磁性膜單體化。
  7. 一種製造半導體裝置之方法，其包含： 提供電組件； 將第一囊封體沉積於該電組件上方； 將鐵磁性膜安置於該第一囊封體上方；及 將第二囊封體沉積於該鐵磁性膜上方。
  8. 如請求項7之方法，其進一步包括在該第一囊封體及該第二囊封體上方形成屏蔽層。
  9. 如請求項7之方法，其進一步包括： 鄰近於該電組件形成導電柱； 將該第一囊封體沉積於該導電柱上方；及 將該鐵磁性膜安置於該導電柱及該第一囊封體上。
  10. 如請求項7之方法，其進一步包括： 在該第一囊封體中形成溝槽；及 在該溝槽中沉積電性或磁性傳導材料以形成一導電柱或殼。
  11. 一種半導體裝置，其包含： 基板； 半導體晶粒，其安置於該基板上方； 第一囊封體，其沉積於該半導體晶粒上方； 鐵磁性膜，其安置於該第一囊封體上方；及 第二囊封體，其沉積於該鐵磁性膜上方。
  12. 如請求項11之半導體裝置，其進一步包括形成於該基板、該第一囊封體及該第二囊封體上方之屏蔽層。
  13. 如請求項11之半導體裝置，其進一步包括在該基板與該鐵磁性膜之間安置於該第一囊封體中之導電柱。
  14. 如請求項11之半導體裝置，其中該第二囊封體實體地接觸該第一囊封體，而該第一囊封體連續地完全圍繞該鐵磁性膜。
  15. 如請求項11之半導體裝置，其中該第一囊封體、該第二囊封體及該鐵磁性膜之側表面共面。
TW112107589A 2022-06-30 2023-03-02 半導體裝置及形成嵌入式磁性屏蔽的方法 TW202404022A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/810,028 US20240006335A1 (en) 2022-06-30 2022-06-30 Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US17/810,028 2022-06-30

Publications (1)

Publication Number Publication Date
TW202404022A true TW202404022A (zh) 2024-01-16

Family

ID=89274307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107589A TW202404022A (zh) 2022-06-30 2023-03-02 半導體裝置及形成嵌入式磁性屏蔽的方法

Country Status (4)

Country Link
US (1) US20240006335A1 (zh)
KR (1) KR20240002912A (zh)
CN (1) CN117334678A (zh)
TW (1) TW202404022A (zh)

Also Published As

Publication number Publication date
US20240006335A1 (en) 2024-01-04
CN117334678A (zh) 2024-01-02
KR20240002912A (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
TWI784595B (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
US11587882B2 (en) Molded laser package with electromagnetic interference shield and method of making
US9312218B2 (en) Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
KR102598455B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
TWI750459B (zh) 半導體裝置和形成對於屏蔽層具有增強接觸之導電通孔的方法
TW201737433A (zh) 半導體裝置以及其製造方法
TW202333243A (zh) 具有用於散熱件和電磁干擾屏蔽件的分隔蓋的封裝件
TW202226514A (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
TW202404022A (zh) 半導體裝置及形成嵌入式磁性屏蔽的方法
US20230420382A1 (en) Semiconductor Device and Method of Double Shielding
TW202406089A (zh) 半導體裝置和使用電磁干擾吸收金屬棒的方法
US11749668B2 (en) PSPI-based patterning method for RDL
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
TW202349575A (zh) 半導體裝置和用於先進散熱的方法
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
TW202331816A (zh) 具有由金屬棒形成的隔間屏蔽的半導體裝置及其製造方法
TW202345240A (zh) 半導體裝置和使用膠帶附接的方法
TW202349643A (zh) 半導體裝置及使用晶粒上薄膜材料之選擇性屏蔽的方法
KR20240030997A (ko) 반도체 장치 및 균일한 두께로 하이브리드 기판을 형성하는 방법
CN118899305A (zh) 制作多层级系统级封装的方法和半导体器件
KR20240039581A (ko) 반도체 장치 및 하이브리드 기판을 적층하는 방법