TW202226514A - 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 - Google Patents

使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 Download PDF

Info

Publication number
TW202226514A
TW202226514A TW110129977A TW110129977A TW202226514A TW 202226514 A TW202226514 A TW 202226514A TW 110129977 A TW110129977 A TW 110129977A TW 110129977 A TW110129977 A TW 110129977A TW 202226514 A TW202226514 A TW 202226514A
Authority
TW
Taiwan
Prior art keywords
mask
substrate
tips
semiconductor
over
Prior art date
Application number
TW110129977A
Other languages
English (en)
Other versions
TWI836254B (zh
Inventor
金昌伍
朴慶熙
鄭珍熙
權阿明
李智媛
張幼珍
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202226514A publication Critical patent/TW202226514A/zh
Application granted granted Critical
Publication of TWI836254B publication Critical patent/TWI836254B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體裝置具有半導體封裝，該半導體封裝包括包含平台柵格陣列之基板。組件安置在該基板上方。囊封體沈積於該組件上方。該平台柵格陣列保持在該囊封體外部。帶尖端設計的金屬遮罩安置在該平台柵格陣列上方。屏蔽層形成於該半導體封裝上方。在形成該屏蔽層之後移除該帶尖端設計的金屬遮罩。

Description

使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
本發明大體上係關於一種半導體製造，且更特定言之，係關於一種用於使用預先形成的遮罩來形成選擇性電磁干擾（electromagnetic interference；EMI）屏蔽之半導體裝置及方法。
半導體裝置通常可見於現代電子產品中。半導體裝置執行廣泛範圍之功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光變換成電以及產生電視顯示器之視覺影像。半導體裝置可見於通信、電力轉換、網路、電腦、娛樂及消費型產品領域。半導體裝置亦可見於軍事應用、航空、汽車、工業控制器及辦公設備。
半導體裝置常常易受電磁干擾（EMI）、射頻干擾（radio frequency interference；RFI）、諧波失真或可干擾其操作之其他裝置間干擾（諸如電容式、電感式或電導式耦合，亦稱為串擾）影響。高速類比電路，例如射頻（radio frequency；RF）濾波器，或數位電路亦產生干擾。
導電層通常形成於半導體封裝上方以屏蔽封裝內之電子部件免受EMI及其他干擾。屏蔽層在信號可到達封裝內之半導體晶粒及離散組件之前吸收EMI，否則此可能會導致裝置故障。屏蔽層亦形成於具有預期會產生EMI之組件的封裝上方，以保護附近裝置。
半導體封裝屏蔽之先前技術方法的一個問題在於在封裝上方形成屏蔽層會完全覆蓋封裝之頂部。許多半導體封裝需要具有允許連接至鄰近半導體裝置的經曝露插口或端子之開放區域，或需要在屏蔽層外部具有一些組件以執行其適當功能。令人遺憾的是，傳統的屏蔽會完全地覆蓋封裝，且將使任何曝露的端子、插口或其他曝露的組件短路。帶狀遮罩已經用於形成經部分屏蔽之封裝。然而，帶狀遮罩具有對遮罩進行層壓且接著在濺鍍之後剝離該遮罩之複雜的製程要求。因此，需要具有經選擇性形成之EMI屏蔽的半導體裝置。
本發明的一態樣為一種製造半導體裝置之方法，所述方法包含：提供半導體封裝，該半導體封裝包括：基板，其包含平台柵格陣列；組件，其安置在該基板上方；及囊封體，其沈積於該組件上方，其中該平台柵格陣列保持在該囊封體外部；將帶尖端設計的金屬遮罩安置在該平台柵格陣列上方；在該半導體封裝上方形成屏蔽層；及在形成該屏蔽層之後移除該帶尖端設計的金屬遮罩。
在根據本發明的一態樣之方法中，該帶尖端設計的金屬遮罩包括朝向該囊封體定向之一對尖端，其中該對尖端中之第一尖端形成於該帶尖端設計的金屬遮罩之與該對尖端中之第二尖端相對的一側上。
在根據本發明的一態樣之方法中，在平面視圖中，這些尖端包括矩形形狀。
在根據本發明的一態樣之方法中，在平面視圖中，這些尖端包括梯形形狀。
根據本發明的一態樣之方法進一步包括對這些尖端之形狀進行組態以產生該屏蔽層之近似筆直的邊界線。
本發明的另一態樣為一種製造半導體裝置之方法，其包含：提供半導體封裝；將遮罩安置在該半導體封裝上方，其中該遮罩包括形成於該遮罩之彼此相對的側上之一對尖端；在該半導體封裝上方形成屏蔽層；及移除該遮罩。
在根據本發明的另一態樣之方法中，該遮罩進一步包括這些尖端中之每一者與該遮罩之前表面之間的彎曲過渡區。
在根據本發明的另一態樣之方法中，這些尖端包括圓形表面。
在根據本發明的另一態樣之方法中，在平面視圖中，這些尖端包括三角形形狀。
根據本發明的另一態樣之方法進一步包括將該遮罩安置成該半導體封裝之基板處於這些尖端之間。
本發明的又一態樣為一種半導體裝置，其包含：基板；囊封體，其沈積於該基板上方；帶尖端設計的遮罩，其在該囊封體之佔據面積外部安置在該基板上方；及屏蔽層，其形成於該囊封體、該基板及該帶尖端設計的遮罩上方。
在根據本發明的又一態樣之半導體裝置中，該帶尖端設計的遮罩包括形成於該帶尖端設計的遮罩之相對側上之一對尖端。
在根據本發明的又一態樣之半導體裝置中，在平面視圖中，這些尖端包括矩形形狀。
在根據本發明的又一態樣之半導體裝置中，這些尖端包括圓形表面。
在根據本發明的又一態樣之半導體裝置中，在平面視圖中，這些尖端包括三角形形狀。
於以下描述中參考圖式於一或多個具體實例中描述本發明，在圖式中，相似編號表示相同或類似元件。儘管本發明係依據用於達成本發明目標之最佳模式來描述，但所屬領域中具通常知識者將瞭解，其意欲涵蓋如可包括如由所附申請專利範圍及如由以下揭示內容及附圖支援之其等效物所界定的本發明之精神及範圍內的替代方案、修改及等效物。如本文中所使用之術語「半導體晶粒」係指詞之單數形式及複數形式兩者，並且因此，可指單個半導體裝置及多個半導體裝置兩者。術語「晶粒」與「半導體晶粒」可互換地使用。
通常使用兩種複雜製程來製造半導體裝置：前端製造及後端製造。前端製造涉及在半導體晶圓之表面上形成複數個晶粒。晶圓上之每一晶粒含有主動及被動電組件，這些電組件電連接以形成功能性電路。諸如電晶體及二極體之主動電組件具有控制電流之流動的能力。諸如電容器、電感器及電阻器之被動電組件在執行電路功能所需的電壓與電流之間建立了關係。
後端製造係指將成品晶圓切割或單粒化分割成個別半導體晶粒且對半導體晶粒進行封裝以用於結構支撐、電互連及環境隔離。為了單粒化分割半導體晶粒，沿著稱為鋸切道或劃線之晶圓之非功能性區刻劃及打破晶圓。使用雷射切割工具或鋸片單粒化分割晶圓。在單粒化分割之後，將個別半導體晶粒安裝至封裝基板，該封裝基板包括接腳或接觸襯墊以用於與其他系統組件互連。接著將形成於半導體晶粒上方之接觸襯墊連接至封裝內之接觸襯墊。可與導電層、凸塊、柱形凸塊、導電膏、接合線或其他適合的互連結構進行電性連接。囊封體或其他模製化合物沈積於封裝上方以提供實體支撐及電隔離。成品封裝接著插入至電性系統中，並且使得半導體裝置之功能性可用於其他系統組件。
圖1a展示具有基底基板材料102之半導體晶圓100，該基底基板材料諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或其他塊狀半導體材料。複數個半導體晶粒或組件104形成於由如上文所描述之非主動晶粒間晶圓區域或鋸切道106分隔開之晶圓100上。鋸切道106提供切割區域以將半導體晶圓100單粒化分割成個別半導體晶粒104。在一個具體實例中，半導體晶圓100具有100至450公釐（mm）之寬度或直徑。
圖1b展示半導體晶圓100之一部分的橫截面視圖。每一半導體晶粒104具有後部或非主動表面108及主動表面110，該後部或非主動表面及該主動表面含有實施為主動裝置、被動裝置、導電層及介電層之類比或數位電路，這些主動裝置、被動裝置、導電層及介電層形成於晶粒內或上方且根據晶粒之電性設計及功能而電性互連。舉例而言，電路可包括形成於主動表面110內之一或多個電晶體、二極體及其他電路元件以實施類比電路或數位電路，諸如數位信號處理器（digital signal processor；DSP）、ASIC、MEMS、記憶體或其他信號處理電路。半導體晶粒104亦可含有諸如電感器、電容器及電阻器等積體被動裝置（integrated passive device；IPD）以用於RF信號處理。半導體晶圓100之後表面108可藉由機械研磨或蝕刻製程進行視情況選用之背磨操作以移除基底材料102之一部分且縮減半導體晶圓100及半導體晶粒104之厚度。
導電層112使用PVD、CVD、電解電鍍、無電鍍製程或其他適合之金屬沈積製程形成於主動表面110上方。導電層112包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）或其他適合之導電材料之一或多個層。導電層112用作電連接至主動表面110上之電路的接觸襯墊。
導電層112可形成為與半導體晶粒104之邊緣相距第一距離並列安置之接觸襯墊，如圖1b中所展示。替代地，導電層112可形成為接觸襯墊，這些接觸襯墊在多個列中偏移以使得第一列接觸襯墊安置為距晶粒之邊緣第一距離，且第二列接觸襯墊與安置為距晶粒之邊緣第二距離的第一列交替。導電層112表示形成於具有用於後續電性互連至較大系統之接觸襯墊的半導體晶粒104上方之最後導電層。然而，可存在形成於主動表面110上之實際半導體裝置與接觸襯墊112之間的一或多個中間導電層及絕緣層以用於信號路由。
使用蒸發、電解電鍍、無電鍍、落球或網版印刷製程將導電凸塊材料沈積於導電層112上方。凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有視情況選用之焊劑溶液。舉例而言，凸塊材料可為共晶Sn/Pb、高鉛焊料或不含鉛焊料。凸塊材料使用合適附接或接合製程接合至導電層112。在一個具體實例中，凸塊材料藉由將材料加熱超過其熔點而回焊以形成導電球或凸塊114。在一個具體實例中，導電凸塊114形成於具有潤濕層、障壁層及黏著層之凸塊下金屬化物（under-bump metallization；UBM）上方。導電凸塊114亦可壓縮接合或熱壓接合至導電層112。導電凸塊114表示可形成於導電層112上方以用於電連接至基板之一種類型的互連結構。互連結構亦可使用接合線、導電膏、柱形凸塊、微型凸塊或其他電性互連件。
在圖1c中，半導體晶圓100使用鋸片或雷射切割工具118藉由鋸切道106單粒化分割成個別半導體晶粒104。可檢測及電測試個別半導體晶粒104以用於KGD後單粒化分割之識別。
圖2a說明在選擇性地形成屏蔽層之前的例示性半導體封裝150之橫截面。在一些具體實例中，半導體封裝150為系統級封裝（system-in-package；SiP）。基板152包括與一或多個導電層156交錯之一或多個絕緣層154。在一個具體實例中，絕緣層154為芯絕緣板，其中導電層156在例如覆銅壓合基板之頂部表面及底部表面上方圖案化。導電層156亦包括藉由絕緣層154電耦合之導電通孔。
基板152可包括在彼此上方交錯之任何數目個導電層156及絕緣層154。焊料遮罩或鈍化層可形成於基板152之任一側面或兩個側面上方。開口形成於鈍化層中以曝露用於隨後進行互連之導電層156的接觸襯墊。在其他具體實例中，任何合適類型之基板或引線框係用於基板152。通常，封裝150在基板152上形成為大到足以一次性形成若干至數百或數千個封裝的面板。藉由切穿囊封體168及基板152，封裝150接著經單粒化分割成個別封裝，圖2a展示這些個別封裝之實例。
需要在半導體封裝150中經屏蔽之任何組件安裝至屏蔽區域160內之基板152或安置在該基板上方，且電連接至導電層156。提供屏蔽界面區域161以用於將隨後形成的屏蔽層連接至導電層156之接地條帶171。非屏蔽區域162含有不意欲被屏蔽之其他組件。作為一實例，圖2a說明半導體晶粒104，其連同屏蔽區域160內之離散電性組件164一起安裝在基板152上。離散組件164可為諸如電容器、電阻器或電感器之被動元件，諸如二極體或電晶體之主動組件，或任何其他所要電性組件。多個半導體晶粒可安置於屏蔽區域160中。半導體晶粒104可作為較小子封裝之部分而非裸晶粒來提供。
藉由使用例如取置製程或取置機將半導體晶粒安置在基板上且接著對凸塊114進行回焊以將凸塊物理地且電連接至導電層156的曝露的接觸襯墊而將半導體晶粒104安裝至基板152。離散組件164藉由類似焊料凸塊或焊膏166來連接。在將離散組件取置至基板上之前，焊膏166可經印刷至基板152或離散組件164上。對焊膏166進行回焊將離散組件164物理地且電耦合至導電層156之接觸襯墊。
在將半導體晶粒104、離散組件164及任何其他所要電組件安裝至屏蔽區域160內之基板152上之後，這些組件係藉由囊封體或模製化合物168來囊封。使用膏體印刷、壓縮模製、轉移模製、液體囊封體模製、真空層壓、旋塗或另一合適的施加器將囊封體168沈積於基板152、半導體晶粒104及離散組件164上方。囊封體168可為聚合物複合材料，諸如環氧樹脂、環氧丙烯酸酯或具有或不具有填充劑之聚合物。囊封體168為不導電的，提供結構支撐，並且環境上保護半導體裝置免受外部元件及污染物影響。
遮罩或其他機構可用於防止囊封體168覆蓋屏蔽界面區域161及非屏蔽區域162。在其他具體實例中，囊封體168沈積於屏蔽界面區域161及非屏蔽區域162上方，且接著在非屏蔽區域中經移除。形成於基板152之頂部上方之鈍化層可用作蝕刻終止層，同時移除非屏蔽區域162及屏蔽界面區域161中之囊封體。開口在移除囊封體168以曝露接地條帶171及平台柵格陣列172之接觸襯墊之後形成於鈍化層中。
需要不被屏蔽之任何電組件安置在非屏蔽區域162內之基板152上或上方。在運用囊封體168囊封之後，非屏蔽區域162填充有電組件，以降低遮蔽非屏蔽區域以免於被囊封之複雜性。在其他具體實例中，組件可在對囊封體168進行沈積之前安置在非屏蔽區域162中之基板152上。非屏蔽區域162中之組件可包括板間連接器及其他物理介面、安置在基板152上方或作為導電層156之部分形成之天線、額外離散組件164，或任何其他所要電組件。
在圖2a中，沒有組件安置或形成於基板152上方之非屏蔽區域162中。導電層156之接觸襯墊經曝露為用於電性互連或用於在後期添加電組件之平台柵格陣列172。導電層156之另一部分在屏蔽界面區域161中作為接地條帶171曝露。圖2b展示接地條帶171及平台柵格陣列172之自上而下平面視圖。平台柵格陣列172提供經曝露接觸襯墊以電連接至半導體晶粒104或下面的裝置，封裝150經併入至該下面的裝置中。可藉由將組件或物理埠焊接至平台柵格陣列（land grid array）172上進行電連接，或可使用具有彈簧式頂針或其他適合的結構之裝置進行暫時連接。
圖2c展示在將屏蔽層形成在封裝150上方期間將用作載體之金屬框架200及膜202。圖2c包括圖之左側的自上而下視圖及圖之右側之橫截面視圖。圖2d、圖2e及圖2g類似地展示其各別處理步驟之自上而下視圖及橫截面視圖兩者。框架200可由鋁、銅、鋼或另一合適金屬形成。替代地，框架200可由塑膠、木頭或任何其他合適的剛性材料形成。帶或膜202安裝至框架200上，以形成用於複數個封裝150之支撐座。在一個具體實例中，膜202係由聚醯亞胺（polyimide；PI）形成。膜202具有塗佈在膜之表面上的黏著劑，以允許將膜黏著至金屬框架200且允許將封裝150黏附至膜。膜202上之黏著劑可為熱或紫外線（ultraviolet；UV）釋放黏著劑。
在圖2d中，使用雷射切割工具206、機械衝頭或任何其他合適的機構來穿過膜202形成複數個開口204。開口204小於封裝150之佔據面積，以允許在開口上方將封裝安置在膜202上。開口204促進在形成屏蔽層之後自膜202移除封裝150。
在圖2e中，使用取置製程或取置機將封裝150安置在開口204上方。基板152之底部一直圍繞開口204物理地接觸膜202，使得每一開口204完全地由封裝150覆蓋。在一個具體實例中，基板152在圍繞開口204之膜202上方的重疊在該基板之每一側係介於0.1 mm與0.5 mm之間。在其他具體實例中，開口204部分地在封裝150之佔據面積外部延伸。膜202上之黏著劑將封裝140黏著至膜。
圖2f展示預先形成的遮罩220，其將置放在非屏蔽區域162上方，以阻止屏蔽層直接形成於下面的組件上。遮罩220包括界定遮罩空腔230之側面222、前部224、背部226，及頂部228。側面222、前部224及背部226中之每一者均具有在所示出軸之Z軸方向上之高度。側面222具有沿著Y軸之寬度及沿著X軸之厚度。前部224及背部226具有沿著X軸之寬度及沿著Y軸之厚度。頂部228具有沿著Z軸之厚度、沿著X軸之長度及沿著Y軸之寬度。
在形成屏蔽層期間，平台柵格陣列172安置於遮罩空腔230中。側面222及背部226具有至少高達基板152之頂部的高度。在組件安置在非屏蔽區域162內之基板152上之具體實例中，遮罩220經製造成至少高達非屏蔽區域162內之最高組件。側面222及背部226之底部可擱置於膜202上，其中頂部228在平台柵格陣列172或其他組件上方延伸。前部224具有底部凸緣232，該底部凸緣沿著Z軸升高成高於側面222及背部226之底部。凸緣232下方之開口為基板152自遮罩220下方延伸至遮罩外部提供空間。
凸緣232接觸或幾乎接觸基板152之頂部表面，而側面222及背部224向下延伸以圍繞具有非屏蔽區域162之基板之端部。凸緣232沿著X軸之長度與基板152在相同方向上之寬度大約相同或稍微長於該寬度，使得側面222接觸或幾乎接觸基板之側面。側面222之寬度大於非屏蔽區域162之寬度，使得當凸緣232經置放在屏蔽界面區域161與非屏蔽區域162之間的邊界上時，背部226恰好位於基板152之佔據面積外部。
遮罩220係由金屬、液晶聚合物（liquid-crystal polymer；LCP）、塑膠、聚合物、鐵氟龍（Teflon）、玻璃、橡膠、木頭、膜、帶、箔片、其組合，或可承受形成屏蔽層之製程的任何其他固體材料形成。遮罩220係藉由模製、藉由將材料薄片摺疊或加工成所要形狀或藉由任何其他合適的方式形成。
圖2g至圖2i展示封裝150，其具有經取置在非屏蔽區域162上方之遮罩220。圖2g展示自上而下視圖及橫截面視圖，而圖2h展示透視圖且圖2i展示詳述的自上而下平面視圖。遮罩220覆蓋非屏蔽區域162以阻止金屬分子在屏蔽層之濺鍍期間沈積於平台柵格陣列172上。屏蔽區域160及屏蔽界面區域161保持曝露，以用於在彼等區域上方形成屏蔽層。
平台柵格陣列172或任何所要非屏蔽電組件安置於遮罩220之空腔230內。側面222及背部226之底部擱置於膜202上。前部224之底部上之凸緣232接觸基板152之頂部表面或稍微高於該頂部表面。頂部228在平台柵格陣列172之頂部上方延伸。非屏蔽區域162內之基板152之部分在側面222之間延伸。側面222及背部226經設定大小且定位成接觸或幾乎接觸基板152。
圖2j展示另一具體實例，其中封裝252各自具有兩個平台柵格陣列172，其各自在基板152之兩個相對側中之每一者上。每一封裝使用兩個遮罩220以遮蔽兩個平台柵格陣列。當鄰近封裝252之兩個遮罩220彼此直接鄰近安置時，在遮罩之間維持至少2 mm之空間「X」。可使用任何數目個平台柵格陣列或其他組件，其中遮罩220經適當地塑形以覆蓋所有非屏蔽組件。當組件以多個分組安置在基板152上時，使用多個遮罩。
自圖2g至圖2i繼續，圖2k說明導電材料經濺鍍在封裝150上方，如由箭頭262指示，以形成屏蔽層260。使用任何合適的金屬沈積技術，例如化學氣相沈積、物理氣相沈積、其他濺鍍方法、噴塗或鍍覆，來形成屏蔽層260。濺鍍材料可為銅、鋼、鋁、金、其組合，或任何其他合適的屏蔽層材料。屏蔽層260完全地覆蓋封裝150及遮罩220之經曝露表面。詳言之，囊封體168之所有四個側表面及頂部表面均由屏蔽層260覆蓋，以圍繞經囊封組件。屏蔽層260覆蓋遮罩220，但經濺鍍金屬不穿過遮罩。屏蔽層260因此不直接形成於平台柵格陣列172上。基板152之除遮罩220內以外之所有側表面均由屏蔽層260覆蓋。
屏蔽界面區域161中之基板152之囊封體168與遮罩220之間的頂部表面係由屏蔽層260覆蓋。屏蔽界面區域161中之基板152之頂部表面包括經曝露接地條帶171，或屏蔽層260物理地接觸之導電層156的複數個離散接觸襯墊，以提供至接地電壓節點之電連接。在一些具體實例中，導電層156之一部分在基板152之側表面處曝露，使得屏蔽層260亦物理地接觸基板之側面上之導電層。
在圖2l中，移除遮罩220，包括形成於遮罩上之屏蔽層260之部分。可使用置放圖2h中之遮罩之同一取置機或使用任何其他合適的機構來移除遮罩220。在移除遮罩220之情況下，框架200內之區域保持完全經覆蓋在圍繞其中定位有遮罩220之平台柵格陣列172之屏蔽層260中，而非完全經覆蓋在屏蔽層中之開口中。
遮罩220係可重複使用的，因此取置機將遮罩置放至托架或其他適合的儲存媒體中，以用於稍後重新應用至待屏蔽之下一組封裝上。遮罩220在多次使用之後可能會劣化，或具有限制可使用個別遮罩之次數的另一因素。可對特定光罩設計進行測試，且接著可在經由測試判定的合適的重複使用次數之後丟棄每一遮罩。金屬遮罩220通常可重複使用約三十次。
封裝150係自圖2m中之框架200及膜202卸載。致動器270藉由開口204按壓在基板152之底部上，以自膜202之黏著劑釋放封裝150。UV光或熱可經施加以降低膜202與基板152之間的黏著劑之效應。致動器270可與取置機一致地在封裝間移動，該取置機拿起經提昇封裝150且裝載具有經屏蔽封裝之JEDEC托架、帶及卷軸，或其他類似儲存媒體。屏蔽層260保持覆蓋囊封體168、基板152之側表面之一部分，及屏蔽界面區域161內之基板之頂部表面。
圖3展示經完成封裝150之放大橫截面。屏蔽層260在所有側面及在頂部圍繞半導體晶粒104及離散組件164。屏蔽層260沿著屏蔽區域160及屏蔽界面區域161內之基板152之側表面向下延伸。屏蔽層260覆蓋屏蔽界面區域161內之基板152之頂部表面，包括物理地接觸接地條帶171。遮罩220確保屏蔽層260不覆蓋具有平台柵格陣列172之基板152之部分，使得平台柵格陣列保持可供稍後使用。
在一些具體實例中，基板152之與半導體晶粒104相對之底部表面具有形成於導電層156之接觸襯墊上之焊料凸塊或另一合適的互連結構，以用於將封裝150附接且連接至電子裝置之較大PCB。導電層156之接觸襯墊可保持曝露在底部表面上作為底部平台柵格陣列而非添加另一互連結構。雖然所說明之製程在形成屏蔽層260期間使用金屬框架200及膜202作為封裝150之載體，但可使用任何合適類型之載體，諸如玻璃、鋁、鋼、銅、聚合物、矽或另一合適材料之面板。
遮罩220具有簡單且降低成本之優點。簡單性係藉由使用遮罩而提供，該遮罩可使用共同取置處理設備來置放及移除。藉由重複使用遮罩220來降低成本。藉由允許在與例如半導體晶粒104之屏蔽組件相同的製造階段期間將非屏蔽組件安置在基板152上而使整個製程得以流線化。例如帶遮蔽之先前技術遮蔽方法要求非屏蔽區域162保持不含組件，直至形成屏蔽層且移除遮罩之後。
取決於用於製造遮罩220及基板152之製造製程之確切公差，在遮罩之側面222與該基板之側面之間可能最終存在顯著的側間隙。基板152之頂部表面與遮罩220之凸緣232之間的頂部間隙亦可為顯著的。對於一些製造流程，經濺鍍金屬可藉由頂部及側面間隙不合需要地滲透至非屏蔽區域162中。在極端狀況下，屏蔽層260形成在遮罩220下方足夠遠處以物理地接觸如圖4中所展示之平台柵格陣列172的接觸襯墊中之一些。屏蔽層260意外地將平台柵格陣列172之部分短路至接地條帶171有可能導致封裝150的故障。
屏蔽層260通常在基板152之側面處進一步朝向平台柵格陣列172延伸，亦即相較於基板之中間，較接近於在圖4之定向上之頂部及底部。由於基板之側面與遮罩之側面222之間的間隙結合凸緣232下方之間隙，較多經濺鍍金屬在基板152之側面處在遮罩220下方沈積。
圖5a及圖5b展示具有帶尖端設計的設計之遮罩300。圖5a展示透視圖且圖5b展示自上而下視圖。相較於遮罩220，遮罩300之側面222進一步朝向屏蔽區域160延伸，而前部224保持在屏蔽界面區域161與非屏蔽區域162之間的邊界上。前部224與側面222之間的沿著y軸之位置差產生形成於側面222與前部224之間的一對尖端302。前部224之寬度自遮罩220寬度之100%縮減至遮罩300寬度之70%與90%之間。剩餘寬度係由尖端302組成。在其他具體實例中，前部224及尖端302可以遮罩300之總寬度之任何合適的比例形成。凸緣232沿著前部224及尖端302一直至側面222，從而在凸緣下方產生沿著x軸之與遮罩220長度相同的間隙。
尖端302在基板152之側面處使遮罩300之前部遠離平台柵格陣列172且朝向接地條帶171移動。遮罩300之側面222與基板152之間的間隙遠離平台柵格陣列172移動，此降低了滲入至側面間隙中之經濺鍍金屬將到達平台柵格陣列之可能性。僅使側面間隙進一步遠離平台柵格陣列172之移動可足以防止屏蔽層260形成為接觸平台柵格陣列172。在一個具體實例中，藉由在不修改前部224及凸緣232之情況下進一步朝向屏蔽區域160延長側面222來修改遮罩220。
經濺鍍金屬藉由基板152與凸緣232之間的頂部間隙之額外縮減取決於尖端302之寬度。尖端302之寬度可經定製以影響經濺鍍金屬在基板152之側面處的所要縮減。更朝向遮罩300之中心加寬尖端302且藉此縮減前部224之寬度，將會使得屏蔽層260形成為接觸平台柵格陣列172之可能性大大降低。尖端302各自通常在遮罩300之總寬度的5%與15%之間。在一個具體實例中，每一尖端302具有為總遮罩300寬度之10%的寬度，且前部224佔據寬度之剩餘80%。在其他具體實例中，可使用任何合適的寬度。
圖5c展示在形成有遮罩300之後的屏蔽層260。尖端302在基板152之側面處遠離平台柵格陣列172且背朝屏蔽區域160推動屏蔽層260。經濺鍍粒子必須進一步自基板152與遮罩300之間的側面間隙行進至平台柵格陣列172，且因此沈積不充足的粒子以使平台柵格陣列短路至屏蔽層。藉由降低屏蔽層260與平台柵格陣列172之間的短路之可能性來縮減製造缺陷。
圖6a至圖6e說明用於遮罩尖端之佔據面積輪廓形狀之選項。各種尖端形狀可用於為屏蔽界面區域161與非屏蔽區域162之間的屏蔽層260之邊界獲得更多的直線輪廓形狀。可在給定待使用給定濺鍍設備及其他製造條件來屏蔽之特定的封裝之情況下，進行測試，以判定產生用於給定情形之最佳屏蔽層260邊界線的遮罩尖端輪廓。
圖6a展示上文所示出之矩形輪廓。圖6b展示具有類似尖端設計之遮罩304。尖端之前表面306係圓形的而非平面狀。前表面306之曲率可視需要經組態以修改屏蔽層260邊界之所得形狀。
圖6c展示具有梯形尖端之遮罩310。梯形尖端包含外側表面312a及312b、內側表面314a及314b，以及前表面316a及316b。所有六個表面之角度及長度可視需要獨立地經組態以獲得用於屏蔽層260之邊界的所要形狀。
圖6d展示具有三角形尖端之遮罩320。三角形尖端包含外表面322a及322b以及內表面324a及324b。外表面322a及322b平行於側面222且與這些側面連續。在其他具體實例中，外表面322a及322b可視需要向內傾斜。表面322a、322b、324a及324b之角度及長度可經組態以產生所要屏蔽層260邊界線形狀。
圖6e展示遮罩330，其具有前部尖端表面334a及334b與前表面224之間的彎曲過渡區332a及332b。前部尖端表面334a及334b在遮罩300中係相同的，且添加彎曲過渡區332。彎曲過渡區332a及332b經示出為凹形弧，但這些過渡區可以凸形方式圓化、可為S形曲線、直線或任何其他合適的曲線或形狀。如所示出，過渡區332a及332b可為彼此之鏡像，或不同曲線可用於兩個過渡區。過渡區332a及332b可經定製以達成所要屏蔽層260邊界線。
圖7a及圖7b說明將上文所描述之經屏蔽封裝，例如具有屏蔽層260之封裝150，併入至電子裝置中。圖7a示出作為電子裝置400之部分安裝至印刷電路板（printed circuit board；PCB）或其他基板402上之封裝150的部分橫截面。凸塊406在基板152之底部上形成於導電層156上。可在製造製程之任一階段，例如在對囊封體168進行模製之前、在單粒化分割之前或在形成屏蔽層260之後形成導電凸塊406。凸塊406經回焊至PCB 402之導電層404上，以將封裝150物理地附接至PCB且將該封裝電連接至該PCB。在其他具體實例中，使用熱壓縮或其他適合的附接及連接方法。在一些具體實例中，在封裝150與PCB 402之間使用黏著劑或底部填充層。半導體晶粒104藉由基板152及凸塊406電耦合至導電層404。
圖7b示出包括PCB 402之電子裝置400，該PCB具有安裝在PCB之表面上的複數個半導體封裝，該複數個半導體封裝包括具有屏蔽層260及平台柵格陣列172之封裝150。平台柵格陣列172可具有焊接至平台柵格陣列或壓靠該平台柵格陣列以將封裝150連接至PCB 402之互連結構、PCB 402上之另一封裝、相同或不同電子裝置之另一PCB、另一PCB上之另一封裝、另一電子裝置、測試設備等。亦可使平台柵格陣列172簡單地曝露以用於隨後暫時電連接至封裝150。替代地，其他組件而非平台柵格陣列172保持曝露，以提供其預期功能，且無屏蔽層260干擾。視應用而定，電子裝置400可具有一種類型之半導體封裝或多種類型之半導體封裝。
電子裝置400可為使用半導體封裝以執行一或多個電功能之獨立系統。替代地，電子裝置400可為較大系統之子組件。舉例而言，電子裝置400可為平板電腦、蜂巢式電話、數位攝影機、通信系統或其他電子裝置之部分。電子裝置400亦可為圖形卡、網路介面卡或插入至電腦中之另一信號處理卡。半導體封裝可包括微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散主動或被動裝置或其他半導體晶粒或電性組件。
在圖7b中，PCB 402提供通用基板以用於安裝於PCB上之半導體封裝的結構支撐及電性互連。使用蒸鍍、電解電鍍、無電鍍、網版印刷或其他合適金屬沈積製程於PCB 402之表面上方或層內形成導電信號跡線404。信號跡線404提供半導體封裝、安裝組件及其他外部系統或組件之間的電通信。跡線404亦視需要提供至半導體封裝之電源連接及接地連接。
在一些具體實例中，半導體裝置具有兩個封裝層級。第一層級封裝為用於將半導體晶粒機械地且電附接至中間體基板之技術。第二層級封裝涉及將中間基板機械地且電附接至PCB 402。在其他具體實例中，半導體裝置可僅具有第一層級封裝，其中晶粒直接機械地且電安裝至PCB 402。
出於說明之目的，包括接合線封裝446及倒裝晶片448之若干類型之第一層級封裝展示於PCB 402上。另外，若干類型的第二層級封裝，包括球狀柵格陣列（ball grid array；BGA）450、凸塊晶片載體（bump chip carrier；BCC）452、平台柵格陣列（land grid array；LGA）456、多晶片模組（multi-chip module；MCM）458、四邊扁平無引腳封裝（quad flat non-leaded；QFN）460、四邊扁平封裝462及嵌入式晶圓級球狀柵格陣列（embedded wafer level ball；eWLB）464，經展示為連同封裝150一起安裝在PCB 402上。傳導跡線404將安置在PCB 402上之各種封裝及組件電耦合至封裝150，從而使封裝150內之組件可用於PCB上之其他組件。
視系統要求而定，經組態具有第一及第二層級封裝式樣以及其他電子組件之任何組合的半導體封裝之任何組合可連接至PCB 402。在一些具體實例中，電子裝置400包括單個附接之半導體封裝，而其他具體實例需要多個互連之封裝。藉由於單個基板上方組合一或多個半導體封裝，製造商可將預製組件併入至電子裝置及系統中。因為半導體封裝包括複雜功能性，所以可使用較不昂貴組件及流線化製造製程來製造電子裝置。所得裝置不大可能失效且製造較不昂貴，從而為消費者帶來較低成本。
儘管已詳細說明本發明之一或多個具體實例，但所屬領域具通常知識者將瞭解，可在不脫離如以下申請專利範圍中所闡述之本發明的範圍的情況下對彼等具體實例作出修改及調適。
100:半導體晶圓 102:基底基板材料 104:複數個半導體晶粒或組件 106:鋸切道 108:後部或非主動表面 110:主動表面 112:導電層 114:導電球或凸塊 118:鋸片或雷射切割工具 150:半導體封裝 152:基板 154:絕緣層 156:導電層 160:屏蔽區域 161:屏蔽界面區域 162:非屏蔽區域 164:離散組件 / 離散電性組件 166:類似焊料凸塊或焊膏 168:囊封體或模製化合物 171:接地條帶 172:平台柵格陣列 200:金屬框架 202:膜 204:開口 206:雷射切割工具 220:預先形成的遮罩 222:側面 224:前部 226:背部 228:頂部 230:遮罩空腔 232:底部凸緣 252:鄰近封裝 260:屏蔽層 262:箭頭 270:致動器 300:遮罩 302:尖端 304:遮罩 306:前表面 310:遮罩 312a:外側表面 312b:外側表面 314a:內側表面 314b:內側表面 316a:前表面 316b:前表面 320:遮罩 322a:外表面 322b:外表面 324a:內表面 324b:內表面 330:遮罩 332:彎曲過渡區 332a:彎曲過渡區 332b:彎曲過渡區 334a:前部尖端表面 334b:前部尖端表面 400:電子裝置 402:印刷電路板（PCB）或其他基板 404:導電層 406:凸塊 446:接合線封裝 448:倒裝晶片 450:球狀柵格陣列（BGA） 452:凸塊晶片載體（BCC） 456:平台柵格陣列（LGA） 458:多晶片模組（MCM） 460:四邊扁平無引腳封裝（QFN） 462:四邊扁平封裝 464:嵌入式晶圓級球狀柵格陣列（eWLB） X:空間
[圖1a至圖1c]說明具有藉由鋸切道分隔開之複數個半導體晶粒的半導體晶圓； [圖2a至圖2m]說明使用預先形成的遮罩選擇性地形成屏蔽層； [圖3]說明具有經選擇性形成之屏蔽層的半導體裝置； [圖4]說明可能導致裝置故障之潛在的製造缺陷； [圖5a至圖5c]說明具有減輕製造缺陷之尖端設計之預先形成的遮罩； [圖6a至圖6e]說明用於遮罩尖端之額外的佔據面積輪廓形狀；且 [圖7a及圖7b]說明將經選擇性屏蔽之封裝整合至電子裝置中。
152:基板
161:屏蔽界面區域
162:非屏蔽區域
168:囊封體或模製化合物
171:接地條帶
172:平台柵格陣列
224:前部
300:遮罩
302:尖端

Claims (15)

  1. 一種製造半導體裝置之方法，其包含： 提供半導體封裝，該半導體封裝包括： 基板，其包含平台柵格陣列； 組件，其安置在該基板上方；及 囊封體，其沈積於該組件上方，其中該平台柵格陣列保持在該囊封體外部； 將帶尖端設計的金屬遮罩安置在該平台柵格陣列上方； 在該半導體封裝上方形成屏蔽層；及 在形成該屏蔽層之後移除該帶尖端設計的金屬遮罩。
  2. 如請求項1之方法，其中該帶尖端設計的金屬遮罩包括朝向該囊封體定向之一對尖端，其中該對尖端中之第一尖端形成於該帶尖端設計的金屬遮罩之與該對尖端中之第二尖端相對的一側上。
  3. 如請求項2之方法，其中在平面視圖中，這些尖端包括矩形形狀。
  4. 如請求項2之方法，其中在平面視圖中，這些尖端包括梯形形狀。
  5. 如請求項2之方法，其進一步包括對這些尖端之形狀進行組態以產生該屏蔽層之近似筆直的邊界線。
  6. 一種製造半導體裝置之方法，其包含： 提供半導體封裝； 將遮罩安置在該半導體封裝上方，其中該遮罩包括形成於該遮罩之彼此相對的側上之一對尖端； 在該半導體封裝上方形成屏蔽層；及 移除該遮罩。
  7. 如請求項6之方法，其中該遮罩進一步包括這些尖端中之每一者與該遮罩之前表面之間的彎曲過渡區。
  8. 如請求項7之方法，其中這些尖端包括圓形表面。
  9. 如請求項7之方法，其中在平面視圖中，這些尖端包括三角形形狀。
  10. 如請求項7之方法，其進一步包括將該遮罩安置成該半導體封裝之基板處於這些尖端之間。
  11. 一種半導體裝置，其包含： 基板； 囊封體，其沈積於該基板上方； 帶尖端設計的遮罩，其在該囊封體之佔據面積外部安置在該基板上方；及 屏蔽層，其形成於該囊封體、該基板及該帶尖端設計的遮罩上方。
  12. 如請求項11之半導體裝置，其中該帶尖端設計的遮罩包括形成於該帶尖端設計的遮罩之相對側上之一對尖端。
  13. 如請求項12之半導體裝置，其中在平面視圖中，這些尖端包括矩形形狀。
  14. 如請求項12之半導體裝置，其中這些尖端包括圓形表面。
  15. 如請求項12之半導體裝置，其中在平面視圖中，這些尖端包括三角形形狀。
TW110129977A 2020-12-18 2021-08-13 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 TWI836254B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/126,621 US11616025B2 (en) 2020-12-18 2020-12-18 Selective EMI shielding using preformed mask with fang design
US17/126,621 2020-12-18

Publications (2)

Publication Number Publication Date
TW202226514A true TW202226514A (zh) 2022-07-01
TWI836254B TWI836254B (zh) 2024-03-21

Family

ID=

Also Published As

Publication number Publication date
CN114649226A (zh) 2022-06-21
KR102651266B1 (ko) 2024-03-25
US20230207485A1 (en) 2023-06-29
KR20240041894A (ko) 2024-04-01
US20220199545A1 (en) 2022-06-23
US11616025B2 (en) 2023-03-28
KR20220088295A (ko) 2022-06-27
CN114649226B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
CN109509722B (zh) 形成嵌入式管芯衬底的半导体器件和方法
US10937741B2 (en) Molded laser package with electromagnetic interference shield and method of making
KR102457900B1 (ko) 인캡슐런트로부터 연장되어 나오는 전기 컴포넌트 단자를 갖는 sip를 형성하는 반도체 장치 및 그 방법
TW201834084A (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
US11862478B2 (en) Mask design for improved attach position
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US20230215812A1 (en) Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate
TW202410381A (zh) 半導體裝置及用於部分電磁干擾屏蔽的方法
KR20240025460A (ko) 재분배층을 사용한 모듈-인-패키지 구조 형성 반도체 디바이스 및 그 제조 방법
TW202349575A (zh) 半導體裝置和用於先進散熱的方法
TW202414618A (zh) 整合式封裝中天線結構
TW202345240A (zh) 半導體裝置和使用膠帶附接的方法
KR20240009340A (ko) 전기 커넥터의 오염을 피하기 위한 2개 단계의 공정에서 emi 차폐 재료를 형성하는 반도체 디바이스 및 그 방법