CN116403916A - 使用掩模进行选择性emi屏蔽的半导体器件和方法 - Google Patents

使用掩模进行选择性emi屏蔽的半导体器件和方法 Download PDF

Info

Publication number
CN116403916A
CN116403916A CN202211661395.0A CN202211661395A CN116403916A CN 116403916 A CN116403916 A CN 116403916A CN 202211661395 A CN202211661395 A CN 202211661395A CN 116403916 A CN116403916 A CN 116403916A
Authority
CN
China
Prior art keywords
substrate
mask
package
encapsulant
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211661395.0A
Other languages
English (en)
Inventor
李建赫
H·李
金玟政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN116403916A publication Critical patent/CN116403916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

通过提供包括多个单元的条状衬底来制作半导体器件。孔形成在条状衬底中。密封剂沉积在条状衬底上。掩模被设置在条状衬底和密封剂上，其中掩模的腿部被设置在孔中。屏蔽层形成在掩模和条状衬底上。在形成屏蔽层之后去除掩模。在形成屏蔽层之后，将条状衬底单体化以将多个单元彼此分开。

Description

使用掩模进行选择性EMI屏蔽的半导体器件和方法
技术领域
本发明总体上涉及半导体器件，并且更特别地涉及使用掩模进行选择性电磁干扰（EMI）屏蔽的半导体器件和方法。
背景技术
半导体器件通常在现代电子产品中被找到。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将阳光变换成电力、以及为电视显示器创建视觉图像。半导体器件在通信、功率转换、网络、计算机、娱乐和消费产品的领域中被找到。半导体器件也在军事应用、航空、汽车、工业控制器和办公设备中被找到。
半导体器件通常易受到电磁干扰（EMI）、射频干扰（RFI）、谐波失真或其他器件间干扰，诸如电容性、电感性或电导耦合，也被称为串扰，其可干扰半导体器件的操作。高速模拟电路（例如射频（RF）滤波器）或数字电路也会生成干扰。
EMI屏蔽通常形成于半导体封装上和周围，以阻止器件间干扰。在许多情况下，制造商可能需要仅屏蔽半导体封装的一部分，例如留下暴露的接触焊盘或天线。然而，仅对半导体封装的一部分应用屏蔽仍然是一个挑战。掩模必须在形成屏蔽层之前被应用，并且然后被移除。掩模具有许多问题，包括放置和移除起来在技术上具有挑战性，在处理期间易于移位，以及难以在非常规形状的封装的情况下使用。因此，存在对一种用于使用掩模来进行选择性EMI屏蔽的改进器件和方法的需要。
附图说明
图1a-1c图示了具有由锯道（saw street）分开的多个半导体管芯的半导体晶圆；
图2a-2q图示了使用掩模来形成选择性屏蔽的半导体封装；
图3a-3d图示了允许在衬底的侧表面上形成屏蔽层的槽；
图4a和4b图示了平坦掩模；
图5a-5c图示了条状掩模；
图6a-6d图示了使用掩模被选择性屏蔽的不规则形状的封装；
图7图示了在不规则形状的封装的情况下使用槽；以及
图8a和8b图示了将选择性屏蔽的半导体封装集成到电子器件中。
具体实施方式
在参考各图的以下描述中，在一个或多个实施例中描述了本发明，其中类似的数字表示相同或相似的元件。虽然在实现本发明目的的最佳模式方面描述了本发明，但是本领域技术人员将领会，本发明旨在覆盖如由所附权利要求及其等同物所限定的本发明的精神和范围内可以包括的替代方案、修改和等同物，所附权利要求及其等同物由以下公开和附图支持。本文中使用的术语“半导体管芯”指代单词的单数和复数形式两者，并且因此可以指代单个半导体器件和多个半导体器件两者。
半导体器件通常使用两种复杂的制造过程来制造：前端制造和后端制造。前端制造涉及在半导体晶圆的表面上形成多个管芯。晶圆上的每个管芯包含有源和无源电气组件，其被电连接以形成功能电路。有源电气组件（诸如晶体管和二极管）具有控制电流流动的能力。无源电气组件（诸如电容器、电感器和电阻器）创建了对于执行电路功能所必要的电压与电流之间的关系。
后端制造指代将所完成的晶圆切割或单体化成个体半导体管芯，并且封装半导体管芯以用于结构支撑、电气互连和环境隔离。为了使半导体管芯单体化，沿着被称为锯道或划线的晶圆的非功能区对晶圆进行刻划和断裂。使用激光切割工具或锯片对晶圆进行单体化。在单体化之后，个体半导体管芯被安装到封装衬底，该封装衬底包括用于与其他系统组件互连的引脚或接触焊盘。然后，在半导体管芯上形成的接触焊盘连接到封装内的接触焊盘。电连接可以用导电层、凸块、螺柱凸块、导电胶、接合线或其他合适的互连结构来实现。密封剂或其他模塑料被沉积在封装上，以提供物理支撑和电隔离。然后，将所完成的封装插入到电气系统中，并且使半导体器件的功能对其他系统组件可用。
图1a示出了具有基础衬底材料102的半导体晶圆100，所述基础衬底材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅、或其他块体半导体材料。多个半导体管芯或组件104形成在晶圆100上，由非有源管芯间晶圆区域或锯道106所分开，如上面描述的那样。锯道106提供了切割区域以将半导体晶圆100单体化成个体半导体管芯104。在一个实施例中，半导体晶圆100具有100-450毫米（mm）的宽度或直径。
图1b示出了半导体晶圆100的一部分的截面图。每个半导体管芯104具有背部或非有源表面108和有源表面110，所述有源表面110包含被实现为有源器件、无源器件、导电层和电介质层的模拟或数字电路，所述有源器件、无源器件、导电层和电介质层形成在管芯内或上并且根据管芯的电气设计和功能而电气互连。例如，该电路可以包括在有源表面110内形成的一个或多个晶体管、二极管和其他电路元件，以实现模拟电路或数字电路，诸如数字信号处理器（DSP）、ASIC、MEMS、存储器或其他信号处理电路。半导体管芯104还可以包含用于RF信号处理的集成无源器件（IPD），诸如电感器、电容器和电阻器。半导体晶圆100的背部表面108可以经历可选的背部研磨操作，该操作具有机械研磨或蚀刻过程，以移除基底材料102的一部分并且减小半导体晶圆100和半导体管芯104的厚度。
使用PVD、CVD、电解电镀、无电镀过程或其他合适的金属沉积过程在有源表面110上形成导电层112。导电层112包括铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）或其他合适的导电材料的一个或多个层。导电层112作为与有源表面110上的电路电连接的接触焊盘而操作。
导电层112可以形成为距半导体管芯104的边缘第一距离来并排设置的接触焊盘，如图1b中所示。替代地，导电层112可以形成为在多个行中偏移的接触焊盘，使得第一行接触焊盘距管芯边缘第一距离来设置，并且与第一行交替的第二行接触焊盘距管芯边缘第二距离来设置。导电层112表示利用用于随后电气互连到更大系统的接触焊盘在半导体管芯104上形成的最后导电层。然而，在有源表面110上的实际半导体器件与用于信号路由的接触焊盘112之间可形成一个或多个中间导电和绝缘层。
使用蒸发、电解电镀、无电镀、球滴或丝网印刷过程来在导电层112上沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、铅（Pb）、铋（Bi）、Cu、焊料及其组合，具有可选的焊剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合过程将凸块材料接合到导电层112。在一个实施例中，通过将材料加热到其熔点以上来使凸块材料回流，以形成导电球或凸块114。在一个实施例中，导电凸块114形成在具有润湿层、阻挡层和粘合层的凸点下金属化（UBM）上。导电凸块114也可以压接或热压接至导电层112。导电凸块114表示可以在导电层112上形成的一种类型的互连结构，以用于电连接到衬底。互连结构还可以使用接合线、导电胶、螺柱凸块、微凸块、导电柱或其他电气互连。
在图1c中，使用锯片或激光切割工具118通过锯道106将半导体晶圆100单体化成个体半导体管芯104。个体半导体管芯104可以被检查和电测试以用于标识单体化后的KGD。
图2a-2q图示了形成具有半导体管芯104的选择性屏蔽的半导体封装150。图2a示出了条状衬底152。衬底152被定尺寸以允许一次形成十个封装150，但是通常在一个条状衬底上会形成数百或数千个单元。
图2b示出了衬底152的部分截面。衬底152包括与一个或多个导电层156交错的一个或多个绝缘层154。在一个实施例中，绝缘层154是芯绝缘板，其中导电层156在顶部和底部表面上被图案化，例如覆铜层压板衬底。导电层156还包括通过绝缘层154电耦合的导电通孔。衬底152可以包括任何数目的在彼此之上交错的导电层和绝缘层。焊料掩模或钝化层可以形成在衬底152的任一侧上。在其他实施例中，任何合适类型的衬底或引线框架被用于衬底152。
图2a示出了每个封装150的正方形轮廓以供参考，但是封装轮廓可以印刷或可以不印刷到衬底152上。每个封装150之间的锯道160用沿着锯道中心的虚线来图示。在锯道160中描画了点162，作为在后续步骤中将被钻孔的位置。孔将帮助放置掩模，并且因此邻近于将在屏蔽层形成期间被掩蔽的封装150的各部分而形成。
在图2b中，在衬底152上的封装150的制造开始，其中将半导体管芯104和分立组件164表面安装到衬底152上。除了所图示的那些或替代所图示的那些，实现封装150的预期功能所期望的任何组件被安装到衬底152或设置在衬底152上，并且电连接到导电层156。图2b仅作为一个示例示出了安装到衬底152上的半导体管芯104和分立组件164。
半导体管芯104可以被拾取并放置到衬底152上，在导电层156的接触焊盘上具有凸块114。分立组件164（例如电阻器、电容器、电感器、晶体管或二极管）使用焊膏或另一合适的附着和连接机制来安装。在凸块114被回流以附着半导体管芯104的同时，焊膏可以在分立组件164的端子与导电层156的接触焊盘之间回流。在一些实施例中，在半导体管芯104与衬底152之间使用粘合剂或底部填充层。
除了安装任何期望的电气组件之外，图2b中还使用了激光器或机械钻或另一切割工具168以在其中图示了点162的位置处对孔172进行钻孔。对孔172的钻孔可以由创建具有衬底152的封装150的制造商来执行，或者由衬底的单独的制造商预先执行。孔172的宽度或直径被选择成近似匹配在后续过程步骤中使用的掩模的腿部。可以在安装半导体管芯104和分立组件164之前或之后形成孔172。图2c示出了点162被钻孔以形成孔172的情况下的平面图。
在图2d中，使用浆料印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋涂或其他合适的施加器来在衬底152、半导体管芯104和分立组件164上沉积密封剂或模塑料174。密封剂174可以是聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯、或者具有或不具有填料的聚合物。密封剂174是不导电的，并且在环境上保护半导体器件免受外部因素和污染物。密封剂174还保护半导体管芯104免于由于暴露于光而退化。
密封剂174包括倾斜的侧表面175。倾斜表面175围绕密封剂174的整个周边延伸，如图2e中的平面图中所示。图2d和2e示出了处于相同制造阶段中的封装150。
聚酰亚胺（PI）或其他类型的胶带176层压到图2f中的衬底152的底部表面上。胶带176是粘性的，以粘到衬底152，并且还使得胶带的粘性表面暴露在开口172内。随着胶带176被应用到衬底152，该衬底准备好将掩模180设置在封装150上。
图2g和2h分别示出了掩模180的顶部和底部透视图。掩模180包括顶部182和侧壁184。两个侧壁184包括倾斜表面186，以允许掩模180符合具有倾斜表面175的密封剂174。柱或腿部188被配置成被插入到衬底152的开口172中。腿部188的数目、位置、尺寸和形状可以根据期望来配置，但是应当与开口172匹配或兼容。示出了圆形腿部188，但是该形状可以是正方形或其他规则或不规则的形状。多边形腿部188保持该腿部在开口172内对齐，并且减少盖180的变形。不是每个开口172都需要具有盖180的对应腿部188，但是在衬底152中应当存在用于每个腿部的开口。在所图示的实施例中，每个封装150包括对应于掩模180的3个腿部188的3个邻近开口172。掩模180通常由金属来模制或形成，该金属诸如钢、铝、金、铜及其合金。在其他实施例中，使用任何合适的金属或非金属材料。
图2i示出了使用拾取和放置机器或过程或另一合适手段被安装在封装150上的盖180。腿部188被设置在开口172内，并且向下延伸到胶带176。胶带176上的粘合剂接触腿部188并且使盖180稳定。掩模180的倾斜表面186位于密封剂174的倾斜表面175上或略微在密封剂174的倾斜表面175上方。顶部182位于密封剂174的顶部上或略微在密封剂174的顶部上方。图2j示出了衬底152的平面图，其中盖180被设置在每个单元上。盖180的两个倾斜表面186允许该盖被放置在密封剂174的拐角上，并且符合具有不同倾斜方向的两个倾斜表面175。
在图2k中，在封装150和掩模180上溅射导电材料，以形成导电屏蔽层200。屏蔽层200是使用任何合适的金属沉积技术来形成的，该技术例如是化学气相沉积、物理气相沉积、其他溅射方法、喷涂或电镀。溅射材料可以是铜、钢、铝、金、其组合、或任何其他合适的导电材料。在一些实施例中，屏蔽层200可以通过溅射在不同材料（例如不锈钢-铜-不锈钢、或钛-铜）的多个层上制成。屏蔽层200减少了封装150的组件与其他附近电子器件之间的电磁干扰（EMI）。屏蔽层200可选地通过导电层156接地，以改进EMI减少。
屏蔽层200形成在整个条状衬底152上，包括在密封剂174和盖180上。在图2l中，盖180连同形成该盖上的屏蔽层200的部分一起被移除。盖180是使用与用来将盖放置到衬底152上的过程相同或相似的过程来移除的，例如使用拾取和放置机器。盖180可以在使用之后被放置回到托盘或其他存储介质中，并且然后在形成附加封装150的情况下稍后重新用于另一衬底152。
移除盖180会暴露衬底152的一部分和密封剂174的一部分，如图2l和2m中所示。2m的平面图示出了导电层156，其中屏蔽层200直接形成在接触焊盘156a上，而接触焊盘156b从屏蔽层被暴露。接触焊盘156a可选地用于将屏蔽层200电耦合到接地电压节点，以改进屏蔽能力。接触焊盘156b保持被暴露，以用于屏蔽层200外部的组件的后续安装，以提供到半导体管芯104的临时连接，以用于诊断或用于其他合适的目的。天线可以位于密封剂174内或者嵌入在衬底152内的没有屏蔽层200的区域中。没有屏蔽层200允许天线进行发射和接收，而不会被屏蔽层所阻挡。
在图2n中，通过锯道160将封装150单体化，以将该封装分开。图2o、2p和2q示出了完成的和单体化的封装150。图2p和2q是两个不同的截面图，以图示被屏蔽层200覆盖的衬底152的区域与从屏蔽层暴露的衬底的区域之间的差异。凸块206在单体化之前或之后使用与上面针对半导体管芯104上的凸块114所描述的过程类似的过程而形成。
封装150被选择性地屏蔽，这意味着最终封装的一部分保持没有屏蔽层200。未屏蔽区域有益于允许天线发射和接收射频信号，或者有益于在封装150完成之后作出后续电连接。具有使用拾取和放置过程被应用的并且可重复使用的掩模180降低了成本并且使得制造更容易。与在单元级别处应用的屏蔽相比，在条带级别处应用屏蔽增加了每小时可以制造的单元的数目。使用衬底152中的开口172以及掩模180的腿部188允许掩模在条状衬底级别处被使用，而不是需要掩模侧壁围绕单元衬底来装配。
封装150包括密封剂174外部的额外占用空间（footprint space），使得可以暴露接触焊盘，以用于将屏蔽层200耦合到地。然而，其他实施例需要更小的衬底，而没有额外空间专用于将屏蔽层连接到地的选项。图3a-3d示出了其中屏蔽层在衬底150的侧表面而不是顶部表面上连接到导电层156的实施例。
图3a示出了具有与衬底152类似的结构和布局的衬底152a。形成在衬底152a上的封装210具有比封装150更小的占用空间。沿着封装210的边缘通过衬底152a来形成槽212。图3b示出了其中添加了半导体管芯104和密封剂174的截面。导电层156的一部分156c延伸到槽212，使得导电层在槽内暴露。
在图3c中，已经以与屏蔽层200类似的方式在密封剂174上形成屏蔽层220。屏蔽层220延伸到槽212中，以物理地和电气地接触导电层156的部分156c。在封装210的使用期间，导电层156将屏蔽层220耦合到地，以改进屏蔽层的性能。如上面所图示，掩模180被用于选择性地屏蔽封装210。
在形成屏蔽层220的情况下，从衬底152a将封装210单体化。当槽形成在封装的边缘上时，单体化通过槽212而发生。使得单体化所需要的切割更短，这是因为槽212有助于周边被单体化。在其他实施例中，槽212形成在封装210占用空间的内部。图3d示出了单体化的封装210。
图4a和4b图示了平坦掩模设计。图4a中的掩模232包括类似于掩模180的腿部188，但是不同于掩模180，其并不包括侧壁或在密封剂174上延伸。更确切地说，掩模232包括直接设置在衬底152的顶部表面上的单个平面区域233。平面区域233覆盖衬底152上的其中不期望屏蔽层的任何部分，例如用于组件或集成天线结构的后续安装的接触焊盘。屏蔽层234形成在密封剂174、衬底152和掩模232上。
在图4b中移除了掩模232，这移除了形成在掩模上的部分屏蔽层234，并且暴露了接触焊盘156d以用于稍后使用。使用平坦掩模232导致了衬底152的一部分从屏蔽层234被暴露，而密封剂174被屏蔽层完全覆盖。
图5a-5c图示了具有跨条状衬底152内的多个单元延伸的密封剂174a的条的实施例。使用具有较长空腔的模具，使得密封剂174a的每个条针对封装150的整个列或行来延伸。仅使用了两个开口172，一行单元的每一端处一个。在其他实施例中，形成中间开口172以用于附加的稳定性。图5b中的掩模240沿着密封剂174a的条的长度被设置，使得每个掩模覆盖多个封装150的一部分。掩模240的腿部188延伸到开口172中。掩模240具有侧壁184和倾斜表面186，以向上延伸并且在密封剂174a上方延伸。在其他实施例中，掩模240是平坦的，并且仅覆盖衬底152的一部分，而没有在密封剂174a上方延伸。
衬底152和掩模240利用导电材料被溅射，以形成图5c中的屏蔽层244。屏蔽层244在所形成的每个封装150上延伸。掩模240被移除以暴露密封剂174a和衬底152的受保护区域。
图6a-6d图示了使用掩模来选择性屏蔽更复杂的封装形状。在图6a中，封装250形成在衬底252上。衬底252类似于衬底152被构造，但是被配置用于不同的封装形状。封装250具有复杂形状，包括具有复杂形状的密封剂254。封装250的弯曲侧256也包括到密封剂254的弯曲。密封剂254还具有增加复杂性的凹陷258。在其他实施例中，封装250也具有凹陷。
在使用传递成型或注塑成型的实施例中，使用模具来沉积密封剂254，其中每个腔室连接到邻近腔室，这允许沉积的模塑料在封装250之间流动。图6a中示出的密封剂254的区域将在成型之后通过它们之间的密封剂路径或桥而互连。在完成封装250之前，移除连接了密封剂254的所图示区域的密封剂路径。
孔172形成在封装250的区域附近，所述区域将保持从屏蔽暴露。在图6b中，掩模180a和180b被设置在封装250上。掩模180a和180b包括向下延伸到孔172中的腿部188、以及符合密封剂254的形状的侧壁。为了匹配密封剂254的形状，掩模180a和180b的侧壁可以是圆的、多角度的或以其它方式成形，而不是像掩模180那样仅仅是倾斜的。掩模180a覆盖圆的侧面256，并且掩模180b覆盖凹陷258。使用具有侧壁的掩模允许掩模覆盖复杂形状，而不必形成具有被覆盖的相同复杂形状的掩模。凹陷258被覆盖，而没有具有凹陷的掩模180b。被屏蔽的封装的形状越复杂，通过替代现有技术掩模使用掩模180就会降低越多的制造复杂性。
图6c示出了利用掩模180a和180b在衬底上形成屏蔽层260之后的衬底252。掩模180a和180b被移除，以暴露被掩模保护的封装250的各部分。圆的侧面256和凹陷258保持从屏蔽层260被暴露。图6d示出了从衬底252单体化的完成的封装250。
图7图示了将图6a-6d的复杂封装形状与图3a-3d的接地槽实施例进行组合。在图7中，封装270形成在衬底272上。封装270具有类似于封装250的复杂形状。密封剂274具有多个凹陷和弯曲侧。封装270本身具有多个凹陷。槽276通过衬底272邻近于密封剂274而形成，使得当屏蔽层形成在密封剂上时，屏蔽层将向下延伸到槽中并且接触衬底的导电层。
槽276a和276b遵循沿着密封剂274的线性侧的直线。槽276c沿着密封剂274的弯曲侧弯曲。使用激光器、锯或其他切割工具来形成槽276，并且可以使槽276符合任何形状的密封剂，无论多么复杂。当封装270被单体化时，刀片或激光器在槽276之间切割。槽276被移除，从而留下形成在包括衬底272的侧面的封装的侧面上的屏蔽层。屏蔽层是在条带级别处形成的，这增加了产量并且减少了在单元级别处理情况下出现的制造缺陷。
在一些实施例中，上面描述的封装（例如封装250）是完全独立的电气系统，该系统本身是完全起作用的。制造塑料模制件或其他类型的外壳来将衬底252在诸如无线耳机或智能手表之类的产品内保持就位。封装250可以具有用于蓝牙、WiFi或其他协议的集成天线、以及生成噪声的压电或其他扬声器、显示表盘的屏幕和其他期望的电气组件。如果需要，可以在相同产品外壳内通过线或线缆来连接附加的电气器件。衬底252是最终器件的主板。不存在封装250连接到的其他主板。
图8a和8b图示了另一实施例，其中上面描述的选择性屏蔽半导体封装（例如封装150）被集成到电子器件300中。图8a图示了作为电子器件300的一部分被安装到印刷电路板（PCB）或其他衬底302上的封装150的部分截面。凸块206回流到PCB 302的导电层304上，以将封装150物理地附着和电气地连接到PCB。在其他实施例中，使用热压或其他合适的附着和连接方法。在一些实施例中，在封装150和PCB 302之间使用粘合剂或底部填充层。半导体管芯104通过衬底152来电耦合到导电层304。
图8b图示了包括PCB 302的电子器件300，其中多个半导体封装被安装在PCB的表面上，包括封装150。取决于应用，电子器件300可以具有一种类型的半导体封装或多种类型的半导体封装。电子器件300可以是使用半导体封装来执行一个或多个电气功能的独立系统。替代地，电子器件300可以是更大系统的子组件。例如，电子器件300可以是平板计算机、蜂窝电话、数字相机、通信系统或其他电子器件的一部分。电子器件300还可以是图形卡、网络接口卡、或被插入到计算机中的另一信号处理卡。半导体封装可以包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立的有源或无源器件、或其他半导体管芯或电气组件。
在图8b中，PCB 302针对安装在PCB上的半导体封装的结构支撑和电气互连提供了通用衬底。使用蒸发、电解电镀、无电镀、丝网印刷或其他合适的金属沉积过程来在PCB 302的表面上或各层内形成导电信号迹线304。信号迹线304提供了半导体封装、安装的组件和其他外部系统或组件之间的电通信。迹线304还根据需要向半导体封装提供电源和接地连接。
在一些实施例中，半导体器件具有两个封装级别。第一级封装是用于将半导体管芯机械地和电气地附接到中间衬底的技术。第二级封装涉及将中间衬底机械地和电气地附接到PCB 302。在其他实施例中，半导体器件可以仅具有第一级封装，其中管芯被机械地和电气地直接安装到PCB 302。
出于说明的目的，在PCB 302上示出了若干类型的第一级封装，包括接合线封装346和倒装芯片348。附加地，包括球栅阵列（BGA）350、凸块芯片载体（BCC）352、连接盘网格阵列（LGA）356、多芯片模块（MCM）358、四方扁平无引脚封装（QFN）360、四方扁平封装362和嵌入式晶圆级球栅阵列（eWLB）364的若干类型的第二级封装被示出与封装150一起安装在PCB 302上。导电迹线304将设置在PCB 302上的各种封装和组件电耦合到封装150，从而给出封装150内的组件到PCB上的其他组件的使用。
取决于系统要求，以第一和第二级封装风格的任何组合来配置的半导体封装的任何组合以及其他电子组件可以连接到PCB 302。在一些实施例中，电子器件300包括单个附接的半导体封装，而其他实施例要求多个互连的封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以将预制组件并入到电子器件和系统中。因为半导体封装包括复杂的功能，所以可以使用较不昂贵的组件和简化的制造过程来制造电子器件。结果得到的器件较不可能发生故障并且制造起来较不昂贵，从而导致了消费者的较低成本。
虽然已经详细地说明了本发明的一个或多个实施例，但是技术人员将领会到，在不脱离如以下权利要求中所阐述的本发明的范围的情况下，可以作出对那些实施例的修改和改编。

Claims (15)

1.一种制造半导体器件的方法，包括：
提供包括多个单元的条状衬底；
在所述条状衬底中形成孔；
在所述条状衬底上沉积密封剂；
在所述条状衬底和密封剂上设置掩模，其中所述掩模的腿部被设置在所述孔中；
在所述掩模和条状衬底上形成屏蔽层；
在形成所述屏蔽层之后去除所述掩模；以及
在形成所述屏蔽层之后将所述条状衬底单体化以将所述多个单元彼此分开。
2.根据权利要求1所述的方法，进一步包括仅在所述密封剂的一部分上设置所述掩模。
3.根据权利要求1所述的方法，进一步包括：
在所述条状衬底中形成槽；以及
形成延伸到所述槽中的屏蔽层。
4.根据权利要求3所述的方法，进一步包括通过所述槽将所述条状衬底单体化。
5.根据权利要求3所述的方法，其中所述槽是弯曲的。
6.根据权利要求1所述的方法，进一步包括在所述密封剂的弯曲边缘上设置所述掩模。
7.一种制造半导体器件的方法，包括：
提供第一衬底；
在第一衬底中形成孔；以及
在第一衬底上设置掩膜，其中所述掩模的腿部被设置在所述孔中。
8.根据权利要求7所述的方法，进一步包括：
从第一衬底移除所述掩模；以及
在第二衬底上设置所述掩模。
9.根据权利要求8所述的方法，进一步包括：
在所述掩模和第一衬底上形成第一屏蔽层；以及
在所述掩模和第二衬底上形成第二屏蔽层。
10.根据权利要求7所述的方法，进一步包括：
在第一衬底上沉积密封剂；以及
在所述密封剂的弯曲或凹陷上设置所述掩模。
11.一种半导体器件，包括：
衬底，包括形成在所述衬底中的孔；
设置在所述衬底上的掩模，包括设置在所述孔中的所述掩模的腿部；以及
形成在所述衬底和掩模上的屏蔽层。
12.根据权利要求11所述的半导体器件，进一步包括沉积在所述衬底上的密封剂，其中所述掩模被设置在所述密封剂上。
13.根据权利要求11所述的半导体器件，进一步包括形成在所述衬底中的槽，其中所述屏蔽层延伸到所述槽中。
14.根据权利要求13所述的半导体器件，其中所述槽是弯曲的。
15.根据权利要求11所述的半导体器件，其中所述衬底包括多个单元。
CN202211661395.0A 2022-01-05 2022-12-23 使用掩模进行选择性emi屏蔽的半导体器件和方法 Pending CN116403916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/647069 2022-01-05
US17/647,069 US20230215813A1 (en) 2022-01-05 2022-01-05 Semiconductor Device and Method for Selective EMI Shielding Using a Mask

Publications (1)

Publication Number Publication Date
CN116403916A true CN116403916A (zh) 2023-07-07

Family

ID=86992296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211661395.0A Pending CN116403916A (zh) 2022-01-05 2022-12-23 使用掩模进行选择性emi屏蔽的半导体器件和方法

Country Status (4)

Country Link
US (1) US20230215813A1 (zh)
KR (1) KR20230106133A (zh)
CN (1) CN116403916A (zh)
TW (1) TW202329247A (zh)

Also Published As

Publication number Publication date
KR20230106133A (ko) 2023-07-12
TW202329247A (zh) 2023-07-16
US20230215813A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
KR102655516B1 (ko) 부착 위치가 개선되는 마스크 설계
US11862572B2 (en) Laser-based redistribution and multi-stacked packages
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
CN115954274A (zh) 具有开窗式散热器的封装
CN116403916A (zh) 使用掩模进行选择性emi屏蔽的半导体器件和方法
US20230215812A1 (en) Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US11776861B2 (en) Compartment shielding with metal frame and cap
US20230170245A1 (en) Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
US20240096770A1 (en) Integrated Antenna-In-Package Structure
TW202414618A (zh) 整合式封裝中天線結構
CN116469777A (zh) 具有由金属条形成的隔间屏蔽的半导体器件及其制造方法
CN116895539A (zh) 使用emi吸收金属条的半导体器件和方法
CN117198898A (zh) 用于高级热耗散的半导体器件和方法
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
CN117334678A (zh) 形成嵌入式磁屏蔽的半导体器件和方法
TW202410381A (zh) 半導體裝置及用於部分電磁干擾屏蔽的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication