KR20230106133A - 마스크 사용 선택적 emi 차폐를 위한 반도체 디바이스 및 그 방법 - Google Patents

마스크 사용 선택적 emi 차폐를 위한 반도체 디바이스 및 그 방법 Download PDF

Info

Publication number
KR20230106133A
KR20230106133A KR1020230000813A KR20230000813A KR20230106133A KR 20230106133 A KR20230106133 A KR 20230106133A KR 1020230000813 A KR1020230000813 A KR 1020230000813A KR 20230000813 A KR20230000813 A KR 20230000813A KR 20230106133 A KR20230106133 A KR 20230106133A
Authority
KR
South Korea
Prior art keywords
substrate
mask
encapsulant
package
shielding layer
Prior art date
Application number
KR1020230000813A
Other languages
English (en)
Inventor
건혁 이
현규 이
민정 김
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230106133A publication Critical patent/KR20230106133A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

복수의 유닛을 포함하는 스트립 기판을 제공함으로써 반도체 디바이스가 제조된다. 스트립 기판 내에 구멍이 형성된다. 인캡슐런트가 스트립 기판 위에 증착된다. 마스크는 구멍 내에 배치된 마스크의 레그와 함께 스트립 기판 및 인캡슐런트 위에 배치된다. 마스크 및 스트립 기판 위에 차폐층이 형성된다. 차폐층을 형성한 이후 마스크를 제거한다. 스트립 기판은 차폐층을 형성한 이후 복수의 유닛을 서로 분리하도록 싱귤레이팅된다.

Description

마스크 사용 선택적 EMI 차폐를 위한 반도체 디바이스 및 그 방법{semiconductor device and method for SELECTIVE EMI SHIELDING using a MASK}
본 발명은 일반적으로 반도체 디바이스에 관한 것이며, 보다 상세하게는 마스크를 이용하여 선택적 전자기 간섭(EMI) 차폐를 위한 반도체 디바이스 및 그 방법에 관한 것이다.
반도체 디바이스는 현대 전자 제품에서 흔히 볼 수 있다. 반도체 디바이스는 신호 처리, 고속 계산, 전자기 신호 송수신, 전자 장치 제어, 태양광선을 전기로 변환, 텔레비전 디스플레이용 시각적 이미지 생성과 같은 광범위한 기능을 수행한다. 반도체 디바이스는 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트 및 소비자 제품 분야에서 사용된다. 반도체 디바이스는 군용 애플리케이션, 항공, 자동차, 산업용 컨트롤러 및 사무 장비에서도 찾아볼 수 있다.
반도체 장치는 종종 전자기 간섭(EMI), 무선 주파수 간섭(RFI), 고조파 왜곡, 또는 이들의 작동을 방해할 수 있는, 누화(cross-talk)라고도 알려진 용량성, 유도성 또는 전도성 결합과 같은 기타 장치 간 간섭에 취약하다. 무선 주파수(RF) 필터 또는 디지털 회로와 같은 고속 아날로그 회로도 간섭을 생성한다.
EMI 차폐는 일반적으로 장치 간 간섭을 차단하기 위해 반도체 패키지 위와 주변에 형성된다. 많은 경우 제조업체는 예를 들어 접촉 패드 또는 안테나를 노출된 상태로 두기 위해, 반도체 패키지의 일부만 차폐해야 할 필요가 있다. 그러나 반도체 패키지의 일부에만 차폐를 적용하는 것은 여전히 어려운 일이다. 차폐층을 형성하기 전에 마스크가 적용되어야 하며, 나중에 제거되어야 한다. 마스크는 배치 및 제거가 기술적으로 까다롭고, 가공 중 이동에 취약하며, 독특한 모양의 패키지와 함께 사용하기 어려운 등 많은 문제가 있다. 따라서, 마스크를 이용한 선택적 EMI 차폐를 위한 개선된 장치 및 방법이 필요하다.
도 1a-1c는 쏘우 스트리트(saw street)에 의해 분리된 복수의 반도체 다이를 갖는 반도체 웨이퍼를 도시한다.
도 2a-2q는 마스크를 사용하여 선택적으로 차폐된 반도체 패키지를 형성함을 도시한다.
도 3a-3d는 기판의 측면에 차폐층을 형성함을 허용하도록 하는 슬롯을 도시한다.
도 4a 및 4b는 평면 마스크를 도시한다.
도 5a-5c는 스트립 마스크를 도시한다.
도 6a-6d는 마스크를 사용하여 선택적으로 차폐된 불규칙하게 형성된 패키지를 도시한다.
도 7은 불규칙하게 형성된 패키지에 슬롯을 사용함을 도시한다. 그리고
도 8a 및 8b는 선택적으로 차폐된 반도체 패키지를 전자 장치 내에 집적함을 도시한다.
본 발명은 숫자가 동일하거나 유사한 요소를 나타내는 도면을 참조하여 다음 설명에서 하나 이상의 실시 예로 설명된다. 본 발명은 본 발명의 목적을 달성하기 위한 최선의 형태의 관점에서 설명되지만, 다음 개시 내용 및 도면에 의해 뒷받침되는 첨부된 청구범위 및 이들의 등가물에 의해 정의된 발명 사상 및 범위 내에 포함되는, 대안, 수정 및 등가물을 커버하도록 의도됨을 당업자는 이해할 것이다.. 본 명세서에서 사용되는 "반도체 다이"라는 용어는 단어의 단수형 및 복수형을 모두 지칭하므로, 단일 반도체 장치 및 다중 반도체 장치 모두를 지칭할 수 있다.
반도체 디바이스는 일반적으로 프론트-엔드 제조 및 백엔드 제조의 두 가지 복잡한 제조 프로세스를 사용하여 제조된다. 프론트 엔드 제조는 반도체 웨이퍼의 표면에 다수의 다이를 형성하는 것을 포함한다. 웨이퍼의 각 다이는 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동 전기 구성 요소를 포함한다. 트랜지스터 및 다이오드와 같은 능동 전기 컴포넌트는 전류의 흐름을 제어하는 기능이 있다. 커패시터, 인덕터 및 저항과 같은 수동 전기 컴포넌트는 전기 회로 기능을 수행하는 데 필요한 전압과 전류 사이의 관계를 생성한다.
백-엔드 제조(Back-end manufacturing)는 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 싱귤레이팅하고 구조적 지지, 전기적 상호 연결 및 환경적 격리를 위해 반도체 다이를 패키징하는 것을 지칭한다. 반도체 다이를 싱귤레이팅하기 위해 웨이퍼는 쏘우 스트리트(saw street) 또는 스크라이브(scribe)라고 불리는 웨이퍼의 비기능 영역을 따라 스코어링되고 절단된다. 웨이퍼는 레이저 절단 도구 또는 톱날을 사용하여 개별화된다. 싱귤레이션 후에, 개별 반도체 다이는 다른 시스템 구성 요소와의 상호 연결을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 접촉 패드는 패키지 내의 접촉 패드에 연결된다. 전기 연결은 도전층, 범프, 스터드 범프, 도전성 페이스트, 본드 와이어 또는 다른 적절한 상호 연결 구조로 이루어질 수 있다. 물리적 지지와 전기적 절연을 제공하기 위해 패키지 위에 인캡슐런트 또는 기타 몰딩 화합물이 증착된다. 그런 다음 완성된 패키지를 전기 시스템에 삽입하고 반도체 디바이스의 기능을 다른 시스템 구성 요소에서 사용할 수 있게 된다.
도 1a는 실리콘, 게르마늄, 알루미늄 인화물, 알루미늄 비소, 갈륨 비소, 갈륨 질화물, 인듐 인화물, 실리콘 카바이드, 또는 다른 벌크 반도체 재료와 같은 베이스 기판 물질(102)을 갖는 반도체 웨이퍼(100)를 도시한다. 복수의 반도체 다이 또는 컴포넌트(104)는 상기 설명된 바와 같이 비활성 다이 간 웨이퍼 영역 또는 쏘우 스트리트(106)에 의해 분리된 웨이퍼(100) 상에 형성된다. 쏘우 스트리트(saw street)(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이트하기 위한 절단 영역을 제공한다. 일 실시 예에서, 반도체 웨이퍼(100)는 100-450 밀리미터(mm)의 폭 또는 직경을 갖는다.
도 1b는 반도체 웨이퍼(100)의 일부의 단면도를 도시한다. 반도체 다이(104) 각각은 후면(back surface) 또는 비활성 표면(108) 및 능동 소자, 수동 소자, 도전층 및 다이 내부 또는 위에 형성되고 다이의 전기적 설계 및 기능에 따라 전기적으로 상호 연결된 유전체 층으로서 구현되는 아날로그 또는 디지털 회로를 포함하는 활성 표면(110)을 갖는다. 예를 들어, 회로는 디지털 신호 프로세서(DSP), ASIC, MEMS, 메모리 또는 기타 신호 처리 회로와 같은 아날로그 회로 또는 디지털 회로를 구현하기 위해 능동 표면(110) 내에 형성된 하나 이상의 트랜지스터, 다이오드 및 기타 회로 요소를 포함할 수 있다. 반도체 다이(104)는 또한 RF 신호 처리를 위한 인덕터, 커패시터 및 저항기와 같은 집적된 수동소자(IPD)를 포함할 수 있다. 반도체 웨이퍼(100)의 후면(108)은 기재(102)의 일부를 제거하고 반도체 웨이퍼(100) 및 반도체 다이(104)의 두께를 감소시키기 위해 기계적 연삭 또는 에칭 공정으로 선택적인 백그라인딩 작업을 거칠 수 있다.
전기 도전층(112)은 PVD, CVD, 전해 도금, 무전해 도금 공정, 또는 다른 적절한 금속 증착 공정을 사용하여 활성 표면(110) 위에 형성된다. 도전층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 또는 다른 적절한 전기 도전성 재료의 하나 이상의 층을 포함할 수 있다. 도전층(112)은 활성 표면(110) 상의 회로에 전기적으로 연결된 접촉 패드로서 작동한다.
도전층(112)은 도 1b 에 도시된 바와 같이, 반도체 다이(104)의 에지로부터 제1 거리 떨어져서 나란히 배치된 접촉 패드로서 형성될 수 있다. 대안적으로, 도전층(112)은 접촉 패드의 제1 행이 다이의 에지로부터 제1 거리 떨어져서 배치되고, 그리고 제1 행과 교대로 배치되는 접촉 패드의 제2 행이 다이 에지로부터 제2 거리 떨어져서 배치되도록, 복수의 행에서 오프셋된 접촉 패드로서 형성될 수 있다. 도전층(112)은 더 큰 시스템에 대한 후속하는 전기 상호접속을 위한 접촉 패드를 갖는 반도체 다이(104) 위에 형성된 마지막 도전층을 나타낸다. 그러나 활성 표면(110) 상의 실제 반도체 소자와 신호 라우팅을 위한 접촉 패드(112) 사이에 형성된 하나 이상의 중간 도전층 및 절연층이 있을 수 있다.
전기 도전성 범프 재료는 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 도전층(112) 위에 증착된다. 범프 재료는 Al, Sn, Ni, Au, Ag, 납(Pb), 비스무트(Bi), Cu, 땜납, 이들의 조합, 또는 선택적인 플럭스 솔루션을 갖는 다른 적절한 도전재일 수 있다. 예를 들어, 범프 재료는 공융 Sn/Pb, 고연 솔더 또는 무연 솔더일 수 있다. 범프 재료는 적절한 부착 또는 본딩 프로세스를 사용하여 도전층(112)에 본딩된다. 일 실시 예에서, 범프 재료는 볼 또는 범프(114)를 형성하기 위해 재료를 융점 이상으로 가열함으로써 리플로우된다. 일 실시 예에서, 전도성 범프(114)는 습윤층, 장벽층, 및 접착 층을 갖는 하부 범프 금속화(UBM) 위에 형성된다. 전도성 범프(114)는 또한 도전층(112)에 압축 본딩되거나 열압착 본딩될 수 있다. 전도성 범프(114)는 기판으로의 전기적 연결을 위해 도전층(112) 위에 형성될 수 있는 한 유형의 상호 연결 구조를 나타낸다. 상기 상호 연결 구조는 또한 본드 와이어, 도전성 페이스트, 스터드 범프, 마이크로 범프, 전도성 기둥(conductive pillars) 또는 기타 전기 상호 연결을 사용할 수 있다.
도 1c에 도시된 바와 같이, 반도체 웨이퍼(100)는 톱날 또는 레이저 절단 도구(118)를 사용하여 톱 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이팅된다. 개별 반도체 다이(104)는 싱귤레이션 후의 식별을 위해 검사되고 전기적으로 테스트될 수 있다.
도 2a-2q는 반도체 다이(104)로 선택적으로 차폐된 반도체 패키지(150)를 형성하는 것을 도시한다. 도 2a는 스트립 기판(152)을 도시한다. 기판(152)은 10개의 패키지(150)가 한번에 형성될 수 있는 크기이지만, 일반적으로 수백 또는 수천 개의 유닛이 하나의 스트립 기판 상에 형성된다.
도 2b는 기판(152)의 부분 단면을 도시한다. 기판(152)은 하나 이상의 도전층(156)이 삽입된 하나 이상의 절연층(154)을 포함한다. 절연 층(154)은 한 실시 예에서 코어 절연 보드이며, 도전층(156)이 예를 들어 동박(copper-clad) 라미네이트 기판과 같이, 상부 및 하부 표면 위에서 패턴화된다. 도전층(156)은 또한 절연 층(154)을 관통하여 전기적으로 결합된 전도성 비아를 포함한다. 기판(152)은 서로서로에 대하여 삽입된 임의의 수의 전도성 및 절연 층을 포함할 수 있다. 솔더 마스크 또는 패시베이션 층은 기판(152)의 어느 한 면 위에 형성될 수 있다. 임의의 적합한 유형의 기판 또는 리드프레임이 다른 실시 예에서 기판(152)으로서 사용된다.
도 2a는 참조를 위해 패키지(150) 각각에 대한 정사각형 아웃라인을 도시하지만, 패키지 아웃라인은 기판(152) 상에 인쇄되거나 인쇄되지 않을 수 있다. 패키지(150) 각각 사이의 쏘우 스트리트(160)는 쏘우 스트리트 중앙으로부터 아래로 점선으로 도시된다. 점선(162)은 후속 단계에서 구멍이 뚫릴 위치로서 쏘우 스트리트(160)로 도시된다. 상기 구멍(hole)은 마스크의 배치를 도우며, 따라서 차폐층 형성 중에 마스킹될 패키지(150)의 부분에 인접하여 형성된다.
기판(152) 상의 패키지(150)의 제조는 도 2b 에서 기판(152) 상에 반도체 다이(104) 및 개별 부품(164)의 표면 실장과 함께 시작된다. 도시된 것에 부가하여 또는 대신에, 패키지(150)의 의도된 기능을 구현하기 위해 요구되는 임의의 부품은 도시된 것에 추가하거나 그 대신에, 기판(152)에 또는 그 위에 장착되거나 그 위에 배치되고 도전층(156)에 전기적으로 연결된다. 도 2b는 단지 하나의 예로서 기판(152) 상에 장착된 반도체 다이(104) 및 개별 컴포넌트(164)를 도시한다.
반도체 다이(104)는 도전층(156)의 접촉 패드 상의 범프(114)와 함께 기판(152) 상에 선택 및 배치될 수 있다. 예를 들어 저항기, 커패시터, 인덕터, 트랜지스터 또는 다이오드와 같은 개별 컴포넌트(164)는 솔더 페이스트 또는 다른 적절한 부착 및 연결 메커니즘을 사용하여 장착된다. 솔더 페이스트는 반도체 다이(104)를 부착하기 위해 범프(114)가 리플로우되는 것과 동시에 개별 컴포넌트(164)의 단자와 도전층(156)의 접촉 패드 사이에서 리플로우될 수 있다. 일부 실시예에서, 접착제 또는 언더필 층은 반도체 다이(104)와 기판(152) 사이에서 사용될 수 있다.
임의의 원하는 전기 구성요소를 장착하는 것 외에, 레이저 또는 기계 드릴, 또는 다른 절단 도구(168)가 도 2b 에서 사용되며, 도트(162)가 도시된 위치에 구멍(172)을 뚫도록 한다. 구멍(172)의 드릴링은 제조자가 기판(152)에 패키지(150)를 생성하거나, 미리 기판의 개별 제조자에 의해 수행될 수 있다. 구멍(172)의 폭 또는 직경은 후속 공정 단계에서 사용될 마스크의 레그와 대략적으로 일치하도록 선택된다. 구멍(172)은 반도체 다이(104) 및 개별 컴포넌트(164)의 장착 전 또는 후에 형성될 수 있다. 도 2c는 구멍(172)을 형성하기 위해 드릴링된 포인트(162)를 갖는 평면도를 도시한다.
도 2d에서, 인캡슐런트 또는 몰딩 화합물(174)은 페이스트 인쇄, 압축 몰딩, 트랜스퍼 몰딩, 액체 인캡슐런트 몰딩, 진공 라미네이션, 스핀 코팅 또는 다른 적절한 어플리케이터를 사용하여 기판(152), 반도체 다이(104) 및 개별 컴포넌트(164) 위에 증착된다. 인캡슐런트(174)는 에폭시 수지, 에폭시 아크릴레이트 또는 필러가 있거나 없는 폴리머와 같은 폴리머 복합 재료일 수 있다. 인캡슐런트(174)는 비전도성이며 외부 요소 및 오염 물질로부터 반도체 장치를 환경적으로 보호한다. 인캡슐런트(174)는 또한 광선에 노출로 인해 기능이 절하되는 것으로부터 반도체 다이(104)를 보호한다.
인캡슐런트(174)는 경사진 측면(175)을 포함한다. 상기 경사진 표면(175)은 도 2e 의 평면도에 도시된 바와 같이 인캡슐런트(174)의 전체 둘레 주위로 연장된다. 도 2d 및 도 2e는 동일한 제조 단계의 패키지(150)를 도시한다.
폴리이미드(PI) 또는 다른 유형의 테이프(176)는 도 2f에서 기판(152)의 하부 표면 상에 적층된다. 테이프(176)는 기판(152)에 달라붙도록 접착되며, 또한 테이프의 접착 표면이 개구(172) 내에서 노출되도록 한다. 테이프(176)가 기판(152)에 부착되면 기판은 마스크(180)가 패키지(150) 위에 배치될 준비가 된다.
도 2g 및 도 2h는 각각 마스크(180)의 상부 및 하부 사시도를 도시한다. 마스크(180)는 상부(182) 및 측벽(184)을 포함한다. 2개의 측벽(184)은 경사면(186)을 포함하여 마스크(180)가 경사면(175)을 갖는 인캡슐런트(174)에 일치하도록 한다. 기둥 또는 레그(188)는 기판(152)의 개구(172)에 삽입되도록 구성된다. 레그(188)의 위치, 크기 및 형상은 원하는 대로 구성될 수 있지만 개구(172)와 일치하거나 양립할 수 있어야 한다. 원형 레그(188)가 도시되어 있지만 그 형상은 정사각형 또는 기타 규칙적이거나 불규칙한 형상일 수 있다. 다각형 레그(188)는 레그를 개구(172) 내에서 정렬된 상태로 유지하고 리드(180)의 왜곡을 감소시킨다. 모든 개구(172)가 리드(180)의 대응 레그(188)를 가질 필요는 없지만. 각 레그에 대한 기판(152) 내의 개구가 있어야 한다. 예시된 실시 예에서, 패키지(150) 각각은 마스크(180)의 3개의 레그(188)에 대응하는 3개의 인접한 개구(172)를 포함한다. 마스크(180)는 전형적으로 강철, 알루미늄, 금, 구리 및 이들의 합금과 같은 금속으로 몰딩 또는 형성된다. 임의의 적합한 금속 또는 비금속 재료가 다른 실시 예에서 사용된다.
도 2i는 픽 앤 플레이스 머신 또는 프로세스 또는 다른 적절한 수단을 사용하여 패키지(150) 위에 리드(180)가 설치됨을 도시한다. 레그(188)는 개구(172) 내에 배치되고 테이프(176)에 이르기까지 아래로 연장된다. 테이프(176) 상의 접착제는 레그(188)와 접촉하고 리드(180)를 안정화시킨다. 마스크(180)의 경사진 표면(186)은 인캡슐런트(174)의 경사진 표면(175) 상에 또는 그 경사진 표면 약간 위에 있다. 상부(182)는 인캡슐런트(174) 상부 표면 상에 또는 그 상부 표면 약간 위에 있다. 도 2j는 유닛 각각 위에 배치된 리드(180)를 갖는 기판(152)의 평면도를 도시한다. 리드(180)의 2개의 경사진 표면(186)은 리드가 인캡슐런트(174)의 모서리 위에 놓이도록 하고 서로 다른 경사 방향을 갖는 2개의 경사진 표면(175)에 일치하도록 한다.
도 2k에서, 전도성 재료가 패키지(150) 및 마스크(180) 위에서 스퍼터링되어 전도성 차폐층(200)을 형성하도록 한다. 차폐층(200)은 화학적 증착, 물리적 증착, 스프레잉 또는 플레이팅과 같은 다른 스퍼터링 방법과 같은 임의의 적절한 금속 증착 기술을 사용하여 형성된다. 상기 스퍼터링 재료로는 구리, 강철, 알루미늄, 금, 이들의 조합 또는 임의의 다른 적합한 전도성 재료일 수 있다. 일부 실시 예에서, 차폐층(200)은, 예를 들어 스테인리스강-구리-스테인리스강 또는 티타늄-구리와 같은, 다중 층의 여러 다른 재료 상에 스퍼터링함으로써 제조될 수 있다. 차폐층(200)은 패키지(150)의 컴포넌트와 다른 인접 전자 장치 사이의 전자기 간섭(EMI)을 감소시킨다. 차폐층(200)은 EMI 감소를 개선하기 위해 도전층(156)을 관통하여 선택적으로 접지된다.
차폐층(200)은 인캡슐런트(174) 및 리드(180)를 포함하여, 전체 스트립 기판(152) 위에 형성된다. 도 2l에서, 리드(180)는 리드 상에 형성된 차폐층(200)의 일부와 함께 제거된다. 리드(180)는 기판(152) 상에 리드를 배치하는데 사용되었던 동일하거나 유사한 공정을 사용하여, 예를 들어 픽-앤-플레이스 기계를 사용하여 제거된다. 리드(180)는 사용 후 트레이 또는 다른 저장 매체 내에 다시 배치될 수 있고 이후에 형성되는 추가 패키지(150)와 함께 나중에 또 다른 기판(152)에 대해 재사용될 수 있다.
리드(180)를 제거하면 도 2l 및 도 2m 에 도시된 바와 같이, 기판(152)의 일부 및 인캡슐런트(174)의 일부를 노출시킨다. 도 2m의 평면도는 접촉 패드(156b)가 차폐층으로부터 노출되는 동안 차폐층(200)이 접촉 패드(156a) 상에 직접 형성된 도전층(156)을 도시한다. 접촉 패드(156a)는 선택적으로 차폐 능력을 향상시키기 위해 차폐층(200)을 접지 전압 노드에 전기적으로 결합하는데 사용된다. 접촉 패드(156b)는 진단을 위해 또는 다른 적절한 목적을 위해, 반도체 다이(104)에 대한 임시 연결을 제공하도록 차폐층(200) 외부에 컴포넌트의 후속 장착을 위해 노출된 채로 남아 있다. 안테나는 차폐층(200)이 없는 영역에서 인캡슐런트(174) 내에 위치하거나 기판(152) 내에 매립될 수 있다. 차폐층(200)이 없는 것은 안테나가 차폐층에 의해 차단되지 않고 송수신할 수 있도록 한다.
도 2n에서, 패키지(150)는 패키지를 분리하기 위해 쏘우 스트리트(160)를 통해 싱귤레이팅된다. 도 2o, 도 2p 및 도2q는 완성되고 싱귤레이팅된 패키지(150)를 도시한다. 도 2p 및 도 2q는 차폐층(200)에 의해 커버된 기판(152)의 영역과 차폐층으로부터 노출된 기판의 영역 사이의 차이를 예시하기 위한 2개의 상이한 단면도이다. 범프(206)는 반도체 다이(104) 상의 범프(114)에 대해 전술한 바와 유사한 프로세스를 사용하여 싱귤레이션 전 또는 후에 형성된다.
패키지(150)는 선택적으로 차폐되며, 이는 최종 패키지의 일부가 차폐층(200) 없이 남아 있음을 의미한다. 차폐되지 않은 영역은 안테나가 무선 주파수 신호를 송수신하도록 허용하거나 패키지(150)가 제거된 후 후속 전기적 연결을 만드는 데 유용하다. 픽 앤 플레이스 프로세스를 사용하여 적용되고 재사용 가능한 마스크(180)를 갖는 것은 비용을 줄이고 제조를 더 쉽게 만든다. 스트립 레벨에서 차폐를 적용하면 유닛 레벨에서 적용되는 차폐와 비교하여 제조할 수 있는 시간당 단위 수가 증가한다. 기판(152) 내의 개구(172)와 마스크(180)의 레그(188)를 사용하면 마스크 측벽이 유닛 기판 주변에서 끼워질 필요 없이 스트립 기판 레벨에서 마스크가 사용될 수 있도록 한다.
패키지(150)는 차폐층(200)을 접지에 결합하기 위해 접촉 패드가 노출될 수 있도록 인캡슐런트(174) 외부에 추가 풋프린트 공간을 포함한다. 그러나, 다른 실시예는 차폐층을 접지에 연결하는 데 전용되는 추가 공간에 대한 옵션 없이 더 작은 기판을 필요로 한다. 도 3a-3d는 차폐층이 상부 표면 대신에 기판(150)의 측면 표면 상의 도전층(156)에 연결된 실시예를 도시한다.
도 3a는 기판(152)과 유사한 구조 및 레이아웃을 갖는 기판(152a)을 도시한다. 기판(152a) 상에 형성되는 패키지(210)는 패키지(150)보다 더 작은 풋프린트를 갖는다. 슬롯(212)은 패키지(210)의 에지를 따라 기판(152a)을 관통하여 형성된다. 도 3b는 반도체 다이(104) 및 인캡슐런트(174)가 추가된 단면을 도시한다. 도전층(156)의 한 부분(156c)이 슬롯(212)까지 연장되어서, 도전층이 슬롯 내에서 노출되도록 한다.
도 3c에서, 차폐층(220)은 차폐층(200)과 유사한 방식으로 인캡슐런트(174) 위에 형성된다. 차폐층(220)은 슬롯(212) 내로 연장되어 도전층(156)의 한 부분(156c)에 물리적 및 전기적으로 접촉한다. 도전층(156)은 차폐층의 성능을 향상시키기 위해 패키지(210)의 사용 중에 차폐층(220)을 접지에 연결한다. 마스크(180)는 위에 예시된 바와 같이 패키지(210)를 선택적으로 차폐하는데 사용된다.
차폐층(220)이 형성되면, 패키지(210)는 기판(152a)으로부터 싱귤레이팅된다. 슬롯이 패키지의 에지에 형성됨에 따라 싱귤레이션은 슬롯(212)을 통하여 발생한다. 슬롯(212)이 주변이 싱귤레이팅되는 것에 기여하기 때문에 싱귤레이팅에 필요한 컷은 더 짧아진다. 슬롯(212)은 다른 실시 예에서 패키지(210) 풋프린트 내부에 형성된다. 도 3d는 싱귤레이팅된 패키지(210)를 도시한다.
도 4a 및 4b는 편평한 마스크 디자인을 도시한다. 도 4a의 마스크(232)는 마스크(180)와 같은 레그(188)를 포함하지만, 마스크(180)와 달리 측벽을 포함하지 않거나 인캡슐런트(174) 위로 연장되지 않는다. 오히려, 마스크(232)는 기판(152)의 상부 표면 상에 직접 세팅되는 단일 평면 영역(233)을 포함한다. 평면 영역(233)은 차폐층이 바람직하지 않은 기판(152)의 임의의 부분, 예를 들어 컴포넌트 또는 집적 안테나 구조의 후속 장착을 위한 접촉 패드를 커버한다. 차폐층(234)은 인캡슐런트(174), 기판(152) 및 마스크(232) 위에 형성된다.
마스크(232)는 도 4b에서 제거되며, 마스크 상에 형성된 부분 차폐층(234)을 제거하고 나중에 사용하기 위해 접촉 패드(156d)를 노출시킨다. 편평한 마스크(232)를 사용하면 기판(152)의 일부가 차폐층(234)으로부터 노출되는 반면 인캡슐런트(174)는 차폐층에 의해 완전히 덮이게 된다.
도 5a-5c는 스트립 기판(152) 내의 복수의 유닛에 걸쳐 연장되는 인캡슐런트(174a)의 스트립을 갖는 실시 예를 도시한다. 인캡슐런트 스트립(174a) 각각이 패키지(150)의 전체 열 또는 행에 대해 연장되도록 더 긴 공동을 갖는 몰드가 사용된다. 단지 2개의 개구(172)만이 사용되며, 유닛 행의 끝 각각에 하나씩 사용된다. 다른 실시 예에서, 중간 개구(172)가 추가적인 안정성을 위해 형성된다. 도 5b의 마스크(240)는 인캡슐런트(174b) 스트립 길이를 따라 배치되어서, 마스크(240) 각각이 복수의 패키지(150) 일부를 커버하도록 한다. 레그(188)는 개구(172) 내로 연장된다. 마스크(240)는 측벽(184) 및 경사 표면(186)을 가져서 인캡슐런트(174a) 위로 연장되도록 한다. 다른 실시 예에서, 마스크(240)는 편평하고 인캡슐런트(174a) 위로 연장되지 않고 기판(152)의 일부만을 덮는다.
기판(152) 및 마스크(240)는 도전성 재료로 스퍼터링되어 도 5c 에서 차폐층(244)을 형성하도록 한다. 차폐층(244)은 형성되는 패키지(150) 각각 위로 연장된다. 인캡슐런트(174a) 및 기판(152)의 보호된 영역을 노출시키기 위해 마스크(240)가 제거된다.
도 6a-6d는 보다 복잡한 패키지 형태의 선택적인 차폐를 위해 마스크를 사용하는 것을 도시한다. 패키지(250)는 도 6a 의 기판(252) 상에 형성되고 있다. 기판(252)은 기판(152)과 유사하게 구성되지만, 상이한 패키지 형상을 위해 구성된다. 패키지(250)는 복잡한 형상을 갖는 인캡슐런트(254)를 포함하는 복잡한 형상을 갖는다. 패키지(250)의 곡선형 측면(256)은 또한 인캡슐런트(254)에 대한 곡선을 포함한다. 인캡슐런트(254)는 또한 복잡성을 증가시키는 오목부(258)를 갖는다. 패키지(250)는 또한 다른 실시예에서 오목부를 갖는다.
트랜스퍼 몰딩 또는 사출 성형을 사용하는 실시 예에서, 인캡슐런트(254)는 증착된 몰딩 컴파운드가 패키지(250) 사이로 흐르도록 하는 인접한 챔버에 연결된 챔버 각각을 갖는 몰드를 사용하여 증착된다. 도 6a에 도시된 인캡슐런트(254) 영역은 몰딩 후 그들 사이의 인캡슐런트의 경로 또는 브리지에 의해 상호 연결될 것이다. 인캡슐런트(254)의 예시된 영역을 연결하는 인캡슐런트 경로는 패키지(250)가 완성되기 전에 제거된다.
구멍(172)은 차폐로부터 노출된 상태로 유지되는 패키지(250)의 영역 근처에 형성된다. 마스크(180a, 180b)는 도 6b 의 패키지(250) 위에 배치된다. 마스크(180a, 180b)는 구멍(172) 아래로 연장되는 레그(188), 그리고 인캡슐런트(254)의 형상에 일치하는 측벽을 포함한다. 마스크(180a, 180b)의 측벽은 둥글거나, 다각화되거나, 마스크(180)와 마찬가지로 단순히 경사진 것이 아니라 인캡슐런트(254)의 형상과 일치시키기 위해 다른 형태일 수 있다. 마스크(180a)는 둥근 면(256)을 덮고 마스크(180b)는 오목부(258)를 덮는다. 측벽이 있는 마스크를 사용함은 동일한 복잡한 형상이 커버되는 마스크를 형성해야 할 필요 없이 마스크가 복잡한 형상을 덮을 수 있도록 허용한다. 오목부를 갖는 마스크(180b) 없이 오목부(258)가 커버된다. 차폐되는 패키지의 형상이 복잡할수록 종래 기술의 마스크 대신에 마스크(180)를 사용함으로써 제조 복잡성이 더욱 많이 감소된다.
도 6c는 차폐층(260)이 마스크(180a, 180b)가 있는 기판 위에 형성된 후의 기판(252)을 도시한다. 마스크(180a, 180b)는 마스크에 의해 보호되었던 패키지(250)의 부분을 노출시키기 위해 제거된다. 둥근 측면(256) 및 오목부(258)는 차폐층(260)으로부터 노출된 채로 유지된다. 도 6d는 기판(252)으로부터 싱귤레이팅되고 완성된 패키지(250)를 도시한다.
도 7은 도 6a-6d 의 복잡한 패키지 형태를 도 3a-3d 의 접지 슬롯 실시 예와 결합한 것을 도시한다. 패키지(270)는 도 7의 기판(272) 상에 형성되고 있다. 패키지(270)는 패키지(250)와 유사한 복잡한 형상을 갖는다. 인캡슐런트(274)는 복수의 오목부 및 만곡된 측면을 갖는다. 패키지(270) 자체는 복수의 오목부를 갖는다. 슬롯(276)은 인캡슐런트(274)에 인접한 기판(272)을 관통해서 형성되어, 차폐층이 인캡슐런트 위에 형성될 때 차폐층이 슬롯 아래로 연장되어 기판의 도전층과 접촉하도록 할 것이다.
슬롯(276a, 276b)은 인캡슐런트(274)의 선형 측면을 따라 일직선을 이룬다. 슬롯(276c)은 인캡슐런트(274)의 곡선 측면을 따라 곡선을 이룬다. 슬롯(276)은 레이저, 톱 또는 기타 절단 도구를 사용하여 형성되며, 복잡한 형태에 관계없이 임의의 인캡슐런트 형태를 따른다. 패키지(270)가 싱귤레이팅 될 때, 블레이드 또는 레이저가 슬롯(276) 사이를 절단한다. 슬롯(276)은 제거되어 기판(272)의 측면을 포함하는 패키지 측면 상에 차폐층이 형성되도록 한다. 차폐층은 처리량을 증가시키는 스트립 레벨에서 형성되며, 유닛 레벨 처리로 발생하는 제조 결함을 줄인다.
일부 실시 예에서, 전술한 패키지, 예를 들어 패키지(250)는 그 자체로 완전히 기능하는 완전한 독립형 전기 시스템이다. 플라스틱 몰딩 또는 다른 유형의 케이스는 무선 헤드폰 또는 스마트 워치와 같은 제품 내에서 기판(252)을 제 위치에 고정하도록 만들어진다. 패키지(250)는 블루투스, 와이파이 또는 다른 프로토콜을 위한 집적된 안테나뿐만 아니라 소음을 발생시키는 압전 또는 다른 스피커, 시계 페이스를 표시하는 스크린, 및 다른 원하는 전기 컴포넌트를 가질 수 있다. 동일한 제품 케이스 내에서 필요한 경우 추가 전기 장치가 전선이나 케이블에 의해 연결될 수 있다. 기판(252)은 최종 장치의 메인 보드이다. 패키지(250)가 연결된 다른 메인 보드는 없다.
도 8a 및 8b는 전술한 선택적으로 차폐된 반도체 패키지, 예를 들어 패키지(150)가 전자 장치(300) 내에 집적된 다른 실시예를 도시한다. 도 8a는 전자 장치(300)의 일부로서 인쇄 회로 기판(PCB) 또는 다른 기판(302) 상에 장착된 패키지(150)의 부분 단면을 도시한다. 범프(206)는 PCB(302)의 도전층(304) 내로 리플로우 되어서 패키지(150)를 상기 PCB에 물리적으로 부착하고 전기적으로 연결하도록 한다.
다른 실시 예에서, 열압착 또는 다른 적합한 부착 및 연결 방법이 사용된다. 일부 실시 예에서, 접착제 또는 언더필 층이 패키지(150)와 PCB(302) 사이에 사용된다. 반도체 다이(104)는 기판(152)을 관통해서 도전층(304)에 전기적으로 결합된다.
도 8b는 패키지(150)를 포함하여, PCB의 표면 상에 실장된 복수의 반도체 패키지를 갖는 PCB(302)를 포함하는 전자 장치(300)를 도시한다. 전자 장치(300)는 애플리케이션에 따라 한 가지 유형의 반도체 패키지 또는 여러 유형의 반도체 패키지를 가질 수 있다. 전자 장치(300)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템일 수 있다. 선택적으로, 전자 장치(300)는 더 큰 시스템의 서브컴포넌트일 수 있다. 예를 들어, 전자 장치(300)는 태블릿 컴퓨터, 셀룰러 폰, 디지털 카메라, 통신 시스템, 또는 다른 전자 장치의 일부일 수 있다. 전자 장치(300)는 또한 그래픽 카드, 네트워크 인터페이스 카드, 또는 컴퓨터 내로 삽입되는 또 다른 신호 처리 카드일 수 있다. 반도체 패키지는 마이크로프로세서, 메모리, ASICs, 논리 회로, 아날로그 회로, RF 회로, 개별 능도 또눈 수동 소자, 또는 기타 반도체 다이 또는 전기 컴포넌트를 포함할 수 있다.
도 8b 에 도시된 바와 같이, PCB(302)는 PCB 상에 장착된 반도체 패키지의 구조적 지지 및 전기적 상호 연결을 위한 일반적인 기판을 제공한다. 도전성 신호 트레이스(304)는 증발, 전해 도금, 무전해 도금, 스크린 인쇄, 또는 다른 적절한 금속 증착 공정을 사용하여 PCB(302)의 층 위에 또는 표면 내에 형성된다. 신호 트레이스(304)는 반도체 패키지, 장착된 컴포넌트, 및 기타 외부 시스템 또는 컴포넌트 사이의 전기 통신을 제공한다. 트레이스(304)는 또한 필요에 따라 반도체 패키지로의 전력 및 접지 연결을 제공한다.
일부 실시 예에서, 반도체 디바이스는 2개의 패키징 레벨을 갖는다. 제1 레벨 패키징은 반도체 다이를 중간 기판에 기계적으로 및 전기적으로 부착하는 기술이다. 제2 레벨 패키징은 중간 기판을 상기 PCB(302)에 기계적으로 및 전기적으로 부착하는 것을 포함한다. 다른 실시 예에서, 반도체 디바이스는 다이가 상기 PCB(302)에 기계적으로 및 전기적으로 직접 장착되는 제1 레벨 패키징 만을 가질 수 있다.
설명의 목적을 위해, 본드 와이어 패키지(346) 및 플립칩(348)을 포함하는, 여러 유형의 제1 레벨 패키징이 PCB(302) 상에 도시되어 있다. 또한, 볼 그리드 어레이(BGA)(350), 범프 칩 캐리어(BCC)(352), 랜드 그리드 어레이(LGA)(356), 멀티칩 모듈(MCM)(358), 쿼드 플랫 무연 패키지(QFN)(360), 쿼드 플랫 패키지(362), 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(364)를 포함하는 여러 유형의 제2 레벨 패키징이 패키지(150)와 함께 PCB(302) 상에 장착된 것으로 도시된다. 전도성 트레이스(304)는 PCB(302) 상에 배치된 다양한 패키지와 컴포넌트를 페키지(1500에 전기적으로 결합시키며, 패키지(150) 내의 컴포넌트를 PCB의 다른 컴포넌트에 사용하도록 한다.
시스템 요구사항에 따라, 제1 및 제2 레벨 패키징 스타일의 임의의 조합으로 구성된 반도체 패키지의 임의의 조합뿐만 아니라 다른 전자 컴포넌트가 PCB(302)에 연결될 수 있다. 일부 실시 예에서, 전자 장치(300)는 단일 부착 반도체 패키지인 반면, 다른 실시 예에서는 다중 상호 연결된 패키지를 요구한다. 단일 기판 위에 하나 이상의 반도체 패키지를 결합함으로써 제조업체는 미리 만들어진 컴포넌트를 전자 장치 및 시스템에 통합할 수 있다. 반도체 패키지는 정교한 기능을 포함하고 있기 때문에 보다 저렴한 컴포넌트와 간소화된 제조 공정을 통해 전자 장치가 제조될 수 있다. 결과적인 장치는 실패할 가능성이 적고 제조 비용이 저렴하여 소비자 비용이 절감된다.
본 발명의 하나 이상의 실시 예가 상세하게 예시되었지만, 당업자는 이러한 실시 예에 대한 수정 및 변경이 다음 청구범위에 기재된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다.

Claims (15)

  1. 복수의 유닛을 포함하는 스트립 기판을 제공하는 단계;
    상기 스트립 기판 내에 구멍을 형성하는 단계;
    상기 스트립 기판 위에 인캡슐런트를 증착하는 단계;
    마스크의 레그가 구멍 내에 배치된 상태로 상기 스트립 기판 및 인캡슐런트 위에 마스크를 배치하는 단계;
    상기 마스크 및 스트립 기판 위에 차폐층을 형성하는 단계;
    상기 차폐층을 형성한 후 상기 마스크를 제거하는 단계; 그리고
    상기 차폐층을 형성한 후 스트립 기판을 싱귤레이팅 하여 복수의 유닛을 서로 분리하도록 하는 단계를 포함하는, 반도체 디바이스 제조방법.
  2. 제1항에 있어서, 인캡슐런트의 일부 위에만 마스크를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  3. 제1항에 있어서, 상기 스트립 기판 내에 슬롯을 형성하는 단계; 그리고
    상기 슬롯 내로 확장되는 차폐층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  4. 제3항에 있어서, 상기 슬롯을 통해 상기 스트립 기판을 싱귤레이팅 하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  5. 제3항에 있어서, 상기 슬롯은 곡선형인, 반도체 디바이스 제조방법.
  6. 제1항에 있어서, 인캡슐런트의 만곡된 에지 위에 마스크를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  7. 제1 기판을 제공하는 단계;
    상기 제1 기판 내에 구멍을 형성하는 단계; 그리고
    마스크의 레그가 상기 구멍 내에 배치된 상태로 제1 기판 위에 마스크를 배치하는 단계를 포함하는, 반도체 디바이스 제조방법.
  8. 제7항에 있어서,
    제1 기판으로부터 마스크를 제거하는 단계; 그리고
    제2 기판 위에 마스크를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  9. 제8항에 있어서,
    상기 마스크 및 제1 기판 위에 제1 차폐층을 형성하는 단계; 그리고
    상기 마스크 및 제2 기판 위에 제2 차폐층을 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  10. 제7항에 있어서,
    제1 기판 위에 인캡슐런트를 증착하는 단계; 그리고
    인캡슐런트의 곡선 또는 오목면 위에 마스크를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조방법.
  11. 기판 내에 형성된 구멍을 포함하는 기판;
    상기 구멍 내에 배치된 마스크의 레그를 포함하는 상기 기판 위에 배치된 마스크; 그리고
    상기 기판 및 상기 마스크 위에 형성된 차폐층을 포함하는, 반도체 디바이스.
  12. 제11항에 있어서, 상기 기판 위에 증착된 인캡슐런트를 더욱 포함하고, 상기 마스크는 상기 인캡슐런트 위에 배치되는, 반도체 디바이스.
  13. 제11항에 있어서, 상기 기판 내에 형성된 슬롯을 더욱 포함하고, 상기 차폐층은 상기 슬롯 내로 연장되는, 반도체 디바이스.
  14. 제13항에 있어서, 상기 슬롯은 만곡된, 반도체 디바이스.
  15. 제11항에 있어서, 상기 기판은 복수의 유닛을 포함하는, 반도체 디바이스.
KR1020230000813A 2022-01-05 2023-01-03 마스크 사용 선택적 emi 차폐를 위한 반도체 디바이스 및 그 방법 KR20230106133A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/647,069 US20230215813A1 (en) 2022-01-05 2022-01-05 Semiconductor Device and Method for Selective EMI Shielding Using a Mask
US17/647,069 2022-01-05

Publications (1)

Publication Number Publication Date
KR20230106133A true KR20230106133A (ko) 2023-07-12

Family

ID=86992296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230000813A KR20230106133A (ko) 2022-01-05 2023-01-03 마스크 사용 선택적 emi 차폐를 위한 반도체 디바이스 및 그 방법

Country Status (4)

Country Link
US (1) US20230215813A1 (ko)
KR (1) KR20230106133A (ko)
CN (1) CN116403916A (ko)
TW (1) TW202329247A (ko)

Also Published As

Publication number Publication date
CN116403916A (zh) 2023-07-07
US20230215813A1 (en) 2023-07-06
TW202329247A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
CN111383925B (zh) 具有开放端子的屏蔽式半导体封装和经由两步过程制作的方法
US8101460B2 (en) Semiconductor device and method of shielding semiconductor die from inter-device interference
US7659145B2 (en) Semiconductor device and method of forming stepped-down RDL and recessed THV in peripheral region of the device
US10804217B2 (en) EMI shielding for flip chip package with exposed die backside
KR102655516B1 (ko) 부착 위치가 개선되는 마스크 설계
US11862572B2 (en) Laser-based redistribution and multi-stacked packages
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
KR20230106133A (ko) 마스크 사용 선택적 emi 차폐를 위한 반도체 디바이스 및 그 방법
KR20230106510A (ko) 슬롯형 기판으로 선택적 emi 차폐를 형성하는 반도체 디바이스 및 그 차폐 방법
US20230170245A1 (en) Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US11749668B2 (en) PSPI-based patterning method for RDL
KR20230036538A (ko) 금속 프레임 및 캡이 있는 구획 차폐
TW202414618A (zh) 整合式封裝中天線結構
KR20230086598A (ko) 메쉬 지그를 이용한 전기 컴포넌트의 스트립 프로세싱 방법 및 그 반도체 디바이스
KR20240038609A (ko) 통합 안테나-인-패키지 구조
TW202349575A (zh) 半導體裝置和用於先進散熱的方法
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
KR20240097806A (ko) 레이저-기반 재배선 및 멀티-스택 패키지
KR20230143952A (ko) 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법
CN115295425A (zh) 半导体器件和在sip模块的包封物内形成电路图案的方法