CN101231975B - 晶片封装体及其制造方法 - Google Patents
晶片封装体及其制造方法 Download PDFInfo
- Publication number
- CN101231975B CN101231975B CN2007100029349A CN200710002934A CN101231975B CN 101231975 B CN101231975 B CN 101231975B CN 2007100029349 A CN2007100029349 A CN 2007100029349A CN 200710002934 A CN200710002934 A CN 200710002934A CN 101231975 B CN101231975 B CN 101231975B
- Authority
- CN
- China
- Prior art keywords
- wafer
- thin film
- film layer
- sealing
- encapsulation body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000004806 packaging method and process Methods 0.000 title abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 69
- 239000011248 coating agent Substances 0.000 claims abstract description 51
- 238000000576 coating method Methods 0.000 claims abstract description 51
- 238000007789 sealing Methods 0.000 claims description 99
- 238000005538 encapsulation Methods 0.000 claims description 96
- 239000010409 thin film Substances 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 11
- 239000012780 transparent material Substances 0.000 claims description 7
- 238000003466 welding Methods 0.000 claims description 7
- 239000000565 sealant Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 239000012945 sealing adhesive Substances 0.000 abstract 2
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 159
- 238000000059 patterning Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000000904 thermoluminescence Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明是有关于一种晶片封装体，其包括一散热板、多个接点、一薄膜线路层、一导电粘着层、一第一封胶与至少一晶片。其中，接点配置于散热板外侧，而薄膜线路层配置于散热板与接点上，并与散热板电性绝缘。导电粘着层配置于薄膜线路层与接点之间，且薄膜线路层经由导电粘着层与接点电性连接。晶片配置于薄膜线路层上，而晶片具有一主动表面、一背面与多个凸块，其中凸块配置于主动表面上，且晶片藉由凸块与薄膜线路层电性连接。第一封胶至少包覆部分散热板、导电粘着层、部分接点与至少一部分薄膜线路层。因此，此发光晶片封装体具有较佳的散热效率。
Description
技术领域
本发明涉及一种光源模组，特别是涉及一种采用发光晶片封装体的光源模组。
背景技术
近年来，利用含氮化镓的化合物半导体，如氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)等的发光二极体(light emitting diode，LED)元件备受瞩目。三族氮化物为一宽频带能隙的材料，其发光波长可以从紫外光一直涵盖至红光，因此可说是几乎涵盖整个可见光的波段。此外，相较于传统灯泡，发光二极体具有绝对的优势，例如体积小、寿命长、低电压/电流驱动、不易破裂、不含水银(没有污染问题)以及发光效率佳(省电)等特性，因此发光二极体在产业上的应用非常广泛。
由于发光二极体的发光现象不属于热发光或放电发光，而是属于冷性发光，所以发光二极体装置在散热良好的情况下，寿命可长达十万小时以上，且无须暖灯时间(idling time)。此外，发光二极体装置具有反应速度快(约为10-9秒)、体积小、用电省、污染低(不含水银)、高可靠度、适合量产等优点，因此其应用的领域十分广泛。因此，发光二极体被视为21世纪最重要的光源。
然而，由于发光二极体运作时会产生大量的热能，且发光二极体的亮度及寿命都会受到温度的影响，因此当发光二极体的功率增加时，散热的需求也就逐渐增加。现有习知技术是使用复杂的散热系统，然而复杂的散热系统也会造成体积过大以及成本增加等问题。
发明内容
有鉴于此，本发明的目的是提供一种晶片封装体的制造方法，以简化制程。
此外，本发明的目的是提供一种晶片封装体，以提高散热效率。
本发明提出一种晶片封装体，其包括一散热板、多个接点、一薄膜线路层、一导电粘着层、一第一封胶与至少一晶片。其中，接点配置于散热板外侧，而薄膜线路层配置于散热板与接点上，并与散热板电性绝缘，所述的薄膜线路层包括：一可挠性基板；一图案化金属层，配置于该可挠性基板上；以及一焊罩层，配置于该图案化金属层上，该可挠性基板与该图案化金属层均配置于该散热板与上述接点的同一侧，且跨接于该散热板与上述接点之间。
导电粘着层配置于薄膜线路层与接点之间，且薄膜线路层经由导电粘着层与接点电性连接。晶片配置于薄膜线路层上，而晶片具有一主动表面、一背面与多个凸块，其中凸块配置于主动表面上，且晶片藉由凸块与薄膜线路层电性连接。第一封胶至少包覆部分散热板、导电粘着层、部分接点与至少一部分薄膜线路层。
在本发明的一实施例中，第一封胶更具有一第一开口，其暴露出部分薄膜线路层，而晶片配置于第一开口所暴露的该薄膜线路层上，且晶片为发光晶片。
在本发明的一实施例中，晶片封装体更包括一底胶，其配置于晶片与薄膜线路层之间，以包覆凸块，且底胶暴露出背面。
在本发明的一实施例中，晶片封装体更包括一第二封胶，其配置于第一开口内，以包覆晶片与底胶。
在本发明的一实施例中，晶片封装体更包括一第二封胶，其配置于第一开口内，以包覆晶片。
在本发明的一实施例中，第一封胶包覆晶片。
在本发明的一实施例中，第一封胶为透明材质。
在本发明的一实施例中，晶片包括记忆体晶片。
在本发明的一实施例中，导电粘着层的材质包括焊料、银胶、或异方性导电胶、异方性导电膜，或者是导电型B阶胶。
在本发明的一实施例中，薄膜线路层包括一可挠性基板、一图案化金属层与一焊罩层，其中图案化金属层配置于可挠性基板上，而焊罩层配置于图案化金属层上。
在本发明的一实施例中，薄膜线路层具有一第二开口，其位于晶片下方，并暴露出部分散热板。
在本发明的一实施例中，散热板具有一凸起部，其贯穿第二开口，并与晶片接合。
在本发明的一实施例中，晶片封装体更包括一第三封胶，其配置于接点与散热板之间，并位于第一封胶下方。
本发明提出一种晶片封装体的制造方法，其包括下列步骤。首先，提供一图案化金属板，而图案化金属板具有至少一散热部、多个接点部以及多个凹槽，其中凹槽分隔散热部与接点部，且散热部位于接点部之间。在接点部上形成一导电粘着层。接合图案化金属板与一薄膜线路层，其中薄膜线路层经由导电粘着层与接点部电性连接。在薄膜线路层上配置至少一个晶片，而晶片具有多个凸块，且晶片经由凸块与薄膜线路层电性连接。在图案化金属板上形成一第一封胶，以覆盖至少一部分薄膜线路层，并填入凹槽内。移除部分图案化金属板，以暴露出凹槽内的第一封胶，并形成彼此分隔的至少一散热板以及多个接点。进行一切割制程，以形成至少一晶片封装体。
在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶包覆该晶片。
在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶具有一第一开口，其暴露出晶片。
本发明提出一种晶片封装体的制造方法，其包括下列步骤。首先，接合一图案化金属板与一基材，而图案化金属板包括至少一散热板与多个接点，其中散热板位于接点之间。在接点上形成一导电粘着层。接合图案化金属板与一薄膜线路层，其中薄膜线路层经由导电粘着层与接点电性连接。在薄膜线路层上配置至少一个晶片，而晶片具有多个凸块，且晶片经由凸块与薄膜线路层电性连接。在图案化金属板上形成一第一封胶，以包覆至少一部分薄膜线路层、部分散热板与部分接点。移除基材。进行一切割制程，以形成至少一晶片封装体。
在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶包覆晶片。
在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶具有一第一开口，其暴露出晶片。
在本发明的一实施例中，在配置晶片之后，晶片封装体的制造方法更包括在该第一封胶所暴露的薄膜线路层上形成一第二封胶，以包覆晶片。
基于上述，由于本发明将薄膜线路层与金属板接合，以承载晶片，因此本发明的晶片封装体具有较佳的散热效率与较长的使用寿命。此外，此晶片封装体具有外露的接点，以便于组装至其他电子装置上。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种晶片封装体的剖面图。
图2A至图2F是依照本发明的第一实施例的一种晶片封装体的制造方法的剖面示意图。
图3A至图3F是依照本发明的第一实施例的另一种晶片封装体的制造方法的剖面示意图。
图4是依照本发明的第二实施例的一种晶片封装体的剖面图。
图5A至图5G是依照本发明的第二实施例的一种晶片封装体的制造方法的剖面示意图。
图6是依照本发明的第三实施例的一种晶片封装体的剖面图。
图7A至图7E是依照本发明的第三实施例的一种晶片封装体的制造方法的剖面示意图。
图8A至图8E是依照本发明的第三实施例的另一种晶片封装体的制造方法的剖面示意图。
图9是依照本发明的第四实施例的一种晶片封装体的剖面图。
图10A至图10G是依照本发明的第四实施例的一种晶片封装体的制造方法的剖面示意图。
100、300、400、500：晶片封装体110：图案化金属板
110a：凹槽 110b：第三开口
112：散热板 112a：散热部
1122：凸起部 114：接点
114a：接点部 120：薄膜线路层
120a：第二开口 122：可挠性基板
124：图案化金属层 126：焊罩层
130：导电粘着层 140：晶片
140a：主动表面 140b：背面
142：凸块 150：第一封胶
150a：第一开口 160：底胶
170：反射层 180：第二封胶
190：第三封胶 210：基材
具体实施方式
第一实施例
图1是依照本发明的第一实施例的一种晶片封装体的剖面图。请参考图1，本实施例的晶片封装体100包括一散热板112、多个接点114、一薄膜线路层120、一导电粘着层130、一第一封胶150与至少一晶片140，其中接点114位于散热板112的外侧。此外，薄膜线路层120配置于散热板112与接点114上，且薄膜线路层120与散热板112电性绝缘。举例而言，薄膜线路层120可以经由一绝缘粘着层(未绘示)而固定于散热板112上，并与散热板112电性绝缘。导电粘着层130配置于薄膜线路层120与接点114之间，且薄膜线路层120经由导电粘着层130与接点114电性连接。第一封胶150包覆部分散热板114、导电粘着层130、部分接点114与部分薄膜线路层120，而第一封胶150具有一第一开口150a，其暴露出部分薄膜线路层120。晶片140配置于第一开口150a所暴露的薄膜线路层120上，而晶片140具有一主动表面140a、一背面140b与多个凸块142，其中凸块142配置于主动表面140a上，且晶片140藉由凸块142与薄膜线路层120电性连接。值得注意的是，第一封胶150也可以完全包覆晶片140，其详述如后。
请继续参考图1，更详细而言，散热板112与接点114可以是共平面，并 由相同材质所构成。举例而言，接点114与散热板112的可以是铜、铝、或其他具有高热传导系数的金属，因此晶片140所产生的热量能够迅速地经由接点114与散热板112而传导至外界。薄膜线路层120包括一可挠性基板122、一图案化金属层124与一焊罩层126，其中图案化金属层124配置于可挠性基板122上，且焊罩层126配置于图案化金属层124上。然而，本实施例并不限定薄膜线路层120具有单层线路，而薄膜线路层120也可以是具有多层线路。
此外，为了提高散热效率，薄膜线路层120可以是具有一第二开口120a，其位于晶片140下方，并暴露出部分散热板112。另外，导电粘着层130的材质可以是焊料、银胶、异方性导电胶、异方性导电膜、导电型B阶胶或其他导电材料，因此薄膜线路层120可以经由导电粘着层130固定于接点114，并与接点114电性连接。再者，晶片140可以是发光二极体、机发光二极体或其他型态的发光晶片。
为了提高晶片封装体100的亮度，第一开口150a的宽度可以是自薄膜线路层120往远离薄膜线路层120的方向逐渐增加。此外，晶片封装体100也可以更包括一反射层170，其配置于该第一封胶150的第一开口150a的内壁上，以提高亮度。在本实施例中，第一封胶150的边缘与接点114的边缘可以是切齐。另外，为了保护凸块142与薄膜线路层120之间的电性连接，本实施例的晶片封装体100可以更包括一底胶160，其配置于晶片140与薄膜线路层120之间，以包覆凸块142，并暴露出背面140b。再者，晶片封装体100也可以更包括一第二封胶180，其配置于第一开口150a内，以包覆晶片140与底胶160，且第二封胶180为透明材质。然而，在另一实施例中，晶片封装体100也可以仅具有第二封胶180，便可保护凸块142与薄膜线路层120之间的电性连接。另外，为了提高亮度，第二封胶180也可以掺有萤光粉。
由于本实施例的晶片封装体100将薄膜线路层120固定于散热板112，以取代现有习知技术所采用的电路版，因此相较于现有习知技术，本实施例的晶片封装体100具有较佳的散热效率与较长的使用寿命。针对此种晶片封装体100，以下将提出两种的制造方法进行详细说明。
图2A至图2F是依照本发明的第一实施例的一种晶片封装体的制造方法的剖面示意图。请参考图2A，本实施例的晶片封装体的制造方法包括下列步骤。首先，提供一图案化金属板110，而此图案化金属板110具有至少一散热部112a、多个接点部114a以及多个凹槽110a。凹槽110a分隔散热部112a与接点部114a，且散热部112a位于接点部114a之间。更详细而言，提供一金属板(未绘示)，然后对于此金属板进行半蚀刻制程(half-etchingprocess)，以形成图案化金属板110。
请参考图2B，在接点部114a上形成一导电粘着层130，而此导电粘着层130的形成方式例如是网版印刷。然后，提供一薄膜线路层120，并接合图案化金属板110与一薄膜线路层120，其中薄膜线路层120经由导电粘着层130与接点部114a电性连接。
请参考图2C，在薄膜线路层120上配置至少一个晶片140，而晶片140经由凸块142与薄膜线路层120电性连接。然后，在薄膜线路层120与晶片140之间形成一底胶160，以包覆凸块142。然而，在另一实施例中，也可以不需形成底胶160。
请参考图2D，经由一封胶制程(molding process)，在图案化金属板110上形成一第一封胶150，以覆盖至少一部分薄膜线路层120，并填入凹槽110a内。此外，为了增加第一封胶150的反射率，在形成第一封胶150之后，在第一封胶150的第一开口150a的内壁上也可以形成一反射层170。
请参考图2E，在形成底胶160与第一封胶150之后，在第一封胶150所暴露的薄膜线路层120上形成一第二封胶180，以包覆晶片140。然而，在另一实施例中，由于未形成底胶160，因此也可以直接在第一封胶150所暴露的薄膜线路层120上形成一第二封胶180。
请参考图2E与图2F，移除部分图案化金属板110，以暴露出凹槽110a内的第一封胶150，并形成彼此分隔的至少一散热板112以及多个接点114。更详细而言，移除图案化金属板110的部分厚度，以暴露出凹槽110a内的第一封胶150。换言之，散热板112与接点114将可完全被分隔，以避免散热板112与接点114产生电性短路。
最后，进行一切割制程，以形成至少一晶片封装体100。至此大致完成晶片封装体100的制造流程。以下将详细说明此晶片封装体100的另一种制造方法。
图3A至图3F是依照本发明的第一实施例的另一种晶片封装体的制造方法的剖面示意图。请参考图3A，本实施例的晶片封装体的制造方法包括下列步骤。首先，接合一图案化金属板110与一基材210，而图案化金属板110包括至少一散热板112与多个接点114，其中散热板112位于接点114之间，且散热板112与接点114为彼此分隔。更详细而言，将一金属板(未绘示)固定于基材210上，然后对于金属板进行微影制程与蚀刻制程，以形成图案化金属板110，其中微影制程包括曝光制程与显影制程。此外，基材210可以是一可移除的暂时性承载体，例如是卷带或是其他易与图案化金属板110分离的薄膜。此外，图案化金属板110的材质可以是铜、铝或其他具有高热传导系数的金属。
请参考图3B，在接点114上形成一导电粘着层130。此外，形成导电粘着层130的方法例如是网版印刷。然后，提供一薄膜线路层120，并接合 图案化金属板110与薄膜线路层120，其中薄膜线路层120经由导电粘着层130与接点114电性连接。
请参考图3C，在薄膜线路层120上配置至少一个晶片140，且晶片140经由凸块142与薄膜线路层120电性连接。然后，为了保护凸块142与薄膜线路层120之间的电性连接，在配置晶片140之后，也可以在晶片140与薄膜线路层120之间形成一底胶160，以包覆凸块142。
请参考图3D，在图案化金属板110上形成一第一封胶150，以包覆至少一部分薄膜线路层120、部分散热板112与部分接点114。更详细而言，第一封胶150更填入散热板112与接点114之间的间隙，以固定散热板112与接点114。此外，为了增加第一封胶150的反射率，在形成第一封胶150之后，在第一封胶150的第一开口150a的内壁上也可以形成一反射层170。
请参考图3E，在形成底胶160与第一封胶150之后，在第一封胶150所暴露的薄膜线路层120上形成一第二封胶180，以包覆晶片140。然而，在另一实施例中，由于未形成底胶160，因此也可以直接在第一封胶150所暴露的薄膜线路层120上形成一第二封胶180。
请参考图3E与图3F，移除基材210，然后进行一切割制程，以形成至少一晶片封装体100。至此大致完成晶片封装体100的制造流程。值得注意的是，移除基材210步骤可以在切割制程之前与形成第一封胶150之后的任一步骤中执行。
第二实施例
图4是依照本发明的第二实施例的一种晶片封装体的剖面图。请参考图4，本实施例与第一实施例相似，其不同之处在于：在本实施例中，晶片封装体300更包括一第三封胶190，其配置于接点114与散热板112之间，并位于第一封胶150下方。此外，接点114与散热板112之间的第三封胶190的直径大于接点114与散热板112之间的第一封胶150的直径。然而，在其他实施例中，接点114与散热板112之间的第三封胶190的直径也可以小于或等于接点114与散热板112之间的第一封胶150的直径。
为了增加散热效率，散热板112也可以具有一凸起部1122，其贯穿第二开120a，并与晶片140接合。此外，在凸起部1122与晶片140之间也可以配置一散热胶(未绘示)。再者，此种具有凸起部1122的散热板112也可以应用于第一实施例中。以下将对于此种晶片封装体300的制造方法进行详细说明。
图5A至图5G是依照本发明的第二实施例的一种晶片封装体的制造方法的剖面示意图。请参考图5A，本实施例的晶片封装体的制造方法与第一实施例相似，其不同之处在于：图案化金属板110的散热部112a具有一凸 起部1122。此外，图案化金属板110的形成方式与图2A相似。
请参考图5B，图5B所绘示的内容与图2B相似，主要为形成导电粘着层130，以及接合薄膜线路层120与图案化金属板110。
请参考图5C，图5C所绘示的内容与图2C相似，主要为将晶片140配置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需形成。
请参考图5D，图5D所绘示的内容与图2D相似，主要为形成第一封胶150与反射层170。同样地，反射层170不并限定需形成。
请参考图5E，图5E所绘示的内容与图2E相似，主要为形成第二封胶180。同样地，第二封胶180不并限定需形成。此外，在图2F中，移除图案化金属板110的部分厚度，以暴露凹槽110a内的第一封胶150，因此散热板112与接点114之间能够电性绝缘。然而，在本实施例中，在图案化金属板110内形成多个第三开口110b，以暴露出凹槽110a内的第一封胶150。此时，散热板112与接点114之间也是电性绝缘。另外，形成第三开口110b的方法例如是雷射钻孔(Laser-drilled)或半切割(Half cut)。
请参考图5F，形成一第三封胶190，以填入第三开口110b。
请参考图5F与图5G，最后，进行一切割制程，以形成至少一晶片封装体300。至此大致完成晶片封装体300的制造流程。
第三实施例
图6是依照本发明的第三实施例的一种晶片封装体的剖面图。请参考图6，本实施例与第一实施例相似，其不同之处在于：在本实施例的晶片封装体400中，第一封胶150完全包覆晶片140。此时，晶片140可以是发光晶片、记忆体晶片或其他类型的晶片，其中发光晶片包括发光二极体晶片或有机发光二极体晶片。当晶片140为发光晶片时，第一封胶150为透明材质。此外，当晶片140为记忆体晶片或其他类型的晶片时，第一封胶150便不限定需为透明材质。
由于此种晶片封装体400采用散热板112作为承载器，因此相较于现有习知技术，此种晶片封装体400具有较佳的散热效率。此外，由于此晶片封装体400具有外露的接点114，因此此晶片封装体400可以取代现有习知的四方扁平无接脚(Quad Flat No-lead，QFN)封装体。针对此种晶片封装体400，以下将提出两种的制造方法进行详细说明。
图7A至图7E是依照本发明的第三实施例的一种晶片封装体的制造方法的剖面示意图。请参考图7A至图7B，图7A至图7B所绘示的内容与图2A至图2B相似。
请参考图7C，图7C所绘示的内容与图2C相似，主要为将晶片140配 置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需形成。
请参考图7D，图7D所绘示的内容与图2D相似，主要不同之处在于：所形成的第一封胶150包覆晶片140，且反射层170无须形成。
请参考图7E，图7E所绘示的内容与图2F相似，主要为移除部分图案化金属板110，以暴露出凹槽110a内的第一封胶150。此外，第二封胶180也无须形成。
然后，进行一切割制程，以形成至少一晶片封装体400。至此大致完成晶片封装体400的制造流程。以下将详细说明此晶片封装体100的另一种制造方法。
图8A至图8E是依照本发明的第三实施例的另一种晶片封装体的制造方法的剖面示意图。请参考图8A至图8B，图8A至图8B所绘示的内容与图3A至图3B相似。
请参考图8C，图8C所绘示的内容与图3C相似，主要为将晶片140配置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需形成。
请参考图8D，图8D所绘示的内容与图3D相似，主要不同之处在于：所形成的第一封胶150包覆晶片140，且反射层180无须形成。
请参考图8E，图8E所绘示的内容与图3F相似，主要为移除基材210，以暴露散热板112与接点114之间的第一封胶150。此外，第二封胶180也无须形成。然后，进行一切割制程，以形成至少一晶片封装体400。至此大致完成晶片封装体400的制造流程。
第四实施例
图9是依照本发明的第四实施例的一种晶片封装体的剖面图。请参考图9，本实施例与第二实施例相似，其不同之处在于：在本实施例的晶片封装体500中，第一封胶150完全包覆晶片140。此时，晶片140可以是发光晶片、记忆体晶片或其他类型的晶片，其中发光晶片包括发光二极体晶片或有机发光二极体晶片。当晶片140为发光晶片时，第一封胶150为透明材质。此外，当晶片140为记忆体晶片或其他类型的晶片时，第一封胶150便不限定需为透明材质。另外，散热板112也不限定需具有一凸起部1122。以下将对于此种晶片封装体500的制造方法进行详细说明。
图10A至图10G是依照本发明的第四实施例的一种晶片封装体的制造方法的剖面示意图。请参考图10A至图10B，图10A至图10B所绘示的内容与图5A至图5B相似。
请参考图10C，图10C所绘示的内容与图5C相似，主要为将晶片140 配置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需形成。
请参考图10D，图10D所绘示的内容与图5D相似，主要不同之处在于：所形成的第一封胶150包覆晶片140，且反射层180无须形成。
请参考图10E，图10E所绘示的内容与图5E相似，主要为移除部分图案化金属板110，以形成第三开口110b。此外，第二封胶180也无须形成。
请参考图10F，图10F所绘示的内容与图5F相似，主要为在第三开口110b内形成第三封胶190。
请参考图10F与图10G，最后，进行一切割制程，以形成至少一晶片封装体500。至此大致完成晶片封装体500的制造流程。
综上所述，本发明的晶片封装体及其制造方法至少具有下列优点：
一、本发明将薄膜线路层与具有高热传导性的基板接合，因此晶片运作时所产生的热能藉由极短的路径传至外界，以提高晶片的使用寿命。
二、本发明的晶片封装体的接点位于底部或侧面，因此此晶片封装体可以以表面粘着技术(SMT)或插拔方式与其他电子装置组装。
三、由于晶片以覆晶接合方式与薄膜线路层电性连接，因此当晶片为发光晶片时，发光晶片所发出的光线较不易受其他构件的干扰。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (19)
1.一种晶片封装体，其特征在于其包括：
一散热板；
多个接点，配置于该散热板外侧；
一薄膜线路层，配置于该散热板与上述接点上，且该薄膜线路层与该散热板电性绝缘；所述的薄膜线路层包括：一可挠性基板；一图案化金属层，配置于该可挠性基板上；及一焊罩层，配置于该图案化金属层上，该可挠性基板与该图案化金属层均配置于该散热板与上述接点的同一侧，且跨接于该散热板与上述接点之间；
一导电粘着层，配置于该薄膜线路层与上述接点之间，且该薄膜线路层经由该导电粘着层与上述接点电性连接；
至少一晶片，配置于该薄膜线路层上，而该晶片具有一主动表面、一背面与多个凸块，其中上述凸块配置于该主动表面上，且该晶片藉由上述凸块与该薄膜线路层电性连接；以及
一第一封胶，至少包覆部分该散热板、该导电粘着层、部分上述接点与至少一部分该薄膜线路层，
其中该散热板的材质为金属，且该散热板与上述接点构成一图案化金属板，该图案化金属板与该可挠性基板接合。
2.根据权利要求1所述的晶片封装体，其特征在于其中所述的第一封胶更具有一第一开口，其暴露出部分该薄膜线路层，而该晶片配置于该第一开口所暴露的该薄膜线路层上，且该晶片为发光晶片。
3.根据权利要求2所述的晶片封装体，其特征在于其更包括一底胶，配置于该晶片与该薄膜线路层之间，以包覆上述凸块，且该底胶暴露出该背面。
4.根据权利要求3所述的晶片封装体，其特征在于其更包括一第二封胶，配置于该第一开口内，以包覆该晶片与该底胶。
5.根据权利要求2所述的晶片封装体，其特征在于其更包括一第二封胶，配置于该第一开口内，以包覆该晶片。
6.根据权利要求1所述的晶片封装体，其特征在于其中所述的第一封胶包覆该晶片。
7.根据权利要求6所述的晶片封装体，其特征在于其中所述的第一封胶为透明材质。
8.根据权利要求6所述的晶片封装体，其特征在于其中所述的晶片包括记忆体晶片。
9.根据权利要求1所述的晶片封装体，其特征在于其中所述的导电粘着层的材质包括焊料、银胶、或异方性导电胶、异方性导电膜，或者是导电型B阶胶。
10.根据权利要求1所述的晶片封装体，其特征在于其中所述的薄膜线路层具有一第二开口，位于该晶片下方，并暴露出部分该散热板。
11.根据权利要求10所述的晶片封装体，其特征在于其中所述的散热板具有一凸起部，贯穿该第二开口，并与该晶片接合。
12.根据权利要求1所述的晶片封装体，其特征在于其更包括一第三封胶，配置于上述接点与该散热板之间，并位于该第一封胶下方。
13.一种晶片封装体的制造方法，其特征在于包括：
提供一图案化金属板，而该图案化金属板具有至少一散热部、多个接点部以及多个凹槽，其中上述凹槽分隔该散热部与上述接点部，且该散热部位于上述接点部之间；
在上述接点部上形成一导电粘着层；
接合该图案化金属板与一薄膜线路层，其中该薄膜线路层经由该导电粘着层与上述接点部电性连接；
在该薄膜线路层上配置至少一个晶片，而该晶片具有多个凸块，且该晶片经由上述凸块与该薄膜线路层电性连接；
在该图案化金属板上形成一第一封胶，以覆盖至少一部分该薄膜线路层，并填入上述凹槽内；
移除部分该图案化金属板，以暴露出上述凹槽内的该第一封胶，并形成彼此分隔的至少一散热板以及多个接点；以及
进行一切割制程，以形成至少一晶片封装体。
14.根据权利要求13所述的晶片封装体的制造方法，其特征在于其中所述的在形成第一封胶的步骤中，该第一封胶包覆该晶片。
15.根据权利要求13所述的晶片封装体的制造方法，其特征在于其中所述的在形成该第一封胶的步骤中，该第一封胶具有一第一开口，暴露出该晶片。
16.一种晶片封装体的制造方法，其特征在于其包括：
接合一图案化金属板与一基材，而该图案化金属板包括至少一散热板与多个接点，其中该散热板位于上述接点之间；
在上述接点上形成一导电粘着层；
接合该图案化金属板与一薄膜线路层，其中该薄膜线路层经由该导电粘着层与上述接点电性连接；
在该薄膜线路层上配置至少一个晶片，而该晶片具有多个凸块，且该晶片经由上述凸块与该薄膜线路层电性连接；
在该图案化金属板上形成一第一封胶，以包覆至少一部分该薄膜线路 层、部分该散热板与部分上述接点；
移除该基材；以及
进行一切割制程，以形成至少一晶片封装体。
17.根据权利要求16所述的晶片封装体的制造方法，其特征在于其中所述的在形成该第一封胶的步骤中，该第一封胶包覆该晶片。
18.根据权利要求16所述的晶片封装体的制造方法，其特征在于其中所述的在形成该第一封胶的步骤中，该第一封胶具有一第一开口，暴露出该晶片。
19.根据权利要求18所述的晶片封装体的制造方法，其特征在于其更包括在该第一封胶所暴露的该薄膜线路层上形成一第二封胶，以包覆该晶片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100029349A CN101231975B (zh) | 2007-01-26 | 2007-01-26 | 晶片封装体及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100029349A CN101231975B (zh) | 2007-01-26 | 2007-01-26 | 晶片封装体及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101231975A CN101231975A (zh) | 2008-07-30 |
| CN101231975B true CN101231975B (zh) | 2011-05-18 |
Family
ID=39898308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100029349A Expired - Fee Related CN101231975B (zh) | 2007-01-26 | 2007-01-26 | 晶片封装体及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101231975B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752470B (zh) * | 2008-12-03 | 2012-02-29 | 一诠精密工业股份有限公司 | 发光二极管结构的电镀制程改良方法 |
| CN101587933B (zh) | 2009-07-07 | 2010-12-08 | 苏州晶方半导体科技股份有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
| CN102201348A (zh) * | 2010-03-26 | 2011-09-28 | 力成科技股份有限公司 | 阵列切割式四方扁平无引脚封装方法 |
| US20120126399A1 (en) * | 2010-11-22 | 2012-05-24 | Bridge Semiconductor Corporation | Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry |
| US10811578B1 (en) * | 2019-03-27 | 2020-10-20 | Lextar Electronics Corporation | LED carrier and LED package having the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614103B1 (en) * | 2000-09-01 | 2003-09-02 | General Electric Company | Plastic packaging of LED arrays |
| US6949772B2 (en) * | 2001-08-09 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | LED illumination apparatus and card-type LED illumination source |
-
2007
- 2007-01-26 CN CN2007100029349A patent/CN101231975B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614103B1 (en) * | 2000-09-01 | 2003-09-02 | General Electric Company | Plastic packaging of LED arrays |
| US6949772B2 (en) * | 2001-08-09 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | LED illumination apparatus and card-type LED illumination source |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101231975A (zh) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7510889B2 (en) | Light emitting chip package and manufacturing method thereof | |
| US7642137B2 (en) | Manufacturing method of chip package | |
| US8872330B2 (en) | Thin-film semiconductor component and component assembly | |
| CN101533884B (zh) | 发光二极管封装结构及其制作方法 | |
| US7192163B2 (en) | Light-emitting unit with enhanced thermal dissipation and method for fabricating the same | |
| EP2897182B1 (en) | Light emitting device | |
| JP4802304B2 (ja) | 半導体発光モジュール、およびその製造方法 | |
| TWI420695B (zh) | 化合物半導體元件之封裝模組結構及其製造方法 | |
| US8304798B2 (en) | Light-emitting diode module and manufacturing method thereof | |
| CN101231975B (zh) | 晶片封装体及其制造方法 | |
| US20110181182A1 (en) | Top view light emitting device package and fabrication method thereof | |
| US20120049204A1 (en) | Led module | |
| CN100585890C (zh) | 发光芯片封装体及其制造方法 | |
| CN101207169B (zh) | 发光芯片封装体与光源组件 | |
| CN100511669C (zh) | 光源组件与发光芯片封装体 | |
| CN101728370B (zh) | 化合物半导体元件的封装模块结构及其制造方法 | |
| CN101546737B (zh) | 化合物半导体元件的封装结构及其制造方法 | |
| CN1893122A (zh) | 一种基于金属铝基材料的led照明光源 | |
| CN101329043B (zh) | 光源组件及用于此光源组件的调整亮度的方法 | |
| CN100510522C (zh) | 光源组件 | |
| CN100392884C (zh) | 发光二极管及其制造方法 | |
| KR102024296B1 (ko) | 발광소자 패키지 | |
| TW200935622A (en) | LED packaging structure | |
| WO2008104096A1 (fr) | Diode électroluminescentes de type montée en surface de signal et procédé de fabrication de celle-ci | |
| TW200818541A (en) | Light module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110518 Termination date: 20200126 |