CN101728370B - 化合物半导体元件的封装模块结构及其制造方法 - Google Patents

化合物半导体元件的封装模块结构及其制造方法 Download PDF

Info

Publication number
CN101728370B
CN101728370B CN 200810173837 CN200810173837A CN101728370B CN 101728370 B CN101728370 B CN 101728370B CN 200810173837 CN200810173837 CN 200810173837 CN 200810173837 A CN200810173837 A CN 200810173837A CN 101728370 B CN101728370 B CN 101728370B
Authority
CN
China
Prior art keywords
compound semiconductor
thin layer
heat radiation
electrode
nude film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810173837
Other languages
English (en)
Other versions
CN101728370A (zh
Inventor
曾文良
陈隆欣
郭子毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhanjing Technology Shenzhen Co Ltd
Advanced Optoelectronic Technology Inc
Original Assignee
Rongchuang Energy Technology Co ltd
Zhanjing Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongchuang Energy Technology Co ltd, Zhanjing Technology Shenzhen Co Ltd filed Critical Rongchuang Energy Technology Co ltd
Priority to CN 200810173837 priority Critical patent/CN101728370B/zh
Publication of CN101728370A publication Critical patent/CN101728370A/zh
Application granted granted Critical
Publication of CN101728370B publication Critical patent/CN101728370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种化合物半导体元件的封装模块结构，其包含一散热薄层、一介电层、多个化合物半导体裸片、一将该半导体裸片固接于该散热薄层的手段以及一透明胶材。散热薄层为连续层。所述介电层包含多个开口，形成于该散热薄层上。多个化合物半导体裸片位于该介电层的多个开口中的散热薄层上，且相邻的两化合物半导体裸片由该介电层分隔。透明胶材包覆所述多个化合物半导体裸片。除了提供薄型化的应用外，本发明的化合物半导体封装模块结构的整个下表面均为散热薄层，可有效逸散化合物半导体元件所发出的热，增加散热速率，进而增加化合物半导体的亮度、热稳定度及使用寿命。

Description

化合物半导体元件的封装模块结构及其制造方法
技术领域
本发明涉及一种化合物半导体元件的封装模块结构及其制造方法，尤涉及一种光电半导体元件的薄型封装模块结构及其制造方法。
背景技术
由于光电元件中发光二极管(1ight emitting diode；LED)有体积小、发光效率高及寿命长等优点，因此被认为是次世代绿色节能照明的最佳光源。另外液晶显示器的快速发展及全彩屏幕的流行趋势，使白光系发光二极管除了应用于指示灯及大型显示幕等用途外，更切入广大的消费性电子产品，例如：手机及个人数字助理(PDA)。
图1为公知表面封装(SMD)元件的发光二极管元件的剖面示意图。发光二极管裸片12通过固晶胶11固定于绝缘层13c上N型导电铜箔13b的表面，并通过金属导线15与P型导电铜箔13a和N型导电铜箔13b电性相连，其中P型导电铜箔13a、N型导电铜箔13b及绝缘层13c构成具有电路的基板13。另外，透明胶材14覆盖于基板13、金属导线15及裸片12上，可以保护整个发光二极管元件10不受环境及外力的破坏。
发光二极管元件10使用一般印刷电路板作为基板13，因此其整体厚度因受限于基板13中绝缘层13c厚度而无法更薄。然而消费性电子产品趋向于轻、薄、短、小的外型，因此其内部的各元件或外部壳体都需要小型化。另一方面，绝缘层13c多是散热性较差的树脂材料制成，因此不利于高功率发光化合物半导体元件作为传导热量的散热途径。因此若将多个发光二极管元件10组成发光二极管模块，其将产生更严重的散热问题。
综上所述，市场上亟需要一种薄型化合物半导体元件的封装模块结构，除了厚度要更薄而能节省所占空间外，并且还要改善散热不佳的问题，将更有利高功率元件的应用。
发明内容
为了克服上述现有技术的缺陷，本发明提供一种化合物半导体元件的封装模块结构及其制造方法，该化合物半导体元件的封装模块结构包含一散热薄层，可有效进行热逸散，因此可改善散热不佳的问题。另外，化合物半导体元件的封装模块结构由于使用薄型基板，其厚度可以更薄而能节省所占空间。
本发明公开一种化合物半导体元件的封装模块结构，其包含一散热薄层、一介电层、多个化合物半导体裸片、一将该半导体裸片固接于该散热薄层的手段以及一透明胶材。所述介电层包含多个开口，形成于该散热薄层上。多个化合物半导体裸片位于该介电层的多个开口中的散热薄层上，且化合物半导体裸片由该介电层分隔。透明胶材包覆所述多个化合物半导体裸片。所述散热薄层为连续层。
根据本发明的一实施例，化合物半导体元件的封装模块结构另包含一电路板(例如软性电路板)，该电路板包含第一电极及第二电极，分置于该化合物半导体裸片的两侧的介电层上。将该半导体裸片固接于该散热薄层的手段是以固晶胶接合于该散热薄层，且以金属导线将该半导体裸片连接至该第一电极及第二电极。本实施例中，化合物半导体元件的封装模块结构的厚度介于0.4至0.8mm。
根据本发明的另一实施例，该散热薄层为具有电路图案的导电膜层，其包含第一电极及第二电极，分置于该化合物半导体裸片的两侧。将该化合物半导体裸片固接于该散热薄层的手段是利用倒装芯片接合方式将该化合物半导体裸片连接该导电膜层的第一电极及第二电极。利用多个凸块电性连接该化合物半导体裸片与该导电膜层的第一电极及第二电极。本实施例中，化合物半导体元件的封装模块结构的厚度介于0.15至0.3mm。
根据本发明第一实施例的化合物半导体元件的封装模块结构的制造方法，其包含以下步骤：首先，提供一散热薄层，该散热薄层为连续层，且形成一介电层于该散热薄层上。该介电层包含多个开口。其次，将多个化合物半导体裸片固接于多个开口中的散热薄层上，且将一包含第一电极及第二电极的电路板覆盖于该介电层上。第一电极及第二电极分置于该化合物半导体裸片两侧的介电层上。接着电性连接所述多个化合物半导体裸片与第一电极及第二电极，并将一透明胶材包覆该化合物半导体裸片。一实施例中，所述多个化合物半导体裸片与第一电极及第二电极可以焊线技术并通过多个金属导线进行电性连接。
根据本发明第二实施例的化合物半导体元件的封装模块结构的制造方法，其包含以下步骤：首先提供一散热薄层，其中包含第一电极及第二电极，且形成一包含多个开口的介电层于该散热薄层上。接着将多个化合物半导体裸片固接于多个开口中的散热薄层上，且将化合物半导体裸片电性连接至该第一电极及第二电极。之后将一透明胶材包覆该化合物半导体裸片。一实施例中，将多个化合物半导体裸片固接于多个开口的散热薄层上利用倒装芯片技术并通过多个凸块使该化合物半导体裸片与该第一电极及第二电极电性连接。
实际制作上，上述化合物半导体元件的封装模块结构可先行形成于一暂用基板上，且于透明胶材包覆该化合物半导体裸片后移除暂用基板。
相较于公知技术，除了提供薄型化的应用外，本发明的化合物半导体封装模块结构的整个下表面均为散热薄层，可有效逸散化合物半导体元件所发出的热，增加散热速率，进而增加化合物半导体的亮度、热稳定度及使用寿命。
附图说明
图1为公知表面封装(SMD)形式的发光二极管元件的剖面示意图；
图2A～2H为本发明第一实施例的化合物半导体元件的封装模块结构的制造方法的步骤示意图；以及
图3A～3E为本发明第二实施例的化合物半导体元件的封装模块结构的制造方法的步骤示意图。
上述附图中的附图标记说明如下：
10   发光二极管元件     11  介电材料层
12   裸片               13  基板
13a  P型导电铜箔        13b N型导电铜箔
13c  绝缘层             14  透明胶材
15   金属导线
20、40  化合物半导体元件封胶模块结构
21  电路板                    22  孔洞
23  暂用基板                  24  散热薄层
26  介电层                    27  开口
28  固晶胶                    29  裸片
30  金属导线                  31  透明胶材
43  暂用基板                  44  散热薄层
46  介电层                    47  开口
48  凸块                      49  裸片
50  透明胶材                  70  间隔槽
231  第一表面                 232  第二表面
211  N型电极                  212  P型电极
231  第一表面                 232  第二表面
241  第一表面                 242  第二表面
431  第一表面                 432  第二表面
441  N型电极                  442  P型电极
443  第一表面                 444  第二表面
具体实施方式
图2A～2H为本发明第一实施例的化合物半导体元件的封装模块结构的制造方法的步骤示意图。参照图2A，其为一具孔洞22的电路板21的立体示意图。一实施例中，该电路板21为一软性电路板(例如FR-4)，其先行准备以作为后续制作化合物半导体元件的封装模块结构的构件。
如图2B所示，一暂用基板23具有一第一表面231与一第二表面232，在图2B中第一表面231是上表面，而第二表面232是下表面。暂用基板23可以由金属材料、陶瓷材料或高分子材料所制成。暂用基板23的第一表面231上形成一散热薄层24。散热薄层24可以是金属薄层，其材料可以是银、镍、铜、锡、铝或前述金属材料的合金，或者是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)及铟钨氧化物(IWO)等透明导电材料。
如图2C所示，在该散热薄层24上利用开膜、射出等步骤形成介电层26，且相邻两介电层26中形成开口27。开口27形成反射杯的结构。多个开口27的位置分布一一对应于电路板21的孔洞22。
参照图2D，通过固晶胶28将化合物半导体裸片29固定于开口27中的散热薄层24上。之后，将电路板21覆盖于介电层26上，其中电路板21的孔洞22对应于开口27，如图2E所示。电路板21的电路设计将开口27两侧分别设为N型电极211及P型电极212。一实施例中，裸片29可为发光二极管，激光二极管，或是光伏打电池(photocell)。
参照图2F，利用焊线或是称为打线接合(wire-bonding)技术并以金属导线30完成裸片29、N型电极211及P型电极212间的电性连接。
参照图2G，覆盖一透明胶材31于裸片29、N型电极211、P型电极212及金属导线30上。透明胶材31可为环氧树脂(epoxy)或硅胶(silicone；又称硅氧烷)等。该透明胶材31可混入荧光粉等光转换材料，借此可以被激发而产生二次光线，并和裸片29产生的一次光线混合而形成白光或是其他种多波长的电磁辐射。混入的荧光体的材质可为钇铝石榴石(YAG)，铽铝石榴石(TAG)，硅酸盐族系(silicate)，氮化物为主(nitride-based)等不同的荧光体。透明胶材31可以通过转移成型(transfer-molding)或是注入成型(inject-molding)等方式形成。
当该透明胶材31硬化后，可以通过弯折、分离、蚀刻、激光切割或研磨将暂用基板23移除，以致散热薄层24的第一表面241外露，至此化合物半导体元件的封装模块结构20便已完成，如图2H所示。又散热薄层24的第一表面241相对于第二表面242，该第二表面242仍被透明胶材31所覆盖。
由于化合物半导体元件20两端的N型电极211及P型电极212露出透明胶材31外，因此可以作为电性连接的外部接点。另一方面，裸片29产生的热量直接通过很薄且导热佳的散热薄层24，因此可大幅增加封装模块结构20的散热效率。本发明化合物半导体元件20的厚度可以降至0.3mm～1.0mm，而形成超薄结构。
图3A～3H为本发明第二实施例的化合物半导体元件的封装模块结构的制造方法的步骤示意图，其中主要利用倒装芯片技术。
如图3A所示，一暂用基板43具有一第一表面431与一第二表面432，在图3A中第一表面431是上表面，而第二表面432是下表面。暂用基板43可以由金属材料、陶瓷材料或高分子材料所制成，其第一表面431上有以印刷(printing)、网印(screening)、电铸(electroform)、化镀(无电解电镀)或溅镀(sputter)形成一具图案的散热薄层44。本实施例中，该散热薄层44是一包含N型电极441和P型电极442的导电膜层，且分置于隔离槽70的两侧，形成封装模块结构所需电路。导电膜层的材料可以是银、镍、铜、锡、铝或前述金属材料的合金，或者是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)及铟钨氧化物(IWO)等透明导电材料。
如图3B所示，在该散热薄层44上利用开膜、射出等步骤形成介电层46，其中相邻的介电层46间形成多个开口47。多个开口47的位置分布对应于散热薄层44的隔离槽70。
参照图3C，裸片49是倒装芯片固定于散热薄层44，其中通过多个凸块48分别和N型电极441及P型电极442电性相连。
参照图3D，形成透明胶材50于开口47中，而覆盖裸片49、N型电极441、P型电极442上。透明胶材50可为环氧树脂或硅胶等，且可以通过转移成型或是注入成型等方式覆盖于裸片49上。
当该透明胶材50硬化后，可以通过弯折、分离、蚀刻、激光切割或研磨将暂用基板43移除，以致散热薄层44的第一表面443外露，至此化合物半导体元件的封装模块结构40便已完成，如图3E所示。又散热薄层44的第一表面443相对于第二表面444，该第二表面444仍被透明胶材50所覆盖。
由于化合物半导体元件40的N型电极441及P型电极442外露，因此可以作为电性连接的外部接点。另一方面，裸片49产生的热量直接透过很薄且导热佳的散热薄层44，因此可增加整体封装模块结构的散热效率。
上述实施例显示的工艺先后顺序并无限制，惟需符合模块工艺由高温至低温。
大体而言，而第二实施例采用倒装芯片技术，相较于第一实施例可进一步降低封装模块结构40的厚度至0.1～0.6mm。本发明的封装模块结构20、40可视需要为条状的光条(light bar)或片状的光板结构(light plate)，提供多样化的应用。
相较于公知技术，除了提供薄型化的应用外，本发明的化合物半导体封装模块结构20、40的整个下表面均为散热薄层，可有效逸散化合物半导体元件所发出的热，增加散热速率，进而增加化合物半导体的亮度、热稳定度及使用寿命。另外，实施例中FPC的应用提供可挠特性而可克服表面弯曲的后端模块使用。
本发明的技术内容及技术特点已公开如上，然而本领域普通技术人员仍可能基于本发明的教导及公开而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所公开的范围，而应包括各种不背离本发明的替换及修饰，并为所附的权利要求所涵盖。

Claims (8)

1.一种化合物半导体元件的封装模块结构，包含：
一散热薄层，该散热薄层为连续层；
一介电层，包含多个开口，形成于该散热薄层上；
多个化合物半导体裸片，位于该介电层的多个开口中的散热薄层上，且相邻的两化合物半导体裸片由该介电层分隔；
一将所述多个化合物半导体裸片固接于该散热薄层的手段；以及
一透明胶材，包覆所述多个化合物半导体裸片；
其中该散热薄层为具有电路图案的导电膜层，包含第一电极及第二电极，分置于该化合物半导体裸片的下方两侧，该化合物半导体裸片固接于该散热薄层的手段为利用倒装芯片接合方式将该化合物半导体裸片连接该导电膜层的第一电极及第二电极，另包含多个凸块，所述多个凸块电性连接该化合物半导体裸片与该导电膜层的第一电极及第二电极，该化合物半导体元件的封装模块结构的厚度介于0.1至0.6mm。
2.根据权利要求1所述的化合物半导体元件的封装模块结构，其中该化合物半导体裸片可为发光二极管裸片、激光二极管或光传感裸片，该位于开口两侧的介电层形成反射杯，该透明胶材内混有荧光粉，前述该透明胶材为环氧树脂或硅氧烷其中之一。
3.一种化合物半导体元件的封装模块结构的制造方法，包含以下步骤：
提供一散热薄层，该散热薄层为连续层，该散热薄层先行形成于一暂用基板上，该暂用基板由金属材料、陶瓷材料或高分子材料所制成；
形成一介电层于该散热薄层上，该介电层包含多个开口；
将多个化合物半导体裸片固接于多个开口中的散热薄层上；
将一电路板覆盖于该介电层上，该电路板包含第一电极及第二电极，分置于该化合物半导体裸片两侧的介电层上；
电性连接所述多个化合物半导体裸片与第一电极及第二电极；以及
将一透明胶材包覆该化合物半导体裸片；
该暂用基板是通过弯折、分离、蚀刻、激光切割或研磨的方式而移除。
4.根据权利要求3所述的化合物半导体元件的封装模块结构的制造方法，其中该散热薄层的材料为银、镍、铜、锡、铝或前述金属的合金，所述多个化合物半导体裸片以固晶胶接合于该散热薄层，电性连接所述多个化合物半导体裸片与第一电极及第二电极是以焊线技术并通过多个金属导线进行电性连接，该半导体裸片可为发光二极管裸片、激光二极管或是光传感裸片，该透明胶材为环氧树脂或硅氧烷。
5.一种化合物半导体元件的封装模块结构的制造方法，包含以下步骤：
提供一散热薄层，包含第一电极及第二电极；
形成一介电层于该散热薄层上，该介电层包含多个开口；
将多个化合物半导体裸片固接于多个开口中的散热薄层上，且将化合物半导体裸片电性连接至该第一电极及第二电极；以及
将一透明胶材包覆该化合物半导体裸片。
6.根据权利要求5所述的化合物半导体元件的封装模块结构的制造方法，其中该散热薄层先行形成于一暂用基板上，且该暂用基板于透明胶材包覆该化合物半导体裸片后移除。
7.根据权利要求6所述的化合物半导体元件的封装模块结构的制造方法，其中该散热薄层为一导电膜层，且以印刷、网印、电铸、化镀或溅镀而形成于该暂用基板，该暂用基板通过弯折、分离、蚀刻、激光切割或研磨的方式而移除。
8.根据权利要求5所述的化合物半导体元件的封装模块结构的制造方法，其中该散热薄层的材料为银、镍、铜、锡、铝或前述金属的合金，电性连接所述多个化合物半导体裸片与第一电极及第二电极是以倒装芯片技术并通过多个导电凸块进行电性连接，该半导体裸片可为发光二极管裸片、激光二极管或是光传感裸片，该透明胶材为环氧树脂或硅氧烷。
CN 200810173837 2008-10-29 2008-10-29 化合物半导体元件的封装模块结构及其制造方法 Expired - Fee Related CN101728370B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810173837 CN101728370B (zh) 2008-10-29 2008-10-29 化合物半导体元件的封装模块结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810173837 CN101728370B (zh) 2008-10-29 2008-10-29 化合物半导体元件的封装模块结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101728370A CN101728370A (zh) 2010-06-09
CN101728370B true CN101728370B (zh) 2011-12-21

Family

ID=42448980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810173837 Expired - Fee Related CN101728370B (zh) 2008-10-29 2008-10-29 化合物半导体元件的封装模块结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101728370B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339925B (zh) * 2010-07-22 2015-11-18 赛恩倍吉科技顾问（深圳）有限公司 发光元件封装方法
CN103258920A (zh) * 2012-02-17 2013-08-21 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
CN108257929B (zh) * 2016-12-29 2020-06-19 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN106911074B (zh) * 2017-03-04 2019-02-12 海特光电有限责任公司 一种可实现发光单元独立控制的半导体激光器
CN109244025A (zh) * 2017-07-10 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936855B1 (en) * 2002-01-16 2005-08-30 Shane Harrah Bendable high flux LED array
CN2744131Y (zh) * 2004-11-10 2005-11-30 李学霖 发光二极管灯散热结构
CN1832212A (zh) * 2005-03-08 2006-09-13 安捷伦科技有限公司 具有增强热耗散的led安装
CN2916930Y (zh) * 2006-06-23 2007-06-27 甘翠 一种发光二极管光源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936855B1 (en) * 2002-01-16 2005-08-30 Shane Harrah Bendable high flux LED array
CN2744131Y (zh) * 2004-11-10 2005-11-30 李学霖 发光二极管灯散热结构
CN1832212A (zh) * 2005-03-08 2006-09-13 安捷伦科技有限公司 具有增强热耗散的led安装
CN2916930Y (zh) * 2006-06-23 2007-06-27 甘翠 一种发光二极管光源

Also Published As

Publication number Publication date
CN101728370A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
CN101630668B (zh) 化合物半导体元件及光电元件的封装结构及其制造方法
CN101036239B (zh) 芯片部件型发光器件及其使用的布线基板
EP2418702B1 (en) Light emitting device and lighting system having the same
CN1871710B (zh) 采用电表面安装的发光晶片封装
EP2544254B1 (en) Substrate for light emitting element, method for manufacturing same, and light emitting device
US20090022198A1 (en) Package structure of compound semiconductor device and fabricating method thereof
EP2566309B1 (en) Light emitting module and backlight unit having the same
CN202084524U (zh) 封装板
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
KR100977260B1 (ko) 고출력 엘이디 패키지 및 그 제조방법
US20130062656A1 (en) Thermally enhanced optical package
CN101728370B (zh) 化合物半导体元件的封装模块结构及其制造方法
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
JP2008270327A (ja) 静電気対策部品およびこれを用いた発光ダイオードモジュール
CN101777549A (zh) 化合物半导体元件的封装模块结构及其制造方法
US8232119B2 (en) Method for manufacturing heat dissipation bulk of semiconductor device
TW201318235A (zh) 加強散熱的光學元件封裝
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
KR100985917B1 (ko) 대전력 광원 램프를 위한 효과적인 열방출 구조의 리드프레임, 전자 소자 및 그 제조 방법
CN101783341A (zh) 具有散热结构的发光二极管光源模块
CN219998255U (zh) Led芯片封装基板结构及led芯片封装体
TWI254466B (en) Substrate structure of LED module
KR101037325B1 (ko) 엘이디 조명장치용 베이스기판 및 그 제작방법
TWI284432B (en) Light emitting diode package module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RONGCHUANG ENERGY TECHNOLOGY CO., LTD.

Owner name: ZHANJING TECHNOLOGY (SHENZHEN) CO., LTD.

Free format text: FORMER OWNER: ADVANCED DEVELOPMENT PHOTOELECTRIC CO., LTD.

Effective date: 20101117

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: 518109 NO. 2, E. RING ROAD 2, INDUSTRY ZONE 10, YOUSONG, LONGHUA SUBDISTRICT OFFICE, BAO'AN DISTRICT, SHENZHEN CITY, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101117

Address after: 518109, Shenzhen, Guangdong, Baoan District province Longhua Street tenth Pine Industrial Zone, No. two, East Ring Road, No. 2

Applicant after: Zhanjing Technology (Shenzhen) Co., Ltd.

Co-applicant after: Advanced Optoelectronic Technology Inc.

Address before: Hsinchu County, Taiwan, China

Applicant before: Advanced Development Photoelectric Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20201029

CF01 Termination of patent right due to non-payment of annual fee