JP2014036183A - 電子部品実装基板の製造方法 - Google Patents

電子部品実装基板の製造方法 Download PDF

Info

Publication number
JP2014036183A
JP2014036183A JP2012177911A JP2012177911A JP2014036183A JP 2014036183 A JP2014036183 A JP 2014036183A JP 2012177911 A JP2012177911 A JP 2012177911A JP 2012177911 A JP2012177911 A JP 2012177911A JP 2014036183 A JP2014036183 A JP 2014036183A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
contact angle
underfill agent
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012177911A
Other languages
English (en)
Inventor
Toru Serizawa
徹 芹澤
Takeshi Tsunoda
剛 角田
Yuichi Yamamoto
勇一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012177911A priority Critical patent/JP2014036183A/ja
Publication of JP2014036183A publication Critical patent/JP2014036183A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】実装する電子部品の直下に注入するアンダーフィル剤16などが、部品の外形よりも外側に大きくはみ出る形でフェレットやブリードを形成することが防止できるとともに、アンダーフィル剤16が入り込めない部分が生じることのない電子部品実装基板の製造方法を提供することを目的とする。
【解決手段】配線基板上に電子部品を実装し、前記配線基板と前記電子部品との間にアンダーフィル剤16を注入する電子部品実装基板の製造方法において、少なくとも、前記配線基板の前記電子部品を実装する側の面であり、且つ、実装した前記電子部品の直下より外側に接触角調整部位を設ける工程の後に、アンダーフィル剤16を注入する工程を有し、前記接触角調整部位は、注入するアンダーフィル剤16に対する接触角が90度から170度となることを特徴とする電子部品実装基板の製造方法を用いることにより解決する。
【選択図】図1

Description

本発明は、電子機器の分野、特に携帯電話機器の分野において好適に用いられる電子部品実装基板の製造方法に関する。
近年の電子機器、特に携帯電話機器の分野の高性能化・小型化の流れの中、これらに使用されるマザーボード、モジュール部材について小型化、高性能化が一層求められている。かかる観点より、これらに用いられる電子部品実装基板、特に電子部品を内蔵した部品内蔵多層配線基板の高密度化、短配線化が一層求められている。
これらの要求にこたえるため、配線基板と電子部品の接続にはフリップチップによる接続方式の採用が急速に広まりつつある。フリップチップ実装における接続方法はハンダを用いた金属接続、導電材料による接続、Au−Au接続等の種々の接続工法があげられる。
上記電子部品は、配線基板上の配線にはんだボールやピン等によって電気的に接続されるが、この際、電子部品と配線との間には、例えば上記電気絶縁層を構成する樹脂やアンダーフィルと呼ばれる樹脂が注入され、電子部品と配線との間を接続しているはんだボールやピン等を保護し、電子部品と配線との電気的接続を確実なものとしている。
従来のアンダーフィル材として使用される液状エポキシ樹脂組成物は、エポキシ樹脂と硬化剤及び無機質充填剤を配合している。半導体のチップや基板、バンプと線膨張係数を一致させ、信頼性を高めるために、多量の無機質充填剤を配合する処方が主流となってきている。
特許文献1には、実装した電子部品の直下にアンダーフィル剤を注入した構造が記載されている。アンダーフィル剤は通常、特許文献1に記載されているようにフィレット形状を有する。しかしながら、さらなる高密度化、短配線化を進めようとすると、実装した電子部品の外周に形成されたアンダーフィル剤のフィレットやブリードが干渉するため実装した電子部品の近傍には、層間通電ビアを配置できない等の問題が生じる。
特許文献2には、内蔵部品の直下のアンダーフィル剤を部品の外形以内に収めた構造が記載されている。特許文献2に記載されている構造においては、アンダーフィル剤のフィレットは形成されないが、実装部品と配線基板を接続するパッドとの間の接続部近傍に樹脂が入り込めないスペースができる可能性が高く、歩留まりの低下や信頼性に不安があるといった問題が生じる。
電子部品と配線基板との間に樹脂が充填されないスペースが生じた場合、当該樹脂中にボイドが発生する。このようなボイドがあると、例えば、吸湿状態において上記樹脂が再リフローされた場合、ボイドに溜まった水蒸気が膨張して層間剥離、すなわち電子部品と配線との接合を破断してしまう場合がある。このように、電子部品と配線基板との間にアンダーフィル剤の未充填部分が存在することは、電子部品実装基板、及び、それを用いた部品内蔵多層配線基板の製造プロセスでの歩留まり、製品の信頼性に非常に悪い影響を及ぼすこととなる。
特開2001−244638号公報 特開2005−11874号公報
上記のような現状に鑑みて、本発明は、実装する電子部品17の直下に注入するアンダーフィル剤16などが、電子部品17の外形よりも外側に大きくはみ出る形でフィレット51やブリード52を形成することが防止できるとともに、アンダーフィル剤16が入り込めない部分が生じることのない電子部品実装基板1の製造方法を提供することを目的とする。
以上の状況を鑑み、鋭意研究開発を進め、本願発明の請求項1は、配線基板10上に電子部品17を実装し、前記配線基板10と前記電子部品17との間にアンダーフィル剤16を注入する電子部品実装基板1の製造方法において、少なくとも、前記配線基板10の前記電子部品17を実装する側の面であり、且つ、実装した前記電子部品17の直下より外側に接触角調整部位15を設ける工程の後に、アンダーフィル剤16を注入する工程を有し、前記接触角調整部位15は、注入するアンダーフィル剤16に対する接触角が90度から170度となることを特徴とする電子部品実装基板1の製造方法である。
加えて、本願発明の請求項2は、前記接触角調整部位15が、少なくとも前記配線基板10の前記電子部品17を実装する側の面であり、且つ、実装した前記電子部品17の直下より外側に位置する配線12上を含むことを特徴とする請求項1に記載の電子部品実装基板1の製造方法である。
加えて、本願発明の請求項3は、前記接触角調整部位15を設ける手段が、撥水撥油剤の塗布であることを特徴とする請求項1、または請求項2に記載の電子部品実装基板1の製造方法である。
加えて、本願発明の請求項4は、前記接触角調整部位15の算術平均粗さを0.30μmから1.00μmとしたことを特徴とする請求項1、請求項2、または、請求項3に記載の電子部品実装基板1の製造方法である。
加えて、本願発明の請求項5は、請求項1から請求項4に記載の電子部品実装基板の製造方法により製造された電子部品実装基板1を用いたことを特徴とする部品内蔵多層配線基板2の製造方法である。
本発明の請求項1に記載の要件を備えることにより、配線基板10上に電子部品17を実装後、実装した電子部品17の直下に、アンダーフィル剤16を注入する際に、アンダーフィル剤16が、接触角調整部位15を形成した部分に形成されることを防止できる。
従って、接触角調整部位15を適切に配することで、電子部品17の直下、配線基板10と電子部品17との間に注入するアンダーフィル剤16が、電子部品17の外形より外側に、必要以上に大きくはみ出す形でフィレット51やブリード52を生じることが回避できる。
また、接触角調整部位15が、アンダーフィル剤16の注入時に、前記配線基板10の前記電子部品17を実装する側の面であり、且つ、実装した前記電子部品の17直下より外側であることで、電子部品17を実装した配線基板10と電子部品17の間にアンダーフィル剤16が入ることを妨げない。従って、電子部品17と配線基板10の間の接続部近傍等に樹脂の入り込まないスペースが生じる可能性を増やすことなく、部品内蔵多層配線基板等2を製造する際に歩留まりの低下や信頼性の低下が防止できる。
従来、アンダーフィル剤16によるフィレット51やブリード52が必要以上に広がることにより、部品内蔵時に接触不良を生じることを配慮して、実装した電子部品17の周辺に、実装した電子部品17に近接して、層間導通用ランドやほかの電子部品の配置位置を設けることができなかった。しかし、本発明の製造方法を用いることにより、これらの制限が大幅に緩和される。これにより、実装した電子部品17のより近くに、層間導通用ランドやほかの部品の配置位置を設けることが可能となり、より高密度に部品が内蔵された多層配線基板を、簡便な方法で、生産性を維持したまま、高い信頼性を保って製造することが可能となる。
さらに、請求項2に記載の要件を備えることにより、アンダーフィル剤16によるフィレット51やブリード52が必要以上に広がることを効果的に抑止しながら、接触角調整部位15の形成面積を最小限とすることが可能であり、製造効率の向上と、製造コストの削減が見込まれる。
すなわち、アンダーフィル剤16によるフィレット51やブリード52が必要以上に広がる現象は、配線部、及び、配線形成に伴う配線基板10の段差などをきっかけとして生じることが多い。このような配線部上を含めて接触角調整部位15を設けることにより、効果的にアンダーフィル剤16によるフィレット51やブリード52が必要以上に広がることを抑止することができる。さらに、アンダーフィル剤16の注入、硬化後に、必要に応じて接触角調整部位15を除去する必要が生じた場合に処理する面積を少なくすることができ、歩留まりの低下、信頼性の低下、生産性の低下などを抑止することができる。
さらに、請求項3に記載の要件を備えることにより、接触角調整部位15の形成が、転写法、印刷法、インクジェット法等の塗布手段を用いて容易に、且つ、廉価に、高い生産性で行うことが可能となる。
さらに、請求項4に記載の要件を備えることにより、アンダーフィル剤16の注入時に、接触角調整部15にアンダーフィル剤16の接触があっても、接触部の残滓が防止される。従って、アンダーフィル剤16注入時の残滓を原因とする不良や信頼性の低下を抑止するとともに、残滓に起因するフィレット51やブリード52の形成が防止できる。
さらに、請求項5に記載の要件を備えることにより、信頼性の高い高密度に部品が内蔵された部品内蔵多層配線基板2が、高い歩留まり、高い生産性でコストの上昇を抑えて生産できる。
本発明の一実施形態に係る電子部品実装基板の概略を示す断面図である。 本発明の一実施形態におけるアンダーフィル剤16注入工程前、接触角調整部位形成工程後の状態を示した概略図である。図2(a)は、断面の状態を示している。図2(b)は、図2(a)をX−X面でカットした際の上面視の図面である。図2(a)の断面の位置は図2(b)のY−Y面の位置である。 本発明の一実施形態におけるアンダーフィル剤16注入工程前、接触角調整部位形成工程後の状態を示した概略図である。図3(a)は、断面の状態を示している。図3(b)は、図3(a)をV−V面でカットした際の上面視の図面である。図3(a)の断面の位置は図3(b)のW−W面の位置である。 本発明における多層配線基板の製造工程の例の一部(配線基板の製造)を示す断面図である。 本発明における部品実装配線基板の製造工程の例の一部(配線基板への電子部品の実装)を示す断面図である。 本発明における部品内蔵多層配線基板の製造工程の例の一部(部品用穴を有する配線基板の製造)を示す断面図である。 本発明における部品内蔵多層配線基板の製造工程の例の一部(部品実装基板と配線基板の貼り合わせ)を示す断面図である。 アンダーフィル剤16が電子部品17の直下からはみ出した部分(以下フィレット51と記載)やアンダーフィル剤16が電子部品17の下から滲み出した部分(以下ブリード52と記載)の状態を説明する参考図である。図8(a)は、断面の状態を示している。図8(b)は、図8(a)をT−T面でカットした際の上面視の図面である。図8(a)の断面の位置は図8(b)のU−U面の位置である。
以下、本発明の具体的な実施形態について、図面等を用いて以下に詳しく説明する。なお、本発明は、以下の実施形態に何ら限定されるものではなく、本発明の目的の範囲内において、適宜変更を加えて実施することができる。
本発明は、一実施形態を示した図1の電子部品実装基板1の製造法に関する発明である。本発明の電子部品実装基板1は、後述するように図7(c)のような部品内蔵多層配線基板2としても使用されるものである。
電子部品内蔵モジュールもしくは、電子部品内蔵モジュールの部品として用いられる部品内蔵多層配線基板2は、三次元実装技術を用いて製造され、絶縁層11と所定の配線パターンに形成された配線12と絶縁層11の両側に位置する配線12同士を電気的に接続する基板積層用バンプ13と部品内蔵多層配線基板2の内部に配置され配線12と電気的に接続された電子部品17を含んでいる。
電子部品17と配線12との間には、例えば上記絶縁層11を構成する樹脂やアンダーフィル剤16と呼ばれる樹脂を含む材料が注入され、電子部品17と配線12との間を接続している実装用バンプ14を保護し、電子部品17と配線12との電気的接続を確実なものとしている。
図7に一例として示したように、部品内蔵多層配線基板2は、第一の配線基板として電子部品実装基板1である(電子部品実装した)配線基板10a、第二の配線基板として部品用穴(キャビティ)を形成した配線基板10b、第三の配線基板10cを貼り合わせる製造方法等で製造される。
この際に、第一の配線基板として電子部品実装基板1である(電子部品実装した)配線基板10aにおいて、電子部品17と配線12との間を接続している実装用バンプ14を保護するため、又は、電子部品17の駆動時の発熱を効率的に放熱する等の目的でアンダーフィル剤16が注入される。アンダーフィル剤16は、電子部品17の実装前、又は電子部品17の実装後に注入され硬化される。
しかし、さらなる高密度化、短配線化を進めようとすると、図8に示したように、アンダーフィル剤16が電子部品17の直下からはみ出した部分(以下フィレット51と記載)やアンダーフィル剤16が電子部品17の下から滲み出した部分(以下ブリード52と記載)は、電子部品実装基板1である電子部品実装した配線基板10a、第二の配線基板として部品用穴(キャビティ)を形成した配線基板10b、第三の配線基板10cを積層して部品内蔵多層配線基板2を形成する際に、絶縁体として干渉する。従って、実装した電子部品17の近傍には、層間通電ビアを配置できない。また、実装した部品に近接してほかの電子部品を実装できない等の問題が生じる。
本発明は、このようなアンダーフィル剤16のフィレット51(電子部品17の直下からはみ出した部分)やアンダーフィル剤16のブリード52(電子部品17の下から滲み出した部分)を制御、抑制する製造方法に関する発明である。
上記にて、絶縁層11と所定の配線パターン形成された配線12と絶縁層11の両側に位置する配線12同士を電気的に接続する基板積層用バンプ13と記載したが、これは、説明する上での一例であり、配線基板10は、配線12を二層に限定するものでなく三層、四層でも構わない。また、配線基板10の作成方法も絶縁層11の両側に位置する配線12同士を電気的に接続する手段として、貫通孔内に導電性樹脂が充填されて成るインナービアを利用してもよい。配線基板10(10a、10b、10c)の構成、及び、製造方法は、設計に応じて変更できるものである。
[アンダーフィル剤]
本発明において、アンダーフィル剤16とは、電子部品17の実装時に用いられる液状硬化性樹脂の総称である。ワイヤーボンディング、フリップチップボンディング等で配線基板10へ一次実装された電子部品17は、外力・応力に対して非常に脆弱で少々の力で容易に破断してしまうケースが多い。また湿度や温度に対しても弱く、そのままでは腐食などを起こしてしまう。こういった問題の解決策として一般的な手法がアンダーフィリングで、用いられる液状硬化性樹脂をアンダーフィル剤16と呼んでいる。
アンダーフィル剤16の組成は、主にエポキシ樹脂を主剤としたコンポジットレジンが主流である。一般的にはエポキシ樹脂を用いる。市販されるエポキシ樹脂は2液型と呼ばれ、主剤と硬化剤の2種を混合することで常温で硬化するが、アンダーフィルに用いられるエポキシ樹脂は1液型と呼ばれ、主剤と硬化剤を混ぜた状態で出荷されリフロー工程で硬化させるものが一般的である。
またエポキシ樹脂は熱膨張・収縮が激しく、場合によってはボンディングを破壊してしまい兼ねないため、コンポジットレジンとして線膨張係数の小さな酸化ケイ素のフィラーを含有させることが多い。コンポジットレジンは歯科医療の用途に作られたもので、硬化物全体での線膨張係数が非常に小さく、温度変化に柔軟な対応が可能である。
本発明において、アンダーフィル剤16は、特殊なものである必要はなく、市販され通常使用されているアンダーフィル剤16をそのまま使用してもよい。
本発明においてアンダーフィル剤16の形成は、配線基板10の電子部品17を実装する側の面であり、且つ、実装する電子部品17の直下より外側に接触角調整部位15を設ける工程の後であれば、電子部品17の一次実装の前でもよいし、一次実装の後でもよい。
また、本発明においては、アンダーフィリングの工程を簡略化もしくは廃する目的で、ACP(異方性導電ペースト)、NCP(非導電性ペースト)、といった、フリップチップボンディングと同時にアンダーフィリングを行えるような材料もアンダーフィル剤16として含まれるものとする。
[接触角調整部位]
本発明において、接触角調整部位15は、アンダーフィル剤16に対する接触角が、90度から170度に調整された部位示す。
本発明において、接触角は、一般的な「θ/2法」で測定したものである。液滴(アンダーフィル剤16)の左右端点と頂点を結ぶ直線の、固体表面に対する角度から接触角を求めた。具体的には、協和界面科学社製の自動接触角計DM―301を用いて測定を行った。
接触角調整部位15のアンダーフィル剤16に対する接触角は、90℃以下であるとアンダーフィル剤16の滲み出しによるブリード52の形成を阻止することが困難である。従って、接触角調整部位15のアンダーフィル剤16に対する接触角は、90度から170度の範囲であれば濡れ広がりを抑制でき、フィレット51やブリード52が大きくなることを防止できる。
さらに、角調整部位のアンダーフィル剤16に対する接触角は、90度から145度の範囲であれば、アンダーフィル剤16の硬化後の形状は、部品内蔵多層配線基板2とした際に、アンダーフィル剤16と電子部品17を封止している材料(後述する実施例においては、プリプレグ41)との間に隙間を生じにくい形状となり好ましい。
さらに、角調整部位のアンダーフィル剤16に対する接触角は、90度から100度の範囲であれば、アンダーフィル剤16の硬化後の形状は、配線基板に対してほぼ垂直な形状となりさらに好ましいものである。
アンダーフィル剤16に対する接触角の調整方法は、飽和フルオロアルキル基(特にトリフルオロメチル基 CF3−)、アルキルシリル基、フルオロシリル基、長鎖アルキル基などに代表される官能基を有する表面自由エネルギーの低い物質の塗布、貼りつけなどによって形成することができる。このように塗布により自由表面エネルギーを下げ接触角を大きくできる材料を本発明においては、撥水撥油剤と呼んでいる。
撥水撥油剤としては、市販のフッ素系コーティング剤、シリコーン系コート剤から、使用するアンダーフィル剤16に合わせて、適切な接触角が得られるものを適宜選択すればよい。塗布方法としては、スクリーン印刷等の印刷法、転写法、インクジェット法、フォトリソ法等、撥水撥油剤の性状と、塗布する基板の形状、プロセスなどを考慮して適宜選択すればよい。
また、表面の構造で接触角を調整することも可能である。柱状構造や剣山構造があると、その凹凸が液面の進行を阻止する障壁となり、凹凸を乗り越えられない液面は通常の表面より大きい接触角を持つこととなる効果を応用してもよい。微細な柱状構造をもった表面はこのような性質を示し、この作用はピン止め効果とよばれる。
擬似的なフルクタル面の形成や、微視的な柱状構造や剣山構造を作る手法としては結晶成長や、半導体の回路パターンを形成する場合と同様に、フォトリソグラフィー−エッチングを用いる方法、微細金型を利用した超精密鋳型による形状転写を行う方法が適用できる。特に、鋳型を行う方法は結晶化を進める時間が必要ないため、量産性に優れる。
本発明における接触角の調整方法は、撥水撥油剤の使用、表面構造による接触角の調整のいずれでもよく、また、両社を併用することも可能である。接触角の安定性、形成の容易さ、製造プロセスの簡便性、コストの面から、フッ素系コーティング剤のインクジェット塗布が好適であり、AGCセイミケミカル株式会社製のSFE−700Hなどが使用できる。
接触角調整部位15を形成する位置は、図1、図2、図3に、例示したように、電子部品17を実装する配線基板10上、電子部品17を実装する面であり、実装する電子部品17の直下より外側であることが必要である。これは、接触角調整部位15が、実装する電子部品の直下21にかかって形成されると、接触角調整部位15は、アンダーフィル剤16が形成されにくいため、電子部品17と配線基板10との間にアンダーフィル剤16が充填されないスペースが生じるため好ましくないためである。
このような狭いスペースには、部品内蔵多層配線基板2とした際にも電子部品17を封止している材料(後述する実施例においては、プリプレグ41)が入りにくい。このように、電子部品17と配線基板10との間に充填されないスペースが生じた場合、当該箇所にボイドが発生する。このようなボイドがあると、例えば、吸湿状態において上記樹脂が再リフローされた場合、ボイドに溜まった水蒸気が膨張して層間剥離、すなわち電子部品17と配線12との接合を破断してしまう場合がある。このように、電子部品17と配線基板10との間にアンダーフィル剤16の未充填部分が存在することは、電子部品実装基板1、及び、それを用いた部品内蔵多層配線基板2の製造プロセスでの歩留まり、製品の信頼性に非常に悪い影響を及ぼすこととなる。
また、接触角調整部位15を形成する位置は、図2に示したように、ブリード52や、フィレット51が大きくなりやすい部位に選択的に設けることで十分に効果を得ることができる。特に、フィレット51やブリード52が大きくなるきっかけとなりやすい配線12が形成された部位を含めて選択的に設けることにより有効に機能する。また、部品内蔵多層配線基板2とした際に、電子部品17の周辺の密着強度を担保するなど、必要に応じて、部品内蔵多層配線基板2とする際に、接触角調整部位15を除去する場合、最小限の面積で済む。
さらに、接触角調整部位15を形成する位置は、図3に示したように、実装する電子部品17をとり囲むように一体に形成してもよい。このような形状とすることで、フィレット51やブリード52の形状を全周に渡って完全に制御することができるようになる。
接触角調整部位15を形成する大きさは、図3に示したように、実装する電子部品17をとり囲むように一体に形成する際には200μmの幅で設ければ、フィレット51やブリード52の大きさを確実に制御できる。
接触角調整部位15を形成する大きさは、実装する電子部品17の直下を除く部位全体に設けてもよい。この際、上層との接触を有する基板積層用バンプ13の形成する部位や、隣接してほかの電子部品17を実装する部位については、接触不良を防止する意味でプラズマ照射、バフ研磨などにより接触角調整部位15を除去することが好適である。
接触角調整部位15の表面粗さは、JISの粗さ形状パラメータ(JIS B0601−1994)に記載の算術平均粗さRa(平均線から絶対値偏差の平均値)で0.30μmから1.00μmとすることで、アンダーフィル剤16の注入時に、接触角調整部位15にアンダーフィル剤16が接触しても残滓を残ることを低減できる。すなわち、適度に表面が平滑であることにより、接触角調整部位15に接触したアンダーフィル剤16は、時間とともに実装した電子部品17と配線基板10aの間に引き込まれ、且つ、この際にアンダーフィル剤16の移動の跡(残滓)を残さない。
接触角調整部位15の算術平均粗さが1.00μm以上であると、アンダーフィル剤16の注入時に、接触角調整部位15にアンダーフィル剤16が接触した際に、アンダーフィル剤16が電子部品17直下へ移動できずブリード52となって残ったり、移動の後に残滓が残ったりする。一方、0.30μm未満とすることは、コスト面、工程面で困難であり、接触角調整部位15の算術平均粗さRaは0.30μmから1.00μmとすることが適切である。
<電子部品実装基板の製造方法>
[配線基板の製造方法]
図4に示した配線基板10aの製造法の一例を説明する。
図4(a)に示すように電子部品17を実装する配線基板10aを用意する。配線基板10aは、単層の配線基板であってもよく、また図4に示したように二層の配線12を有する配線基板10aであっても、さらに多層の配線12を有する多層配線基板であってもよい。本例では絶縁層11としてガラスエポキシ基板を用い、絶縁層11の両面に銅の配線12を有し、両面の配線12は、銀のペーストで作成した基板積層用バンプ13にて導通がとられている配線基板を例示した。このほかにも、配線基板10は、導電性を有する配線12が絶縁層11を介して積層され、配線12は、絶縁層11を貫通して形成された貫通孔に導電性を有する物質を充填したビア、導電性を有するピンなどで、必要に応じて導通がとられている三次元的に回路を形成している。いわゆる、B2it(登録商標)(Buried Bump Interconnection Technology/ビー・スクエア・イット)、ビルドアッププリント配線板、立体プリント配線基板、積層配線基板などとも呼ばれるでもよい。
電子部品17を実装する配線基板10aは、必要に応じて粗化部32を形成することができる(図4)。粗化部32は、少なくても実装する電子部品17の直下の一部に形成され、アンダーフィル剤16の注入時にアンダーフィル剤16の広がりを助け、充填されない部位が形成されるのを予防する。また、アンダーフィル剤16を硬化した後に、配線基板とアンダーフィル剤16の層間接着強度の強化に貢献する。一般的にアンダーフィル剤16のバインダーは樹脂であり、配線12を形成する銅との接着強度が弱く、配線表面をサンドブラスト、表面(腐食)処理剤、黒化剤などで粗面化処理することができる。
図4の(b)に示したように粗面化処理したい部位を残してパターニング用レジスト31を形成する。パターニング用レジスト31の形成は、液状レジストを塗布、又はフィルムレジ状のレジストを貼ることにより形成した層をパターンを形成したマスクを介して露光し、炭酸ナトリウム溶液で現像する。フォトプロセスにて容易に形成できる。また、スクリーン印刷等により初めからパターン形成してもよい。
図4(c)に示したように粗面化処理したい部位を残してパターニング用レジスト31を形成した、電子部品17を実装する配線基板10aを黒化剤で処理することにより粗化部32を形成できる。
図4(d)に示したように、パターニング用レジスト31を水酸化ナトリウム溶液で剥離することにより、粗化部32を形成した電子部品17を実装する配線基板10aが得られる。
[電子部品の実装]
図5(a)粗化部32を形成した電子部品17を実装する配線基板10aの電子部品17に、図2、図3に示したように、実装する部位の外側、実装する電子部品17を取り巻くように接触角調整部位15を形成する。形成方法はインクジェット法や、スクリーン印刷などの印刷法にて、撥水撥油剤を塗布、乾燥することによって形成できる。また、フィルムに形成した材料を直接貼り付ける、転写法によって形成することも可能である。精度よく高速に製造できる点から、インクジェット法が好適である。
接触角調整部位15の表面粗さは、塗布材料の選定プロセスの選定により算術平均粗さRa(平均線から絶対値偏差の平均値)で0.30μmから1.00μmに形成することが可能であるが、必要により、形成後に研磨処理やプラズマ処理によって適切な表面粗さに平滑化してもよい。
図5(b)に示したように実装用バンプ14を形成後、電子部品17を実装した。電子部品17の実装は、バンプによる実装のほかに、導電性の金属を用いたピンによる接続やACP(異方性導電ペースト)、NCP(非導電性ペースト)による実装であってもよい。
図5(c)実装した電子部品17の直下にディスペンサ装置にてアンダーフィル剤16を注入することができる。注入時にディスペンサの針が接触した部位にアンダーフィル剤16によるブリード52が見られたが、針が基板を離れるとともにアンダーフィル剤16のブリード52は、電子部品17の直下に吸収され、残滓などは認められなかった。
図5(d)必要に応じて基板を加熱しアンダーフィル剤16を硬化した後、プラズマ照射、バフ研磨などの手段で、接触角調整部位15を除去することもできる。一般にアンダーフィル剤16に対する接触角を大きくした接触角調整部位15は、部品内蔵多層配線基板2を製造するにあたり、配線基板10を貼り合わせる際に、接着性の低下を招く。従って、部品内蔵多層配線基板2の設計によっては、アンダーフィル剤16を硬化した後に、接触角調整部位15を除去することによって、より接着を強固なものとできる。
上記に例示したプロセスは、配線基板10aに接触角調整部位15を形成後、電子部品17を実装後、アンダーフィル剤16を注入したものを例示した。配線基板10aに接触角調整部位15を形成後、アンダーフィル剤16を注入後に電子部品17を実装するプロセスであってもよい。
[部品内蔵多層配線基板の製造方法]
まず、部品を収納するための部品用穴(キャビティ)42を有する配線基板10bの作成を図6に従って説明する。
図6(a)に示したように、配線基板10bを用意する。配線基板10bは、単層の配線基板であってもよく、また図6に示したように二層の配線12を有する配線基板10bであっても、さらに多層の配線12を有する多層配線基板であってもよい。本例では絶縁層11としてガラスエポキシ基板を用い、絶縁層11の両面に銅の配線12を有し、両面の配線12は、銀のペーストで作成した基板積層用バンプ13にて導通がとられている配線基板を例示した。
図6(b)に示したように配線基板10b上の電子部品17を実装した配線基板10a上の配線12と導通をとりたい部位に、銀ペーストをつけた針を接触させることにより基板積層用バンプ13を形成することができる。
図6(c)基板積層用バンプ13を形成した配線基板10bにプリプレグ41を積層した。基板積層用バンプ13は未硬化のプリプレグを突破り図6(d)に示すような配線基板10bを形成することができる。
本発明において、プリプレグ41は、代表的には、熱硬化樹脂によって被覆された繊維(プリプレグ)が挙げられるが、限定するものではない。本発明においては、単に多層配線基板を形成するに当たり、接着機能を有する絶縁材料である。本発明においては、望ましくは、熱軟化性を有する材料を含んでいることが望ましい。
さらに、熱硬化性を有している材料が含まれていることが望ましい。貼り合わせ後にさらにほかに基板と貼り合わせる際に、最初の貼り合わせの際の熱圧着により硬化することにより、後工程での影響を受けることがない。すなわち、後工程での熱圧着の際に軟化して、配線12がずれる、絶縁層11がつぶれて配線12が短絡するといった影響を受けることがない。熱硬化性樹脂としては、エポキシ樹脂、ポリブタジエン樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、及びシアネート樹脂から選ばれる少なくとも一つの熱硬化性樹脂を利用することができる。
本発明において、熱軟化性を有する物質を含む絶縁材料を便宜的にプリプレグ41と表現するが、この際、プリプレグは繊維を含むものに限らないものとする。繊維の代わりに、シリカ、アルミナ、チタン酸バリウム等の無機フィラーを含んでいてもよいし、樹脂材料のみから形成されていてもよい。
また、熱軟化性を有する物質を含む絶縁層11の形成は、液体材料やインキ材料の塗布、フィルム材料、シート材料等が使用できる。
図6(d)部品を収納する部分に部品用穴(キャビティ)42を形成する。部品用穴(キャビティ)42の形成は、ルータ加工、打ち抜き、レーザ加工の等のいずれでもよい。
図7(a)に示したように、上記で製造した電子部品17を実装した配線基板10a、部品用穴42を形成した配線基板10b、及び配線基板10c(製造方法の詳細は示さず。部品用穴42を形成した配線基板10bの部品用穴42の形成を省略したプロセスで製造可能。)を一括積層した上、熱プレスをかけることによって、一体化した。(図7(b))この際に、プリプレグの樹脂によって部品用穴42の電子部品17との空間は、埋めることができる。
図7(c)必要に応じて、所定の部位にソルダーレジストを形成して部品内蔵多層配線基板2とすることができる。
<電子部品実装基板の製造方法>
[配線基板の製造方法]
実施例の一形態を説明する。
図4(a)に示すように、絶縁層11としてガラスエポキシ基板を用い、絶縁層11の両面に銅の配線12を有し、両面の配線12は、銀のペーストで作成した基板積層用バンプ13にて導通がとられている配線基板10aを用意した。
図4の(b)に示したように粗面化処理したい部位を残してパターニング用レジスト31を形成する。パターニング用レジスト31の形成は、液状レジストを塗布することにより形成した層をパターンを形成したマスクを介して露光し、炭酸ナトリウム溶液で現像することによりパターニング用レジスト31を形成した。
図4(c)に示したように粗面化処理したい部位を残してパターニング用レジスト31を形成した、電子部品17を実装する配線基板10aを黒化剤で処理することにより粗化部32を形成した。
図4(d)に示したように、パターニング用レジスト31を水酸化ナトリウム溶液で剥離することにより、粗化部32を形成した電子部品17を実装する配線基板10aを得た。
[電子部品の実装]
図5(a)粗化部32を形成した電子部品17を実装する配線基板10aの電子部品17に、図3に示したように、実装する部位の外側、実装する電子部品17を取り巻くようにインクジェット法にて、撥水撥油剤として、フッ素系コーティング剤AGCセイミケミカル株式会社製のSFE−700Hを塗布乾燥して接触角調整部位15を形成した。接触角形成部の算術平均粗さは、0.73μmとなった。
図5(b)に示したように実装用バンプ14をハンダにて形成後、電子部品17を実装した。
図5(c)実装した電子部品17の直下にディスペンサ装置にてアンダーフィル剤16を注入した。注入時にディスペンサの針が接触した部位にアンダーフィル剤16によるブリード52が見られたが、針が基板を離れるとともにアンダーフィル剤16のブリード52は、電子部品17の直下に吸収され、残滓などは認められなかった。
図5(d)基板を加熱しアンダーフィル剤16を硬化した後、プラズマアッシングにて、接触角調整部位15を除去した。
本実施例における電子部品実装基板1は、実装する電子部品17の直下に注入するアンダーフィル剤16などが、部品の外形よりも外側に大きくはみ出る形でフィレット51やブリード52を形成することがなく、アンダーフィル剤16が入り込めない部分が生じることのない電子部品実装基板1であった。
[部品内蔵多層配線基板の製造方法]
図6(a)に示したように、配線基板10bを用意する。配線基板10bは、絶縁層11としてガラスエポキシ基板を用い、絶縁層11の両面に銅の配線12を有し、両面の配線12は、銀のペーストで作成した基板積層用バンプ13にて導通がとられている配線基板を用意した。
図6(b)に示したように配線基板10b上の電子部品17を実装した配線基板10a上の配線12と導通をとりたい部位に、銀ペーストをつけた針を接触させることにより基板積層用バンプ13を形成した。
図6(c)基板積層用バンプ13を形成した配線基板10bにプリプレグ41を積層した。基板積層用バンプ13は未硬化のプリプレグを突破り、図6(d)に示すような配線基板10bを形成した。
図6(d)部品を収納する部分にルータ加工によって部品用穴(キャビティ)42を形成した。
図7(a)に示したように、上記で製造した電子部品17を実装した配線基板10a、部品用穴42を形成した配線基板10b、及び配線基板10c(製造方法の詳細は示さないが、部品用穴42を形成した配線基板10bの部品用穴42の形成を省略したプロセスで製造可能)を一括積層した上、熱プレスをかけることによって、一体化した。(図7(b))この際に、プリプレグの樹脂によって部品用穴42の電子部品17との空間は、埋められた。
図7(c)に示したように、必要に応じて、所定の部位にソルダーレジストを形成して部品内蔵多層配線基板2を形成した。本実施によって製造された部品内蔵多層配線基板2は、実装した電子部品17の周辺にアンダーフィル剤16やプリプレグ41の未充填部は存在しなかった。また、配線12や基板積層用バンプ13の接触不良もなく信頼性の高い、部品内蔵多層配線基板2であった。
本発明は、高密度の電子モジュールの構成する部品内蔵多層配線基板、もしくはその一部である電子部品実装基板の製造方法であり、効率よく、且つ、コストの上昇を抑えて、より高密度であり、信頼性が高い電子モジュールの製造に貢献する有用な発明である。
1 電子部品実装基板
2 部品内蔵多層配線基板
10 配線基板
10a (電子部品実装した)配線基板
10b (部品用穴を形成した)配線基板
10c (第三の)配線基板
11 絶縁層
12 配線
13 (基板積層用)バンプ
14 (実装用)バンプ
15 接触角調整部位
16 アンダーフィル剤16
17 電子部品
21 実装する電子部品の直下を示す仮想の線
31 パターニング用レジスト
32 粗化部
41 プリプレグ
42 部品用穴
43 ソルダーレジスト
51 フィレット
52 ブリード

Claims (5)

  1. 配線基板上に電子部品を実装し、前記配線基板と前記電子部品との間にアンダーフィル剤を注入する電子部品実装基板の製造方法において、
    少なくとも、
    前記配線基板の前記電子部品を実装する側の面であり、且つ、実装した前記電子部品の直下より外側に接触角調整部位を設ける工程の後に、
    アンダーフィル剤を注入する工程を有し、
    前記接触角調整部位は、注入するアンダーフィル剤に対する接触角が90度から170度となることを特徴とする電子部品実装基板の製造方法。
  2. 前記接触角調整部位が、少なくとも前記配線基板の前記電子部品を実装する側の面であり、且つ、実装した前記電子部品の直下より外側に位置する配線上を含むことを特徴とする請求項1に記載の電子部品実装基板の製造方法。
  3. 前記接触角調整部位を設ける手段が、撥水撥油剤の塗布であることを特徴とする請求項1、または請求項2に記載の電子部品実装基板の製造方法。
  4. 前記接触角調整部位の算術平均粗さを0.30μmから1.00μmとしたことを特徴とする請求項1、請求項2、または、請求項3に記載の電子部品実装基板の製造方法。
  5. 請求項1から請求項4に記載の電子部品実装基板の製造方法により製造された電子部品実装基板を用いたことを特徴とする部品内蔵多層配線基板の製造方法。
JP2012177911A 2012-08-10 2012-08-10 電子部品実装基板の製造方法 Pending JP2014036183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012177911A JP2014036183A (ja) 2012-08-10 2012-08-10 電子部品実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012177911A JP2014036183A (ja) 2012-08-10 2012-08-10 電子部品実装基板の製造方法

Publications (1)

Publication Number Publication Date
JP2014036183A true JP2014036183A (ja) 2014-02-24

Family

ID=50284964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012177911A Pending JP2014036183A (ja) 2012-08-10 2012-08-10 電子部品実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP2014036183A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837569B2 (en) 2020-08-19 2023-12-05 Kioxia Corporation Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2008071847A (ja) * 2006-09-13 2008-03-27 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2008071847A (ja) * 2006-09-13 2008-03-27 Renesas Technology Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837569B2 (en) 2020-08-19 2023-12-05 Kioxia Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US9456492B2 (en) Printed circuit board with warpage prevention layer
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US10098243B2 (en) Printed wiring board and semiconductor package
KR20130021689A (ko) 반도체 패키지 및 그 제조 방법
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
US9326372B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
JP6007044B2 (ja) 配線基板
US20180047661A1 (en) Wiring board
KR102231101B1 (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2009135391A (ja) 電子装置およびその製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20170029297A (ko) 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법
JP2014036183A (ja) 電子部品実装基板の製造方法
US20140284081A1 (en) Wiring substrate
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP2009231431A (ja) 多層プリント配線板およびこれを用いた半導体装置
KR101741794B1 (ko) 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법
US11991824B2 (en) Circuit board structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124