TW201304084A - 補強構件，半導體封裝，半導體裝置，半導體封裝之製造方法 - Google Patents

補強構件，半導體封裝，半導體裝置，半導體封裝之製造方法 Download PDF

Info

Publication number
TW201304084A
TW201304084A TW101120232A TW101120232A TW201304084A TW 201304084 A TW201304084 A TW 201304084A TW 101120232 A TW101120232 A TW 101120232A TW 101120232 A TW101120232 A TW 101120232A TW 201304084 A TW201304084 A TW 201304084A
Authority
TW
Taiwan
Prior art keywords
adhesive layer
conductor pattern
substrate
opening
semiconductor package
Prior art date
Application number
TW101120232A
Other languages
English (en)
Inventor
Ryoichi Okada
Kenya Tachibana
Iji Onozuka
Takeshi Hosomi
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW201304084A publication Critical patent/TW201304084A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明提供一種補強構件，其係接合於包含基板(21)、設置於基板(21)之一面側之第1導體圖案(221)、及設置於基板(21)之另一面側且與第1導體圖案(221)電性連接之第2導體圖案(224)的佈線基板(2)之上述一面及上述另一面中之至少一個面之補強構件(4)，且包含熱膨脹係數小於佈線基板(2)之板狀之本體(41)、及設置於本體(41)之一面側且用以接合本體(41)與佈線基板(2)之黏著層(42)。

Description

補強構件，半導體封裝，半導體裝置，半導體封裝之製造方法
本發明係關於一種補強構件、半導體封裝、半導體裝置、半導體封裝之製造方法。
近年來，伴隨著電子機器之高功能化及輕薄短小化之要求，電子零件之高密度積體化、進而高密度安裝化日益發展，該等電子機器中所使用之半導體封裝於較先前更加小型化且多銷化方面不斷取得進展。
伴隨著半導體封裝之小型化，於如先前之使用引線框架(lead frame)之形態之封裝中，在小型化方面已接近極限，故而最近作為於電路基板上安裝有晶片者，提出有球柵陣列(BGA，Ball Grid Array)、或晶片尺度封裝(CSP，Chip Scale Package)等區域安裝型之新的封裝方式。
BGA或CSP等新的封裝中所使用之插入物(interposer)通常係於將樹脂組成物含浸於纖維基材而成之基板上形成導體圖案或導體柱而成。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2002-270716號公報
專利文獻2：日本專利特開2003-142617號公報
專利文獻3：日本專利特開2004-311598號公報
專利文獻4：日本專利特開2006-66693號公報
如上述之插入物與晶片之熱膨脹係數差係較大，易於產生熱變形。又，插入物之面積通常大於晶片，故而未與晶片接觸之部分之面積較大。此種未與晶片接觸之部分具有如下問題：剛性極低，插入物產生熱變形，於晶片側翹曲，而使電性連接之可靠性下降。
根據本發明，提供一種補強構件，其係接合於包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案的佈線基板之上述一面及上述另一面中之至少一個面者；且包含板狀之本體、以及設置於上述本體之一面側且用以接合上述本體與上述佈線基板之黏著層；上述黏著層含有導熱材料。
根據本發明，由於補強構件之黏著層包含導熱性材料，故而可將來自佈線基板之熱傳遞至本體，且可抑制佈線基板之熱變形。
又，由於補強構件之本體為板狀，故而易於形成黏著層。而且，由於補強構件包含黏著層，故而可簡單地進行向佈線基板之接合。
進而，亦可提供包含上述補強構件之半導體封裝。
即，根據本發明，可提供一種半導體封裝，其特徵在於包 括：佈線基板，其包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案；半導體元件，其與上述第1導體圖案電性連接；以及上述補強構件，其係於上述一面及上述另一面中之至少一個面接合上述黏著層而成。
進而，根據本發明，亦可提供一種半導體封裝之製造方法，其特徵在於包括：第1步驟，其係準備包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案的佈線基板，並且準備至少1個包含本體、及設置於上述本體之一面側且含有導熱材料之黏著層的板構件；第2步驟，其係將至少1個上述板構件以使該板構件之上述黏著層為上述佈線基板側之狀態接合於上述佈線基板之上述一面及上述另一面中之至少一個面；以及第3步驟，其係藉由將接合於上述佈線基板之上述板構件加工成所需之形狀而獲得補強構件。
根據此種本發明之半導體封裝之製造方法，由於板構件上形成有黏著層，故而可簡單地進行板構件向佈線基板之接合。而且，由於黏著層包含導熱性材料，故而可將來自佈線基板之熱傳遞至本體，且可抑制佈線基板之熱變形。因此，可簡單地製造抑制了翹曲之半導體封裝。
進而，由於將板構件接合於佈線基板後對板構件進行加 工，故而可與佈線基板之導體圖案等之形狀相配合地加工板構件。
進而，根據本發明，亦可提供一種半導體封裝，其包括：佈線基板，其包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案；半導體元件，其與上述佈線基板之上述第1導體圖案或第2導體圖案電性連接；以及補強構件，其接合於上述佈線基板之上述一面；且上述補強構件包含黏著於上述佈線基板且含有導熱性材料之黏著層、及設置於該黏著層之本體；於上述本體中形成有貫通本體之開口部；於上述黏著層中形成有開口部，該開口部係與上述本體之開口部連通，並且使上述第1導體圖案露出；於自上述佈線基板之上述一面側俯視時，上述黏著層之上述開口部之周緣部係位於上述本體之上述開口部之內側；於上述黏著層之開口部內配置有與上述第1導體圖案連接之焊料凸塊。
此種半導體封裝可藉由上述半導體封裝之製造方法進行製造。
進而，根據本發明，亦可提供使用上述補強構件之半導體封裝之製造方法。
即，根據本發明，亦可提供一種半導體封裝之製造方法，其包括：第1步驟，其係準備佈線基板，該佈線基板包含基板、設置於上述基板之一面側之第1導體圖案、設置於上述 基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案、及以覆蓋上述第1導體圖案之方式設置於上述基板之上述一面側且具有使上述第1導體圖案之特定部位露出之開口之膜狀之阻焊劑，並且準備補強構件，該補強構件包含板狀之本體、及設置於上述本體之一面側且含有導熱性材料之黏著層，且形成有貫通上述本體及上述黏著層之貫通孔；以及第2步驟，其使上述補強構件之上述黏著層黏著於上述阻焊劑，且使上述貫通孔與上述阻焊劑之開口部連通。
根據本發明，提供一種可防止由熱導致之不良情形產生、且可簡單地接合於佈線基板之補強構件、包含該補強構件之半導體封裝、半導體裝置及使用該補強構件之上述半導體封裝之製造方法。
進而，提供一種可製造防止或抑制由熱導致之不良情形產生之半導體封裝之製造方法、利用該製造方法而製造之半導體封裝。
上述目的、及其他目的、特徵及優勢係藉由以下所述之較佳實施形態、及隨附於該實施形態之以下圖式而變得更加明確。
以下，基於圖式對本發明之實施形態進行說明。再者，於所有圖式中，對於相同之構成要素附上相同符號，而適當地省略其詳細說明以便不重複。
<第1實施形態> (半導體封裝)
首先，對本發明之半導體封裝進行說明。
圖1係模式性地顯示本發明之第1實施形態之半導體封裝之剖面圖，圖2係顯示圖1中所示之半導體封裝之俯視圖，圖3係顯示圖1中所示之半導體封裝之仰視圖，圖4至圖7係分別顯示圖1中所示之半導體封裝之製造方法之一例之圖。再者，於以下說明中，為了方便說明，而將圖1中之上側稱為「上」，將下側稱為「下」。又，於圖1至圖7中，分別為了方便說明而誇張地繪製半導體封裝之各部。
如圖1所示，半導體封裝1包括佈線基板2、搭載於該佈線基板2上之半導體元件3、第1補強構件(本發明之補強構件)4、及第2補強構件(本發明之補強構件)5。
根據此種半導體封裝1，即便於與半導體元件3接合之部分以外之部分，佈線基板2之兩面亦由第1補強構件4及第2補強構件5補強，故而使半導體封裝1整體之剛性增強。尤其，於本實施形態中，由於第1補強構件4及第2補強構件5之熱膨脹係數小於佈線基板2，故而可抑制或防止由佈線基板2與半導體元件3之熱膨脹係數差所引起之佈線基板2之翹曲。
又，由於無需提高佈線基板2本身之剛性而可使佈線基板2之厚度變薄，故而可提高佈線基板2之厚度方向上之導熱 性。除此以外，黏著層42、52包含導熱性材料。因此，可使佈線基板2之熱經由第1補強構件4及第2補強構件5而散放。進而可使來自半導體元件3之熱經由佈線基板2及第2補強構件5而逸出。因此，半導體封裝1可發揮優異之散熱性。
根據此種情況，可抑制佈線基板2之升溫，故而於此方面，亦可抑制或防止佈線基板2之翹曲。
以下，依序對半導體封裝1之各部進行詳細說明。
[佈線基板]
佈線基板2為支撐半導體元件3之基板，例如，為中繼其所搭載之半導體元件3與如下所述之母板200之電性連接之中繼基板(插入物)。又，佈線基板2之俯視形狀通常係設為正方形、長方形等四邊形。
佈線基板2包含基板21、導體圖案221、222、223、224、導體柱231、232、233、傳熱柱24、及阻焊劑25、26。
再者，於本實施形態中，導體圖案221構成設置於基板21之一面側之第1導體圖案，導體圖案224構成設置於基板21之另一面側、且與上述第1導體圖案電性連接之第2導體圖案。
基板21係由複數(於本實施形態中為3層)層絕緣層211、212、213所構成。更具體而言，基板21係依序積層絕緣層211、絕緣層212、絕緣層213而構成。再者，構成基板21 之絕緣層之數量並不限定於此，亦可為1或2層，或者亦可為4層以上。
各絕緣層211、212、213係由具有絕緣性之材料所構成。具體而言，各絕緣層211、212、213係由基材(纖維基材)與含浸於該基材之樹脂組成物所構成。
基材係用作各絕緣層211、212、213之芯材者。藉由包含此種基材，而可提高基板21之剛性。
作為基材，例如，可列舉由玻璃織布、玻璃不織布等玻璃纖維所構成之玻璃纖維基材，由以聚醯胺樹脂纖維、芳香族聚醯胺樹脂纖維、全芳香族聚醯胺樹脂纖維等聚醯胺系樹脂纖維、聚酯樹脂纖維、芳香族聚酯樹脂纖維、全芳香族聚酯樹脂纖維等聚酯系樹脂纖維、聚醯亞胺樹脂纖維、氟樹脂纖維等中之任一種以上為主成分之織布或不織布所構成之合成纖維基材，或以牛皮紙、棉短絨紙、棉絨與牛皮紙漿之混抄紙等為主成分之紙基材等。於該等中，作為上述基材，較佳為玻璃纖維基材。藉此，可提高基板21之剛性，並且可實現基板21之薄型化。進而，亦可使基板21之熱膨脹係數減小。
作為構成此種玻璃纖維基材之玻璃，例如，可列舉E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃等中之任一種以上。於該等中較佳為T玻璃。藉此，可使玻璃纖維基材之熱膨脹係數減小，藉此，可使基板21 之熱膨脹係數減小。
又，於絕緣層211、212、213包含基材之情形時，絕緣層211、212、213中之基材之含有率分別較佳為30~70 wt%，更佳為40~60 wt%。藉此，可確實地防止該等絕緣層之裂痕等破損，並且可使各絕緣層之電氣絕緣性及熱膨脹係數足夠低。再者，絕緣層211、212、213中之至少1層亦可不包含基材而僅由樹脂組成物構成。
此種含浸於基材之樹脂組成物係包含樹脂材料。作為上述樹脂材料，較佳係使用熱硬化性樹脂。
作為上述熱硬化性樹脂，例如，可列舉苯酚酚醛清漆樹脂、甲酚酚醛清漆樹脂、雙酚A酚醛清漆樹脂等酚醛清漆型酚系樹脂，未改質之可溶酚醛苯酚樹脂、以桐油、亞麻仁油、核桃油等進行改質所得之油改質可溶酚醛苯酚樹脂等可溶酚醛型苯酚樹脂等酚系樹脂，雙酚A環氧樹脂、雙酚F環氧樹脂等雙酚型環氧樹脂、酚醛清漆環氧樹脂、甲酚酚醛清漆環氧樹脂等酚醛清漆型環氧樹脂、聯苯型環氧樹脂等環氧樹脂，氰酸酯樹脂、脲(urea)樹脂、三聚氰胺樹脂等具有三環之樹脂，不飽和聚酯樹脂、雙馬來醯亞胺樹脂、聚胺基甲酸酯樹脂、鄰苯二甲酸二烯丙酯樹脂、聚矽氧樹脂、具有苯并環之樹脂、氰酸酯樹脂等中之任一種以上。
於該等中，尤佳為氰酸酯樹脂。藉此，可使基板21之熱膨脹係數充分地減小。進而，可使基板21之電氣特性(低介 電係數、低介質損耗係數等)優異。
又，上述樹脂組成物較佳為含有填料。即，絕緣層211、212、213較佳為分別含有填料。藉此，可使絕緣層211、212、213之熱膨脹係數降低。
作為上述填料，可列舉各種無機填料或有機填料。
作為無機填料(無機填充材料)，例如，可列舉二氧化矽、氧化鋁、矽藻土、氧化鈦、氧化鐵、氧化鋅、氧化鎂、金屬肥粒鐵等氧化物，氫氧化鋁、氫氧化鎂等氫氧化物，碳酸鈣(輕質、重質)、碳酸鎂、白雲石、碳鈉鋁石等碳酸鹽，硫酸鈣、硫酸鋇、硫酸銨、亞硫酸鈣等硫酸鹽或亞硫酸鹽，滑石、雲母、黏土、玻璃纖維、矽酸鈣、蒙脫石、膨潤土等矽酸鹽，硼酸鋅、偏硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等硼酸鹽，碳黑、石墨、碳纖維等碳，及其他鐵粉、銅粉、鋁粉、鋅白、硫化鉬、硼纖維、鈦酸鉀、鈦酸鋯酸鉛。
又，作為有機填料，可列舉合成樹脂粉末。作為該合成樹脂粉末，例如，可列舉醇酸樹脂、環氧樹脂、聚矽氧樹脂、酚系樹脂、聚酯、丙烯酸系樹脂、縮醛樹脂、聚乙烯、聚醚、聚碳酸酯、聚醯胺、聚碸、聚苯乙烯、聚氯乙烯、氟樹脂、聚丙烯、乙烯-乙酸乙烯酯共聚物等各種熱硬化性樹脂或熱塑性樹脂之粉末，或該等樹脂之共聚物之粉末。又，作為有機填料之另一例，可列舉芳香族或脂肪族聚醯胺纖維、聚丙烯纖維、聚酯纖維、芳香族聚醯胺纖維等。
於如上述之填料中，較佳為使用無機填料。藉此，可有效地降低絕緣層211、212、213之熱膨脹係數。又，亦可提高絕緣層211、212、213之傳熱性。
於無機填料中，尤佳為二氧化矽，就低熱膨脹性優異之方面而言，較佳為熔融二氧化矽(尤佳為球狀熔融二氧化矽)。
無機填料之平均粒徑並無特別限定，較佳為0.05~2.0 μm，尤佳為0.1~1.0 μm。藉此，無機填料可於絕緣層211、212、213中更均勻地分散，且可使絕緣層211、212、213之物理強度及絕緣性特別優異。
再者，上述無機填料之平均粒徑可藉由例如粒度分佈計(HORIBA製造，LA-500)進行測定。又，本說明書中，所謂平均粒徑，係指體積基準下之平均粒徑。
絕緣層211、212、213中之無機填充材料之含量分別並無特別限定，於將除去基材之樹脂組成物設為100 wt%時，較佳為30~80 wt%，尤佳為45~75 wt%。若含量為上述範圍內，則絕緣層211、212、213之熱膨脹係數足夠低，且吸濕性特低。
又，上述樹脂組成物除包含上述熱硬化性樹脂以外，亦可包含苯氧基樹脂、聚醯亞胺樹脂、聚醯胺-醯亞胺樹脂、聚苯醚樹脂、聚醚碸樹脂等熱塑性樹脂。
又，上述樹脂組成物視需要亦可包含顏料、抗氧化劑等上述成分以外之添加物。
又，絕緣層211、212、213既可由彼此相同之材料所構成，亦可由彼此不同之材料所構成。
如上述之由複數層所構成之基板21之平均厚度並無特別限定，較佳為30 μm以上且800 μm以下，更佳為30 μm以上且400 μm以下。
於此種基板21之絕緣層211之上表面形成有導體圖案221。又，於絕緣層211與絕緣層212之間介插有導體圖案222。又，於絕緣層212與絕緣層213之間介插有導體圖案223。又，於絕緣層213之下表面形成有導體圖案224。
該導體圖案221、222、223、224分別發揮包含複數根佈線之電路之功能。
作為導體圖案221、222、223、224之構成材料，只要為具有導電性者，則無特別限定，例如，可列舉銅、銅系合金、鋁、鋁系合金等各種金屬及各種合金。其中，作為上述構成材料，較佳為使用銅及銅系合金。銅及銅系合金之導電率相對較高。因此，可使佈線基板2之電氣特性良好。又，由於銅及銅系合金之導熱性亦優異，故而亦可提高佈線基板2之散熱性。
又，導體圖案221、222、223、224之平均厚度並無特別限定，較佳為5 μm以上且30 μm以下。
又，於絕緣層211中形成有於其厚度方向上貫通之導孔，於該導孔內設置有導體柱(連通柱(via post))231。該導體柱 231將絕緣層211於其厚度方向上貫通，且經由導體柱231使導體圖案221與導體圖案222導通。
同樣地，於絕緣層212中設置有於其厚度方向上貫通之導體柱(連通柱)232。
該導體柱232將絕緣層212於其厚度方向上貫通，且經由導體柱232使導體圖案222與導體圖案223導通。
又，於絕緣層213中設置有於其厚度方向上貫通之導體柱(連通柱)233。該導體柱233將絕緣層213於其厚度方向上貫通，且經由導體柱233使導體圖案223與導體圖案224導通。
又，於絕緣層211之上表面形成有於特定部位具有貫通孔之阻焊劑25。該阻焊劑25被覆導體圖案221，且導體圖案221之連接用電極部自上述貫通孔露出。於該露出之部分接合有金屬凸塊(焊料凸塊)31，經由該金屬凸塊31使半導體元件3與導體圖案221導通。
阻焊劑25具有絕緣性，其係為了防止焊料向導體圖案221之不需要之部位附著，或保護導體圖案221不受灰塵、熱、濕氣等損害，或維持導體圖案221間之電氣絕緣性而形成。作為此種阻焊劑25之構成材料，只要具有絕緣性，則無特別限定，例如，可使用以環氧樹脂為主材料之熱硬化性阻焊劑等。又，例如，亦可使用以PSR4000/AUS308、AUS703(太陽油墨製造公司製造)及SR-7200G(日立化成工業製造)之商 品名市售者。
阻焊劑25之形成方法並無特別限定，例如，可於塗佈熱硬化性阻焊劑並使其硬化後，藉由雷射加工形成貫通孔，亦可為網版印刷感光性液狀阻焊劑，並使其曝光硬化之方法。
又，於絕緣層213之下表面形成有於特定部位具有貫通孔之阻焊劑26。該阻焊劑26被覆導體圖案224，且導體圖案224之連接用電極部自上述貫通孔露出。於該露出之部分接合有金屬凸塊(焊料凸塊)71。該金屬凸塊71係用以使半導體封裝1例如相對於如下所述之母板電性連接者。
於本實施形態中，金屬凸塊71形成為大致球狀。再者，金屬凸塊71之形狀並不限定於此。
作為金屬凸塊71之構成材料，並無特別限定，例如，可使用錫-鉛系、錫-銀系、錫-鋅系、錫-鉍系、錫-銻系、錫-銀-鉍系、錫-銅系、錫-銀-銅系等各種焊劑材料(焊料)中之任一種以上。
又，於基板21中形成有於其厚度方向上貫通之複數個導孔，於該各導孔中設置有傳熱柱24。
該各傳熱柱24將基板21整體於其厚度方向上貫通，上端自絕緣層211之上表面露出，並且下端自絕緣層213之下表面露出。而且，傳熱柱24中，其上端與第1補強構件4接觸，下端與第2補強構件5接觸。
於本實施形態中，傳熱柱24係由傳熱柱部241、242、243 所構成。傳熱柱部241為貫通絕緣層211之實心之柱狀之構件。傳熱柱部242包括貫通絕緣層212之中空之第一部分、及與該中空部分242A連接且位於絕緣層212之正背面之第二部分。而且，傳熱柱部241與第二部分連接。又，傳熱柱部243與另一個第二部分連接。傳熱柱部243為貫通絕緣層213之實心之柱狀之構件。
而且，第1補強構件4之黏著層42進入至形成於阻焊劑25之開口部，且與自該開口部露出之傳熱柱24之一端部(傳熱柱部241)直接接觸。又，第2補強構件5之黏著層52進入至形成於阻焊劑26之開口部，且與自該開口部露出之傳熱柱24之另一端部(傳熱柱部243)直接接觸。
該各傳熱柱(導熱部)24具有高於上述基板21(絕緣層)之傳熱性。藉此，例如，可將熱有效率地自第1補強構件4經由傳熱柱24向第2補強構件5傳遞。其結果，可提高半導體封裝1之散熱性。
又，由於該各傳熱柱24將基板21於其厚度方向上貫通，故而可與公知之導體柱同樣地簡單且高精度地形成。
又，各傳熱柱24可為中空，亦可為實心。又，作為各傳熱柱24之橫剖面形狀，並無特別限定，例如，可列舉圓形、橢圓形、多邊形等。又，傳熱柱24之數量並無特別限定，為任意之數量，較佳為於不損及佈線基板2之機械強度之程度上儘量較多。
各傳熱柱24無助於電氣訊號之傳輸。藉此，可將熱更有效率地自第1補強構件4經由傳熱柱24向第2補強構件5傳遞。
於本實施形態中，複數個傳熱柱24係於俯視佈線基板2時，沿佈線基板2之外周部互相隔開間隔而並排設置。尤佳為複數個傳熱柱24係於俯視佈線基板2時，沿佈線基板2之外周部於圓周方向上以等間隔並排設置。藉此，可使佈線基板2之溫度分佈更均勻化。
又，複數個傳熱柱24係以於俯視佈線基板2時不與上述導體圖案221、222、223、224重疊之方式進行設置。藉此，可簡單地形成傳熱柱24，並且可防止傳熱柱24與導體圖案221、222、223、224之短路。
作為此種各傳熱柱24之構成材料，只要為具有高於上述基板21(絕緣層)之傳熱性者，則無特別限定，較佳為使用金屬材料。
作為上述金屬材料，例如，可列舉銅、銅系合金、鋁、鋁系合金等各種金屬及各種合金。其中，作為上述金屬材料，就傳熱性優異之觀點而言，較佳為使用銅、銅系合金、鋁、鋁系合金中之任一種以上。藉此，亦可提高佈線基板2之散熱性。
又，傳熱柱24之構成材料亦可與上述導體柱231~233之構成材料不同，但較佳為與導體柱231~233之構成材料 相同。
[半導體元件]
半導體元件3為例如積體電路元件(IC，Integrated Circuit)，更具體而言，例如，為邏輯IC、記憶體及發光受光元件等。
該半導體元件3接合於上述佈線基板2之基板21之上表面(一面)，且與作為第1導體圖案之導體圖案221電性連接。
具體而言，於半導體元件3之下表面設置有未圖示之複數個端子，該各端子經由金屬凸塊31與佈線基板2之導體圖案221之上述連接用電極部(端子)電性連接。藉此，使半導體元件3與佈線基板2之導體圖案221電性連接。
作為金屬凸塊31之構成材料，並無特別限定，與上述金屬凸塊71同樣地，例如，可使用錫-鉛系、錫-銀系、錫-鋅系、錫-鉍系、錫-銻系、錫-銀-鉍系、錫-銅系、錫-銀-銅系等中之任一種以上之各種焊劑材料(焊料)。
又，半導體元件3係經由黏著層32而黏著(接合)於佈線基板2之上表面。該黏著層32係由具有黏著性及絕緣性之材料所構成，例如，由底部填充材料之硬化物所構成。作為底部填充材料，並無特別限定，可使用公知之底部填充材料，亦可使用與用以形成下述絕緣材料81之焊料接合用阻焊劑相同者。
其中，亦可於半導體元件3之側面與第1補強構件4之貫 通孔4b之內面之間配置導熱性之構件(例如，銀漿)，而將半導體元件3之熱傳遞至第1補強構件4。
[第1補強構件]
第1補強構件(本發明之補強構件；加強件(stiffener))4係接合於上述佈線基板2之基板21之上表面(一面)之未接合有半導體元件3之部分。
此處，所謂補強構件接合於基板21之面，不僅包含與基板21之面直接接觸之情形，而且亦包含經由形成於基板21之面上之導體圖案或阻焊劑而間接地黏著於基板21之面之情形。該第1補強構件4包含本體41與設置於本體41之下表面(一面)且接合本體41與佈線基板2之黏著層42。
本體41之熱膨脹係數小於基板21，進而小於佈線基板2。藉此，藉由將補強構件安裝至佈線基板2，而可抑制基板21之熱膨脹，進而可抑制佈線基板2之熱膨脹。再者，佈線基板2之熱膨脹係數較佳為5 ppm/℃~25 ppm/℃。
此處，熱膨脹係數係指50℃~150℃時之面方向之平均線膨脹係數。
又，本體41形成為板狀。藉此，可使第1補強構件4之構成簡單且小型。
又，本體41之正背面呈平坦。由於在本體41之正背面未形成例如因形成佈線而形成之凹凸(例如，5 μm以上之凹凸)，而呈平坦，故而可容易地於本體41之正背面形成厚度 均勻之平坦之黏著層42。因此，可使黏著層42與佈線基板2表面確實地黏著。
本體41之與基板21為相反側之面(即上表面)較佳為位於與半導體元件3之與基板21為相反側之面(即上表面)為同一面上或較其靠基板21側(即下側)。藉此，於製造半導體封裝1時，於在設置第1補強構件4後設置半導體元件3之情形時，可容易地設置半導體元件3。
於本實施形態中，本體41之上表面與半導體元件3之上表面位於同一面上。藉此，可使半導體封裝1薄型化，並且可有效地抑制或防止佈線基板2之翹曲。又，於在本體41之上表面上設置其他構造體(例如，基板、半導體元件、散熱片等)之情形時，可穩定地進行該構造體之設置。
再者，亦可利用密封樹脂對本體41及半導體元件3進行鑄模。
又，如圖2所示，本體41係以包圍半導體元件3之周圍之方式進行設置。於本實施形態中，本體41形成為環狀(更具體而言為四角環狀)以包圍半導體元件3。藉此，可使藉由第1補強構件4來提高佈線基板2之剛性之效果優異。
又，本體41係以使與半導體元件3之間之距離(本體41之開口部412之內面與半導體元件3之外周面之間之距離)遍及半導體元件3之全周呈固定之方式而形成。藉此，增強本體41及半導體元件3之一體性，而較佳地發揮藉由該等 之佈線基板2之補強效果。
又，本體41與半導體元件3之熱膨脹係數差較佳為7 ppm/℃以下。藉此，半導體元件3及本體41一體地補強佈線基板2，而可抑制半導體封裝1整體之熱膨脹。
又，作為本體41之構成材料，只要具有如上述之熱膨脹係數，則無特別限定，例如，可使用金屬材料、陶瓷材料等之任一種，但於本實施形態中，係使用金屬材料。若本體41由金屬材料所構成，則可提高本體41之散熱性。其結果，可提高半導體封裝1之散熱性。
作為上述金屬材料，只要為具有如上述之熱膨脹係數者，則無特別限定，可使用各種金屬材料，但就實現散熱性及低熱膨脹之觀點而言，較佳為使用含有Fe之合金。
作為上述含有Fe之合金，例如，可列舉Fe-Ni系合金、Fe-Co-Cr系合金、Fe-Co系合金、Fe-Pt系合金、Fe-Pd系合金等中之任一種以上，尤佳為使用Fe-Ni系合金。
此種金屬材料不僅散熱性優異，而且熱膨脹係數較低，且，具有接近於通常之半導體元件3之熱膨脹係數之熱膨脹係數。因此，半導體元件3及本體41可一體地補強佈線基板2。
作為Fe-Ni系合金，只要為含有Fe及Ni者，則無特別限定，除Fe及Ni以外，亦可含有作為剩餘部分(M)之Co、Ti、Mo、Cr、Pd、Pt等金屬中之1種或2種以上之金屬。
更具體而言，作為Fe-Ni系合金，例如，可列舉Fe-36Ni合金(因瓦(invar))等Fe-Ni合金，Fe-32Ni-5Co合金(超因瓦(Super Invar))、Fe-29Ni-17Co合金(科伐合金)、Fe-36Ni-12Co合金(埃林瓦爾合金)等Fe-Ni-Co合金，Fe-Ni-Cr-Ti合金、Ni-28Mo-2Fe合金等Ni-Mo-Fe合金等中之任一種。又，Fe-Ni-Co合金係以例如KV-2、KV-4、KV-6、KV-15、KV-25等KV系列(NEOMAX材料公司製造)、Nivarox等商品名市售。又，Fe-Ni合金係以例如NS-5、D-1(NEOMAX材料公司製造)等商品名市售。又，Fe-Ni-Cr-Ti合金係以例如Ni-Span C-902(大同特殊金屬(DAIDO-SPECIAL METALS)公司製造)、EL-3(NEOMAX材料公司製造)等商品名市售。
又，作為Fe-Co-Cr系合金，只要為含有Fe、Co及Cr者則無特別限定，例如，可列舉Fe-54Co-9.5Cr(不鏽因瓦(Stainless Invar))等Fe-Co-Cr合金。再者，Fe-Co-Cr系合金除含有Fe、Co及Cr以外，亦可含有Ni、Ti、Mo、Pd、Pt等金屬中之1種或2種以上之金屬。
又，作為Fe-Co系合金，只要為含有Fe及Co者則無特別限定，除Fe及Co以外，亦可含有Ni、Ti、Mo、Cr、Pd、Pt等金屬中之1種或2種以上之金屬。
又，作為Fe-Pt系合金，只要為含有Fe及Pt者則無特別限定，除Fe及Pt以外，亦可含有Co、Ni、Ti、Mo、Cr、Pd等金屬中之1種或2種以上之金屬。
又，作為Fe-Pd系合金，只要為含有Fe及Pd者，則無特別限定，除Fe及Pd以外，亦可含有Co、Ni、Ti、Mo、Cr、Pt等金屬中之1種或2種以上之金屬。
尤其，本體41之熱膨脹係數較佳為0.5 ppm/℃以上且10 ppm/℃以下，更佳為1 ppm/℃以上且7 ppm/℃以下，再佳為1 ppm/℃以上且5 ppm/℃以下。藉此，可使半導體元件3與本體41之熱膨脹係數差減小，從而該等可作為一體補強佈線基板2。因此，可有效地防止佈線基板2之翹曲。
又，本體41與半導體元件3之熱膨脹係數差之絕對值較佳為7 ppm/℃以下，更佳為5 ppm/℃以下，再佳為2 ppm/℃以下。藉此，可使半導體元件3與本體41之熱膨脹係數差減小，從而該等可作為一體補強佈線基板2。因此，可有效地防止佈線基板2之翹曲。
就如上述之熱膨脹係數之觀點而言，於構成本體41之金屬材料為Fe-Ni系合金之情形時，上述Fe-Ni系合金中，Ni之含量較佳為30 wt%以上且50 wt%以下，Ni之含量更佳為35 wt%以上且45 wt%以下。藉此，可使本體41之熱膨脹係數接近於半導體元件3之熱膨脹係數。於此情形時，上述Fe-Ni系合金中，Fe之含量較佳為50 wt%以上且70 wt%以下，Fe之含量更佳為55 wt%以上且65 wt%以下。
又，於構成本體41之金屬材料為Fe-Ni系合金之情形時，上述Fe-Ni系合金中，Fe及Ni之合計含量較佳為85 wt%以 上且100 wt%以下，Fe及Ni之合計含量更佳為90 wt%以上且100 wt%以下。即，上述Fe-Ni系合金中，剩餘部分(M)之含量較佳為0 wt%以上且15 wt%以下，剩餘部分(M)之含量更佳為0 wt%以上且10 wt%以下。藉此，可使本體41之熱膨脹係數接近於半導體元件3之熱膨脹係數。
又，本體41之平均厚度係根據佈線基板2之熱膨脹係數、或佈線基板2之形狀、大小、構成材料等而決定，並無特別限定，例如，為0.02 mm以上且0.8 mm以下左右。
又，由於本體41係由金屬材料所構成，故而其表面具有導電性，且具有導熱性。
黏著層42係設置於本體41之下表面，於俯視本體41時，形成為與本體41之形狀大致相同之形狀。即，黏著層42係設置於本體41之整個下表面。黏著層42具有將本體41接合於佈線基板2之功能。
此種黏著層42具有導熱性，且係由含有樹脂材料與導熱材料之樹脂組成物所構成。藉此，充分地發揮作為黏著層之功能，且可獲得導熱性優異之黏著層42。因此，可將來自佈線基板2之熱有效率地傳遞至本體41，而可提高半導體封裝1之散熱性。又，黏著層42具有絕緣性。藉此，可防止導體圖案221與本體41之短路，從而提高半導體封裝1之可靠性。
作為上述樹脂組成物中所包含之樹脂材料，可列舉各種熱 塑性樹脂、各種熱硬化性樹脂。
作為熱塑性樹脂，例如，可列舉聚乙烯、聚丙烯、乙烯-乙酸乙烯酯共聚物等聚烯烴、改質聚烯烴、聚醯胺(例：尼龍6、尼龍46、尼龍66、尼龍610、尼龍612、尼龍11、尼龍12、尼龍6-12、尼龍6-66)、熱塑性聚醯亞胺、芳香族聚酯等液晶聚合物、聚苯醚、聚苯硫醚、聚碳酸酯、聚甲基丙烯酸甲酯、聚醚、聚醚醚酮、聚醚醯亞胺、聚縮醛、苯乙烯系、聚烯烴系、聚氯乙烯系、聚胺基甲酸酯系、聚酯系、聚醯胺系、聚丁二烯系、反聚異戊二烯系、氟橡膠系、氯化聚乙烯系等各種熱塑性彈性體等，或以該等作為主成分之共聚物、混合體、聚合物合金等，可使用該等中之1種或將2種以上加以混合而使用。
又，作為熱硬化性樹脂，例如，可列舉環氧樹脂、酚系樹脂、脲樹脂、三聚氰胺樹脂、聚酯(不飽和聚酯)樹脂、聚醯亞胺樹脂、聚矽氧樹脂、聚胺基甲酸酯樹脂等，可將該等中之1種或將2種以上加以混合而使用。
其中，作為黏著層42中所使用之樹脂材料，較佳為使用熱硬化性樹脂(尤其是硬化前呈液狀者)，更佳為使用酚系樹脂、環氧樹脂，尤佳為使用酚系樹脂。作為上述酚系樹脂，可列舉苯酚酚醛清漆樹脂、甲酚酚醛清漆樹脂、雙酚A酚醛清漆樹脂等酚醛清漆型酚系樹脂，未改質之可溶酚醛苯酚樹脂、以桐油、亞麻仁油、核桃油等進行改質所得之油改質 可溶酚醛苯酚樹脂等可溶酚醛型苯酚樹脂等酚系樹脂等。藉此，可將本體41與佈線基板2牢固地黏著，並且可有效地抑制黏著層42之熱膨脹係數。
作為上述樹脂組成物中所包含之導熱性材料，並無特別限定，較佳為無機填料(無機填充材料)。藉此，可進一步提高黏著層42之導熱性。
作為此種無機填料，例如，可列舉Au、Ag、Pt等金屬，二氧化矽、氧化鋁、矽藻土、氧化鈦、氧化鐵、氧化鋅、氧化鎂、金屬肥粒鐵等氧化物，氮化硼、氮化矽、氮化鎵、氮化鈦等氮化物，氫氧化鋁、氫氧化鎂等氫氧化物，碳酸鈣(輕質、重質)、碳酸鎂、白雲石、碳鈉鋁石等碳酸鹽，硫酸鈣、硫酸鋇、硫酸銨、亞硫酸鈣等硫酸鹽或亞硫酸鹽，滑石、雲母、黏土、玻璃纖維、矽酸鈣、蒙脫石、膨潤土等矽酸鹽，硼酸鋅、偏硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等硼酸鹽，碳黑、石墨、碳纖維等碳，其他鐵粉、銅粉、鋁粉、鋅白、硫化鉬、硼纖維、鈦酸鉀、鈦酸鋯酸鉛中之任一種以上。再者，於使用具有導電性者作為無機填料之情形時，視需要對黏著層42所接觸之部位實施絕緣處理。
其中，作為無機填料，就絕緣性及導熱性優異之觀點而言，較佳為二氧化矽、氧化鋁、矽藻土、氧化鈦、氧化鐵、氧化鋅、氧化鎂、金屬肥粒鐵等氧化物，氮化硼、氮化矽、氮化鎵、氮化鈦等氮化物中之任一種以上。
又，關於無機填料之平均粒徑(d50)，就提高導熱性之觀點及分散性之觀點而言，較佳為0.05~100 μm，更佳為1~50 μm。
進而，關於黏著層42中之無機填料之含量，就導熱性之觀點而言，較佳為20 wt%以上，更佳為30 wt%以上，就黏著層42之成形性之觀點而言，較佳為95 wt%以下，更佳為90 wt%以下。
於如此黏著層42包含導熱性材料之情形時，本體41亦由導熱性構件所構成，從而黏著層42與本體41表面直接接觸。
又，黏著層42之平均厚度並無特別限定，例如，為0.01 mm以上且0.2 mm以下左右。
如圖2所示，於此種第1補強構件4中形成有貫通孔4b。該貫通孔4b貫通本體41及黏著層42。如圖1所示，貫通孔4b係由貫通本體41之開口部412、及與該開口部412連通且貫通黏著層42之開口部423所構成。於本實施形態中，貫通本體41之上述開口部412之直徑與貫通黏著層42之開口部423之直徑相等。貫通孔4b係用以配置半導體元件3之孔，於自第1補強構件4之表面側俯視時，形成於第1補強構件4之中央部分。
又，於第1補強構件4中形成有複數個用以使導體圖案221之特定部位(連接用電極部)露出之貫通孔4a。貫通孔4a貫通本體41及黏著層42。即，貫通孔4a係由貫通本體41 之開口部411、及與該開口部411連通且貫通黏著層42之開口部420所構成。於本實施形態中，貫通本體41之上述開口部411之直徑與貫通黏著層42之開口部420之直徑相等。複數個貫通孔4a係沿第1補強構件4之內周部互相隔開間隔而並排設置。尤佳為複數個貫通孔4a係沿第1補強構件4之內周部於圓周方向上以等間隔並排設置。藉此，可使第1補強構件4之機械強度均勻化。於本實施形態中，貫通孔4a係以包圍貫通孔4b之方式進行配置。又，於貫通孔4a中配置下述金屬凸塊91，貫通孔4a之直徑大於金屬凸塊91，在金屬凸塊91與貫通孔4a之間填充絕緣材料82。若進行更詳細之說明，則於開口部411之內面與金屬凸塊91之間、及開口部420內面與金屬凸塊71之間填充有絕緣材料82。
於各貫通孔4a內設置有與自貫通孔4a露出之導體圖案221連接之金屬凸塊91、及形成於金屬凸塊91之周圍且防止金屬凸塊(焊料凸塊)91與本體41之接觸(短路)之絕緣性之絕緣材料82。金屬凸塊91係由與上述金屬凸塊71相同之材料所構成。金屬凸塊91自第1補強構件4之上表面向上方突出。藉此，可經由金屬凸塊91使半導體封裝1與位於其上方之其他半導體封裝電性連接。再者，絕緣材料82係由與下述絕緣材料81相同之材料所構成。
絕緣材料82包圍金屬凸塊91之導體圖案221側之基部側 面，且與金屬凸塊91接觸。又，絕緣材料82成為自金屬凸塊91之側面側朝向導體圖案221側逐漸擴展之形狀。即，絕緣材料82於自與佈線基板厚度方向正交之方向進行側面觀察時，成為梯形形狀。藉此，由絕緣材料82補強金屬凸塊91，且，藉由絕緣材料82防止金屬凸塊91與本體41之接觸。再者，絕緣材料82、81於半導體封裝中可為半硬化之狀態，亦可為完全硬化之狀態。
[第2補強構件]
第2補強構件(本案發明之補強構件；加強件)5係接合於佈線基板2之基板21之下表面(另一面)。該第2補強構件5與上述第1補強構件4同樣地，包含本體51與設置於本體51之上表面之導熱性之黏著層52。
本體51形成為板狀。藉此，可使第2補強構件5之構成簡單且小型。
本體51之熱膨脹係數小於基板21，進而小於佈線基板2。又，如圖3所示，本體51包含沿佈線基板2(基板21)之外周部(較導體圖案224靠外側)而設置之部分(框部)511、與設置於金屬凸塊71彼此之間之部分512。藉由本體51之部分511與佈線基板2(基板21)之接合，從而本體51可有效地補強佈線基板2。又，藉由本體51之部分512與佈線基板2之接合，而提高本體51之剛性。
若進行更具體之說明，則如圖1及3所示，本體51具有 與上述各金屬凸塊71非接觸且以包圍各金屬凸塊71之方式而形成之複數個開口部(貫通孔)513。藉此，可增大本體51於佈線基板2之下表面所佔之面積之比例。其結果，可使藉由本體51提高佈線基板2之剛性之效果優異。
此處，於本實施形態中，各開口部513於俯視時形成為圓形。再者，各開口部513之俯視形狀並不限定於此，例如，亦可為橢圓形、多邊形等。
又，各開口部513係與各金屬凸塊71相對應(一對一對應)地設置。藉此，可實現本體51之剛性之均勻化。又，亦可提高本體51之散熱性。
又，本體51係以與各金屬凸塊71之間之距離(即，俯視時之開口部513之壁面與金屬凸塊71之外周面之間之距離)遍及金屬凸塊71之全周呈固定之方式而形成。藉此，增強本體51及各金屬凸塊71之一體性，而較佳地發揮藉由該等之佈線基板2之補強效果。
又，與上述本體41同樣地，本體51與半導體元件3之熱膨脹係數差較佳為7 ppm/℃以下。藉此，本體51可有效地補強佈線基板2，從而可抑制半導體封裝1整體之熱膨脹。
又，作為本體51之構成材料，只要為具有如上述之熱膨脹係數者，則無特別限定，可使用與上述本體41之構成材料相同者，例如，可使用金屬材料、或陶瓷材料等，但於本實施形態中係使用金屬材料。若本體51係由金屬材料所構 成，則可提高本體51之散熱性。其結果，可提高半導體封裝1之散熱性。又，由於本體51係由金屬材料所構成，故而其表面具有導電性，且具有導熱性。
作為上述金屬材料，並無特別限定，就實現散熱性及低熱膨脹之觀點而言，較佳為使用Fe-Ni系合金。作為Fe-Ni系合金，可使用與上述本體41相同者。
尤其，本體51之熱膨脹係數較佳為0.5 ppm/℃以上且10 ppm/℃以下，更佳為1 ppm/℃以上且7 ppm/℃以下，再佳為1 ppm/℃以上且5 ppm/℃以下。藉此，可減小半導體元件3與本體51之熱膨脹係數差，從而本體51可有效地補強佈線基板2。因此，可有效地防止佈線基板2之翹曲。
又，本體51與半導體元件3之熱膨脹係數差之絕對值較佳為7 ppm/℃以下，更佳為5 ppm/℃以下，再佳為2 ppm/℃以下。藉此，可減小半導體元件3與本體51之熱膨脹係數差，從而本體51可有效地補強佈線基板2。因此，可有效地防止佈線基板2之翹曲。
又，本體51與本體41之熱膨脹係數差之絕對值較佳為2 ppm/℃以下，更佳為1 ppm/℃以下，再佳為0 ppm/℃。藉此，可減小本體41與本體51之熱膨脹係數差，且可防止由該等之熱膨脹係數差所引起之佈線基板2之翹曲。
就此種觀點而言，本體51之構成材料較佳為與本體41之構成材料同種或相同。
又，本體51之平均厚度係根據佈線基板2之熱膨脹係數、或佈線基板2之形狀、大小、構成材料等而決定，並無特別限定，例如，為0.02 mm以上且0.8 mm以下左右。
黏著層52係設置於本體51之上表面，於俯視本體51時，形成為與本體51之形狀大致相同之形狀。此種黏著層52為與上述黏著層42相同之構成，且可使用相同之樹脂組成物。即，黏著層52包含上述樹脂材料與導熱性材料。而且，黏著層52係與由導熱性構件所構成之本體51之導熱性之表面直接接觸。
黏著層52係設置於本體51之整個上表面。換言之，於第2補強構件中形成有貫通孔5a，該貫通孔5a使導體圖案224露出，並且配置有與該導體圖案224連接之金屬凸塊71。該貫通孔5a係由上述開口部513、與形成於黏著層52之開口部521所構成。形成於黏著層52之開口部521與開口部513連通。再者，於本實施形態中，開口部513之直徑與開口部521之直徑相等。
貫通孔5a之直徑大於金屬凸塊71，在貫通孔5a之內面與金屬凸塊71之間形成間隙，而將絕緣材料81填充至金屬凸塊71與貫通孔5a之間。若進行更詳細之說明，則於開口部513之內面與金屬凸塊71之間、及開口部521內面與金屬凸塊71之間填充有絕緣材料81。
於第2補強構件5與各金屬凸塊71之間設置有(填充有) 絕緣材料81。藉此，可防止第2補強構件5(本體51)與各金屬凸塊71之接觸。因此，可使半導體封裝1之可靠性優異，並且可提高第2補強構件5之剛性及散熱性。
又，絕緣材料81係以包圍金屬凸塊71之周圍之方式形成，且，接合於各金屬凸塊71。藉此，絕緣材料81補強金屬凸塊71。
絕緣材料81包圍金屬凸塊71之導體圖案224側之基部側面，且與金屬凸塊71接觸。又，絕緣材料81成為自金屬凸塊71之側面側朝向導體圖案224側逐漸擴展之形狀。藉此，由絕緣材料81補強金屬凸塊71，且，藉由絕緣材料82防止金屬凸塊71與本體51之接觸。
此種絕緣材料81具有絕緣性，且係包含樹脂材料而構成。此種絕緣材料81並無特別限定，例如，較佳為由具有熱硬化性之焊料接合用樹脂組成物所形成。
此種焊料接合用樹脂組成物(以下，亦稱為「硬化性助熔劑」)於焊料接合時發揮助熔劑之作用，繼而，藉由加熱使其硬化而發揮焊料接合部之補強材料之作用。又，上述焊料接合用樹脂組成物於焊料接合時，去除焊料接合面及焊料材料之氧化物等之有害物，而保護焊料接合面，並且進行焊料材料之精煉，而可實現強度較大之良好之接合。進而，焊料接合用樹脂組成物無需於焊料接合後藉由清洗等去除，而直接藉由加熱成為三維交聯之樹脂，從而發揮焊料接合部之補 強材料之作用。
上述焊料接合用樹脂組成物可包含例如具有酚性羥基之樹脂(A)及該樹脂之硬化劑(B)而構成。
作為具有酚性羥基之樹脂(A)，並無特別限制，例如，可列舉苯酚酚醛清漆樹脂、烷基苯酚酚醛清漆樹脂、多元苯酚酚醛清漆樹脂、可溶酚醛樹脂、聚乙烯酚樹脂等。
又，硬化性助熔劑中，樹脂(A)之含量較佳為硬化性助熔劑整體之20~80重量%，更佳為25~60重量%。若樹脂(A)之含量未達20重量%，則具有去除焊料及金屬表面之氧化物等之污垢之作用下降，焊料接合性不良之虞。若樹脂(A)之含量超過80重量%，則具有無法獲得具有充分之物性之硬化物，且接合強度與可靠性下降之虞。
又，由於具有酚性羥基之樹脂(A)之酚性羥基係藉由其還原作用而去除焊料及金屬表面之氧化物等之污垢，故而有效地發揮焊料接合之助熔劑之作用。
又，作為具有酚性羥基之樹脂(A)之硬化劑(B)，例如，可列舉環氧化合物、異氰酸酯化合物等。作為環氧化合物及異氰酸酯化合物，例如，可列舉雙酚系、苯酚酚醛清漆系、烷基苯酚酚醛清漆系、聯苯酚系、萘酚系、間苯二酚系等苯酚基質之環氧化合物、異氰酸酯化合物，或以飽和脂肪族、環狀脂肪族、不飽和脂肪族等之骨架作為基質進行改質之環氧化合物、異氰酸酯化合物等。
又，關於硬化劑(B)之調配量，硬化劑之環氧基、異氰酸酯基等反應性之官能基較佳為樹脂(A)之酚性羥基之0.5~1.5當量倍，更佳為0.8~1.2當量倍。若硬化劑之反應性之官能基未達羥基之0.5當量倍，則具有無法獲得具有充分之物性之硬化物，而補強效果變小，從而接合強度與可靠性下降之虞。若硬化劑之反應性之官能基超過羥基之1.5當量倍，則具有去除焊料及金屬表面之氧化物等之污垢之作用下降，從而焊料接合性不良之虞。
此種焊料接合用樹脂(硬化性助熔劑)為了藉由具有酚性羥基之樹脂(A)與該樹脂之硬化劑(B)之反應而形成具有良好之物性之硬化物，無需於焊料接合後藉由清洗去除助熔劑，而藉由硬化物保護焊料接合部，即便於高溫、多濕環境下亦可保持電氣絕緣性，從而可實現接合強度與可靠性較高之焊料接合。
再者，如上述之焊料接合用樹脂除包含具有酚性羥基之樹脂(A)與該樹脂之硬化劑(B)以外，亦可包含硬化性抗氧化劑(C)、於微晶狀態下分散之具有酚性羥基之化合物(D)及該化合物之硬化劑(E)、溶劑(F)、硬化觸媒、用以提高密接性或耐濕性之矽烷偶合劑、用以防止空隙之消泡劑、或者液狀或粉末之難燃劑等。
又，作為硬化性助熔劑，例如，亦可為包含熱硬化性樹脂、助熔劑活性化合物、及咪唑等硬化促進劑者。
作為熱硬化性樹脂，可列舉環氧樹脂、苯氧基樹脂、聚矽氧樹脂、氧雜環丁烷樹脂、酚系樹脂、(甲基)丙烯酸酯樹脂、聚酯樹脂(不飽和聚酯樹脂)、鄰苯二甲酸二烯丙酯樹脂、馬來醯亞胺樹脂、聚醯亞胺樹脂(聚醯亞胺前驅物樹脂)、雙馬來醯亞胺-三樹脂、氰酸酯樹脂等。尤佳為使用包含選自由環氧樹脂、(甲基)丙烯酸酯樹脂、苯氧基樹脂、聚酯樹脂、聚醯亞胺樹脂、聚矽氧樹脂、馬來醯亞胺樹脂、雙馬來醯亞胺-三樹脂、氰酸酯樹脂所組成之群中之至少1種之熱硬化性樹脂。其中，就硬化性與保存性、硬化物之耐濕性之觀點而言，較佳為使用環氧樹脂。
又，作為助熔劑活性化合物，較佳為具有酚性羥基及/或羧基之化合物。作為具有酚性羥基之化合物，例如，可列舉苯酚、鄰甲酚、2,6-二甲苯酚、對甲酚、間甲酚、鄰乙基苯酚、2,4-二甲苯酚、2,5-二甲苯酚、間乙基苯酚、2,3-二甲苯酚、2,4,6-三甲苯酚、3,5-二甲苯酚、對第三丁基苯酚、鄰苯二酚、對第三戊基苯酚、間苯二酚、對辛基苯酚、對苯基苯酚、雙酚F、雙酚AF、聯苯酚、二烯丙基雙酚F、二烯丙基雙酚A、三苯酚、四苯酚等含有酚性羥基之單體類，苯酚酚醛清漆樹脂、鄰甲酚酚醛清漆樹脂、雙酚F酚醛清漆樹脂、雙酚A酚醛清漆樹脂等含有酚性羥基之樹脂。
作為具有羧基之化合物，例如，可列舉脂肪族酸酐、脂環酸酐、芳香族酸酐、脂肪族羧酸、芳香族羧酸等。作為上述 脂肪族酸酐，可列舉琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。作為上述脂環酸酐，可列舉甲基四氫苯二甲酸酐、甲基六氫苯二甲酸酐、甲基雙環庚烯二甲酸酐、六氫苯二甲酸酐、四氫苯二甲酸酐、三烷基四氫苯二甲酸酐、甲基環己烯二羧酸酐等。作為上述芳香族酸酐，可列舉鄰苯二甲酸酐、偏苯三甲酸酐、苯均四酸二酐、二苯甲酮四甲酸二酐、乙二醇雙偏苯三酸酯、三偏苯三酸甘油酯等。
進而，作為具有羧基與酚性羥基之化合物，可列舉水楊酸、2,3-二羥基苯甲酸、2,4-二羥基苯甲酸、龍膽酸(2,5-二羥基苯甲酸)、2,6-二羥基苯甲酸、3,4-二羥基苯甲酸、浸食子酸(3,4,5-三羥基苯甲酸)等苯甲酸衍生物；1,4-二羥基-2-萘甲酸、3,5-二羥基-2-萘甲酸等萘甲酸衍生物；還原酚酞；雙酚酸等。其中，較佳為還原酚酞、龍膽酸、2,4-二羥基苯甲酸、2,6-二羥基苯甲酸，尤佳為還原酚酞、龍膽酸。
根據如以上所說明般而構成之半導體封裝1，即便於與半導體元件3接合之部分以外之部分，亦藉由第1補強構件4及第2補強構件5補強佈線基板2之兩面，故而使半導體封裝1整體之剛性增強。尤其，由於第1補強構件4及第2補強構件5之熱膨脹係數小於佈線基板2，故而與遍及佈線基板2之整個面而設置半導體元件3之情形同樣地，使半導體封裝1整體之剛性增強。因此，可抑制或防止由佈線基板2與半導體元件3之熱膨脹係數差所引起之佈線基板2之翹 曲。
由於藉由設置補強構件4、5而可抑制佈線基板2之翹曲之產生，故而可使佈線基板2之厚度變薄。由於可使佈線基板2之厚度變薄，故而可提高佈線基板2之厚度方向上之導熱性。除此以外，黏著層42、52包含導熱性材料。因此，可使佈線基板2之熱經由第1補強構件4及第2補強構件5而散放。進而，可使來自半導體元件3之熱經由佈線基板2及第2補強構件5而逸出。因此，半導體封裝1可發揮優異之散熱性。
根據此種情況，由於可抑制佈線基板2之升溫，故而於此方面，亦可抑制或防止佈線基板2之翹曲。
又，根據半導體封裝1，由於第1補強構件4包含具有絕緣性之黏著層42，故而可防止本體41與導體圖案221之短路，並且可使第1補強構件4簡單地接合於佈線基板2。關於第2補強構件5亦同樣。因此，如下所述，使半導體封裝1之製造簡單。
進而，於本實施形態中，補強構件4、5包含導熱性之黏著層42、52，且該黏著層42、52與傳熱柱24連接。可使半導體元件3中所產生之熱經由黏著層42、傳熱柱24而傳遞至黏著層52，進而傳遞至本體51而散放。
又，亦可使佈線基板2之熱經由傳熱柱傳遞至補強構件4、5而散放。
又，於本實施形態中，將絕緣材料82配置於金屬凸塊91與第1補強構件4之貫通孔4a之內面之間，而抑制金屬凸塊91與第1補強構件4之本體41之接觸。本體41之表面具有導電性，但藉由絕緣材料82可抑制電經由金屬凸塊91而流通至第1補強構件4之本體41，從而可製成可靠性較高之半導體封裝。
同樣地，將絕緣材料81配置於金屬凸塊71與第2補強構件之貫通孔5a之內面之間，而抑制金屬凸塊71與第2補強構件5之本體51之接觸。本體51之表面具有導電性，但藉由絕緣材料81可抑制電經由金屬凸塊71而流通至第2補強構件之本體51，從而可製成可靠性較高之半導體封裝。
進而，由於絕緣材料82(81)係以包圍金屬凸塊91(71)之方式而設置，故而可藉由絕緣材料82(81)補強金屬凸塊91(71)。
又，於本實施形態中，補強構件4(5)之黏著層42(52)係被覆阻焊劑25(26)。藉此，可藉由黏著層保護阻焊劑。
(半導體封裝之製造方法)
如以上所說明之半導體封裝1例如能以如下方式進行製造。
以下，基於圖4~圖7簡單地說明半導體封裝1之製造方法之一例。
半導體封裝1之製造方法包括[1]製造佈線基板2之步 驟、[2]將第1、第2補強構件4、5接合於佈線基板2之步驟、及[3]於佈線基板2上搭載半導體元件3之步驟。再者，步驟[2]、[3]之順序亦可顛倒。即，亦可於步驟[3]之後進行步驟[2]。
[1-A]
首先，如圖4(a)所示，準備於絕緣層212A之兩面設置金屬層222A、223A而成之積層體(例如包銅層板(copper-clad laminate))。
此處，絕緣層212A係用以形成上述佈線基板2之絕緣層212者。又，金屬層222A係用以形成上述佈線基板2之導體圖案222者。又，金屬層223A係用以形成上述佈線基板2之導體圖案223者。
[1-B]
其次，如圖4(b)所示，於包含絕緣層212A及金屬層222A、223A之積層體中形成貫通孔(導孔、通孔)。藉此，獲得絕緣層212。作為貫通孔之形成方法，並無特別限定，例如，可藉由照射雷射而形成。
[1-C]
其次，如圖4(c)所示，於特定之貫通孔內形成導體柱232。又，於特定之貫通孔內形成傳熱柱部242。作為導體柱232及傳熱柱部242之形成方法，分別並無特別限定，例如，可使用填充導電膏之方法、藉由無電電鍍進行嵌入之方法、藉 由電解電鍍進行嵌入之方法等。尤其，於使導體柱232及傳熱柱部242分別形成為中空狀之情形時，較佳地使用電解電鍍。
[1-D]
其次，如圖4(d)所示，將金屬層222A、223A分別選擇性地去除，並進行圖案化，藉此形成導體圖案222、223。作為上述圖案化之方法，並無特別限定，較佳地使用蝕刻。
如上述，而形成絕緣層212、導體圖案222、223、導體柱232及傳熱柱部242。
[1-E]
其次，如圖4(e)所示，於導體圖案222上黏貼包含絕緣層211A及金屬層221A之積層體。此時，以絕緣層211A與導體圖案222接觸之方式黏貼上述積層體。同樣地，於導體圖案223上黏貼包含絕緣層213A及金屬層224A之積層體。此時，以絕緣層213A與導體圖案223接觸之方式黏貼積層體。
此處，絕緣層211A為例如預浸體且用以形成上述佈線基板2之絕緣層211者，且為上述絕緣層211之樹脂組成物之未硬化物(半硬化物)含浸於基材而成者。同樣地，絕緣層213A為例如預浸體且用以形成上述佈線基板2之絕緣層213者，且為上述絕緣層213之樹脂組成物之未硬化物(半硬化物)含浸於基材而成者。
[1-F]
其次，如圖4(f)所示，於包含絕緣層211A及金屬層224A之積層體中形成貫通孔(導孔)H。藉此，獲得絕緣層211。同樣地，於包含絕緣層213A及金屬層224A之積層體中形成貫通孔(導孔)H。藉此，獲得絕緣層213。作為貫通孔H之形成方法，分別並無特別限定，可使用與上述步驟[1-B]相同之方法。
[1-G]
其次，如圖5(a)所示，於貫通孔H內形成導體柱231、233。又，於貫通孔H內形成傳熱柱部241、243。作為導體柱231、233及傳熱柱部241、243之形成方法，分別並無特別限定，例如，可使用填充導電膏之方法、藉由無電電鍍進行嵌入之方法、藉由電解電鍍進行嵌入之方法等。
[1-H]
其次，如圖5(b)所示，藉由使金屬層221A、224A分別圖案化，而形成導體圖案221、224。作為上述圖案化之方法，可使用與上述步驟[1-D]相同之方法。
[1-I]
其次，如圖5(c)所示，形成具有開口部之阻焊劑25、26。該阻焊劑25、26分別並無特別限定，例如，可藉由塗佈阻焊劑材料並使其曝光、顯影，且選擇性地去除而形成。
導體圖案221自阻焊劑25之開口部露出，導體圖案224 自阻焊劑26之開口部露出。
由以上步驟而獲得佈線基板2。
[2-A]
與上述步驟[1]區分開另外準備第1補強構件4及第2補強構件5。第1補強構件4及第2補強構件5例如能以如下方式進行製造，且可預先準備。再者，由於第1、第2補強構件4、5之製造方法彼此相同，故而以下以第1補強構件4之製造方法為代表進行說明，關於第2補強構件5之製造方法，省略其說明。
首先，如圖6(a)所示，準備包含板狀之本體41A、與形成於本體41A之一面(圖7中之上表面)之黏著層42A之基材(板構件)4A(於製造第2補強構件5之情形時，只要準備包含板狀之本體51A、與形成於本體51A之一面之黏著層52A之基材(板構件)5A即可，其他步驟與第1補強構件4之製造步驟相同)。
本體41A係用以形成上述第1補強構件4之本體41者，例如由金屬材料所構成。又，黏著層42A係用以形成第1補強構件4之黏著層42者，例如由含有樹脂材料與無機填料之上述樹脂組成物所構成。再者，雖然未圖示，但可於黏著層42A之上表面(若於圖7(a)中進行觀察則為下表面)設置用以防止由黏著層42A之乾燥或灰塵之附著等所導致之黏著力之下降之保護片材。
作為於本體41A之一面上設置黏著層42A之方法，例如，有於本體41A之一面上塗佈成為黏著層42A之清漆，並使其乾燥之方法。又，亦可採用將膜狀之黏著層42A黏貼於本體41A上之方法。
繼而，將基材4A加工成所需之形狀。具體而言，於基材4A中形成貫通孔4a、4b。藉此，如圖6(b)所示，獲得第1補強構件4。再者，作為將基材4A加工成所需之形狀之方法(形成貫通孔4a、4b之方法)，並無特別限定，例如，可使用打孔加工、乾式蝕刻、濕式蝕刻等各種蝕刻加工、雷射照射加工等。作為雷射，例如可使用CO2雷射、紫外線-釔鋁石榴石(UV-YAG，Ultraviolet-Yttrium Aluminium Garnet)雷射等。該等方法中，就可進行更微細之加工之方面而言，較佳為蝕刻或雷射照射加工。
[2-B]
其次，準備藉由上述[2-A]之步驟而製造之第1、第2補強構件4、5，且如圖7(a)所示，將第1補強構件4以使黏著層42為佈線基板2側之方式黏貼至佈線基板2之上表面之阻焊劑25，並且將第2補強構件5以使黏著層52為佈線基板2側之方式黏貼至佈線基板2之下表面之阻焊劑26。第1、第2補強構件4、5之黏貼可藉由例如真空加壓、層壓等進行。以使形成於阻焊劑25之複數個開口部與形成於補強構件4之貫通孔4a、4b分別連通之方式，黏貼第1補強構 件4。
同樣地，以使形成於阻焊劑26之複數個開口部與形成於補強構件5之貫通孔5a分別連通之方式，黏貼第2補強構件5。
[3-A]
其次，如圖7(b)所示，於在第1補強構件4內之貫通孔4b內、且佈線基板2之上表面塗佈底部填充材料後，利用回焊經由金屬凸塊31而接合半導體元件3。再者，於此情形時，使用如與上述絕緣材料81相同之具有助熔劑活性之樹脂作為底部填充材料。又，亦可於搭載半導體元件3，且使用助熔劑或焊料膏等藉由回焊將半導體元件3接合於佈線基板2後，將通常之毛細管底部填充材料填充至佈線基板2與半導體元件3之間並使其硬化。
[3-B]
其次，於在佈線基板2之下表面(第2補強構件之開口部513內)塗佈絕緣材料81A後，藉由回焊焊料接合金屬球(焊球)71A。
具體而言，如圖13(a)所示，於自各貫通孔5a露出之導體圖案224上分別塗佈絕緣材料81A。其後，將金屬凸塊71配置於絕緣材料81A上。藉此，絕緣材料81A被金屬凸塊71壓扁，而於第2導體圖案上擴展，並且包圍金屬凸塊71之周圍。其後，藉由以例如200~280℃×10~60秒之條件對 金屬凸塊71進行加熱，而將金屬凸塊71與第2導體圖案焊料接合(參照圖7(c))。
絕緣材料81A係用以形成上述絕緣材料81者，例如，為藉由加熱而硬化者。於形成絕緣材料81時，例如，將絕緣材料81A塗佈於佈線基板2之下表面，於上述焊料接合後，藉由加熱使絕緣材料81A硬化，藉此獲得絕緣材料81。
如此而獲得之絕緣材料81係如上述般以包圍金屬凸塊71之周圍之方式形成。此時，絕緣材料81A於焊料接合時發揮助熔劑之功能，且，藉由與金屬凸塊71A之界面張力而以環狀補強焊料接合部周邊之形狀硬化。
[3-C]
其次，於在貫通孔4a內塗佈絕緣材料82A後，藉由回焊焊料接合金屬球(焊球)91A。
具體而言，如圖13(b)所示，於自各貫通孔4a露出之導體圖案221上分別塗佈絕緣材料82A。其後，將金屬凸塊91配置於絕緣材料82A上。藉此，絕緣材料82A被金屬凸塊91壓扁，而於導體圖案221上擴展，並且包圍金屬凸塊91之周圍。其後，藉由以例如200~280℃×10~60秒之條件對金屬凸塊91進行加熱，而將金屬凸塊91與第1導體圖案焊料接合(參照圖7(d))。藉此，如圖7(d)所示，形成金屬凸塊91及絕緣材料82。
絕緣材料82A係用以形成上述絕緣材料82者，例如，為 藉由加熱而硬化者。於形成絕緣材料82時，例如，將絕緣材料82A塗佈於佈線基板2之下表面，於上述焊料接合後，藉由加熱使絕緣材料82A硬化，藉此獲得絕緣材料82。
如此而獲得之絕緣材料82係如上述般以包圍金屬凸塊91之周圍之方式形成。此時，絕緣材料82A於焊料接合時發揮助熔劑之功能，且，藉由與金屬凸塊91A之界面張力而以環狀補強焊料接合部周邊之形狀硬化。
如上述，而獲得半導體封裝1。
於此種本實施形態之製造方法中，將預先形成有貫通孔4a、4b(5a)之補強構件4(5)安裝至佈線基板2。於安裝至佈線基板2後，不進行於補強構件中形成貫通孔之加工，故而可防止於對補強構件4(5)進行加工時對佈線基板造成損傷。
(半導體裝置)
其次，基於較佳之實施形態對半導體裝置進行說明。
圖8係模式性地顯示包含圖1中所示之半導體封裝之半導體裝置之剖面圖。
如圖8所示，半導體裝置100包含母板(基板)200、作為搭載於該母板200之半導體封裝1的底部封裝300、及作為搭載於底部封裝300之另一半導體封裝的頂部封裝400。
於此種半導體裝置100中，半導體封裝1之金屬凸塊71接合於母板200之端子(未圖示)，並且半導體封裝1之金屬凸塊91接合於頂部封裝400之端子(未圖示)。藉此，使半 導體封裝1、頂部封裝400及母板200分別電性連接，且於該等之間進行電訊號之傳輸。
根據如以上所說明之半導體裝置100，由於包含如上述之散熱性及可靠性優異之半導體封裝1，故而可靠性優異。
再者，頂部封裝400視需要亦可省略。
<第2實施形態> (半導體封裝)
圖9係模式性地顯示本發明之第2實施形態之半導體封裝之剖面圖。再者，於以下說明中，為了方便說明，而將圖9中之上側稱為「上」，將下側稱為「下」。
以下，以與上述實施形態之相異點為中心對第2實施形態之半導體封裝進行說明，對於相同之事項，省略其說明。
第2實施形態之半導體封裝中，除第1、第2補強構件之黏著層兼作阻焊劑而不具有阻焊劑25、26之方面以外，其他方面與上述第1實施形態相同。
如圖9所示，半導體封裝1A之佈線基板2A成為自第1實施形態之佈線基板2中省略阻焊劑25、26所得之構成。而且，於佈線基板2A所包含之絕緣層211之上表面接合有第1補強構件4之黏著層42，且黏著層42與導體圖案221接觸。又，於絕緣層213之下表面接合有第2補強構件5之黏著層52，且黏著層52與導體圖案224接觸。該等黏著層42、52亦發揮保護佈線基板2之阻焊劑之功能。
再者，於佈線基板2之上表面中之不與第1補強構件4重疊之位置、即第1補強構件4之內側，且搭載半導體元件3之區域內未形成黏著層42。然而，於此種區域內形成黏著層32，且該黏著層32兼作阻焊劑。
同樣地，於佈線基板2之下表面中之不與第2補強構件5重疊之位置、即第2補強構件之內側，且接合金屬凸塊71之區域內未形成黏著層42。然而，於此種區域內塗佈有絕緣材料81，且該絕緣材料81兼作阻焊劑。
藉由設為此種構成，與第1實施形態相比可削減零件件數，故而可實現製造成本及製造步驟之削減、裝置之小型化(薄型化)。
<第3實施形態> (半導體封裝)
圖10係本發明之第3實施形態之第1、第2補強構件之剖面圖，圖11係使用圖10中所示之第1、第2補強構件而製造之半導體封裝之剖面圖。再者，於以下說明中，為了方便說明，而將圖10、圖11中之上側稱為「上」，將下側稱為「下」。
以下，以與上述實施形態之相異點為中心對第3實施形態之半導體封裝進行說明，對於相同之事項，省略其說明。
第3實施形態之半導體封裝1B中，除第1、第2補強構件之構成不同以外，其他方面與上述第1實施形態相同。再 者，於圖10中，使佈線基板2之形狀簡化。
如圖10所示，本實施形態之第1補強構件4B包含板狀之本體41、設置於本體41之下表面之黏著層42、及突起43B。本體41及黏著層42為與上述實施形態相同之構造、形狀，且形成有貫通孔4a、4b，但此處將圖示簡化。
突起43B自本體41突出，且貫通黏著層42。該突起43B係形成於將第1補強構件4B接合於佈線基板2之上表面時與傳熱柱24連接(接觸)之位置。
第2補強構件5B亦與此同樣地，包含板狀之本體51、設置於本體51之上表面之黏著層52、及突起53B。本體51及黏著層52為與上述實施形態相同之構造、形狀，且形成有貫通孔5a，但此處將圖示簡化。
突起53B自本體51突出，且貫通黏著層52。該突起53B係形成於將第2補強構件5B接合於佈線基板2之下表面時與傳熱柱24連接之位置。
作為此種突起43B、53B之構成材料，並無特別限定，就導熱性優異之觀點、及如下所述之與傳熱柱24之接合性之觀點而言，較佳為與本體41、51同樣地由金屬材料所構成。又，突起43B、53B可與本體41、51一體地形成，亦可作為不同個體而形成。再者，於本實施形態中，突起43B、53B係藉由電鍍而與本體41、51形成為不同個體。
例如，若將第1補強構件4B黏貼至佈線基板2之上表面， 並且將第2補強構件5B黏貼至佈線基板2之下表面，且藉由真空加壓等將該等相對於佈線基板2進行按壓，則如圖11所示，藉由其按壓力使突起43B、53B分別變形且壓接於傳熱柱24。藉此，可使佈線基板2之熱更有效率地經由突起43B、53B而傳遞至本體41、51，故而成為散熱性更優異之半導體封裝1B。又，除黏著層42、52之黏著力以外，亦可藉由突起43B、53B之壓接力將佈線基板2與第1、第2補強構件4B、5B接合，故而成為機械強度更高之半導體封裝1B。
再者，黏著層42、52經由突起43B、53B或本體41、51間接地與傳熱柱24接觸。
又，亦可於傳熱柱24表面預先印刷塗佈焊料膏，且對突起43B、45B進行定位，並進行加壓、加熱而使焊料與突起43B、45B合金化。藉由如此使接合部合金化，而增強佈線基板2與補強構件之一體性，從而成為機械強度更高之半導體封裝1B。
再者，亦可分別進行第1、第2補強構件4B、5B向佈線基板2之接合。即，亦可先將第1、第2補強構件4B、5B中之一者接合於佈線基板2，繼而，接合另一者。
又，於本實施形態中，黏著層42亦可與突起43B一併與傳熱柱直接接觸。同樣地，黏著層52亦可與突起45B一併與傳熱柱直接接觸。
<第4實施形態> (半導體封裝)
圖12係本發明之第4實施形態之半導體封裝之剖面圖。再者，於以下說明中，為了方便說明，而將圖12中之上側稱為「上」，將下側稱為「下」。
以下，以與上述實施形態之相異點為中心對第4實施形態之半導體封裝進行說明，對於相同之事項，省略其說明。
第4實施形態之半導體封裝中，除在第1、第2補強構件上形成有對準標記以外，其他方面與上述第1實施形態相同。再者，由於第1補強構件及第2補強構件為彼此相同之構成，故而以下以第1補強構件為代表進行說明，對於第2補強構件，省略其說明。
如圖12所示，於第1補強構件4C之本體41之上表面之特定位置上形成有對準標記44C。該對準標記44C亦可為1個，但較佳為例如，如4角中之至少2角等般，於不同位置上形成有2個以上。藉此，能以更佳之精度進行第1補強構件4C相對於佈線基板2之定位。此種對準標記44C能以例如藉由在本體41之上表面塗佈電鍍等而形成之凸部構成。根據此種第1補強構件4C，可容易地進行與佈線基板2之定位，且可更簡單且高精度地進行向佈線基板2之接合。
第1補強構件4C向佈線基板2之接合係例如以如下方式進行。首先，將佈線基板2固定於平台等，並且將第1補強 構件4C固定於可相對於平台移動之移動平台。繼而，一面藉由例如電荷耦合式(CCD，Charge-Coupled Device)相機等攝像手段檢測第1補強構件4C之各對準標記44C，一面使移動平台移動以使各對準標記44C位於特定位置。而且，於完成使第1補強構件4C移動以使各對準標記44C位於特定位置之操作後，使移動平台向平台側移動，從而將第1補強構件4C貼合於佈線基板2。
同樣地，於第2補強構件5C之本體51之下表面之特定位置上形成有對準標記54C。該對準標記54C亦可為1個，但較佳為例如，如4角中之至少2角等般，於不同位置上形成有2個以上。藉此，能以更佳之精度進行第2補強構件5C相對於佈線基板2之定位。此種對準標記54C能以例如藉由在本體51之下表面塗佈電鍍等而形成之凸部構成。
此種第2補強構件5C向佈線基板2之接合可利用與第1補強構件4C相同之方法進行。
根據此種方法，能以良好之精度進行補強構件4C、5C相對於佈線基板2之接合，因此可獲得可靠性較高之半導體封裝。尤其，由於第2補強構件5C包含以包圍金屬凸塊71之周圍之方式而形成之部分512，故而只要能以良好之精度進行第2補強構件5相對於佈線基板2之接合，則可更確實地防止部分512與金屬凸塊71之接觸。藉此，可提高金屬凸塊71之配設密度。又，如此，只要能以良好之精度進行 第1、第2補強構件4C、5C相對於佈線基板2之定位，則亦可實現半導體封裝1之小型化。
再者，亦可於佈線基板2上形成對準標記。於此情形時，例如，可利用形成導體圖案221之層而形成與第1補強構件4之對準標記44C相對應之對準標記，且可利用形成導體圖案224之層而形成與第2補強構件5之對準標記54C相對應之對準標記。而且，使用CCD相機等檢測第1補強構件4C之對準標記、與佈線基板2之對準標記，並且使第1補強構件4C及佈線基板2相對地移動以使該等成為特定之位置關係，藉此可進行第1補強構件4C相對於佈線基板2之定位。
<第5實施形態>
參照圖14~圖18對本實施形態進行說明。
本實施形態之半導體封裝1D之佈線基板2A不具有阻焊劑25、26。其他方面與上述第一實施形態相同。又，本實施形態之補強構件4D、5D之黏著層42D、52D之形狀與第一實施形態不同。又，本實施形態之半導體封裝之製造方法與上述各實施形態不同。關於其他方面，與第一實施形態相同。
以下進行詳細之說明。
如圖14所示，本實施形態之半導體封裝1D不具有阻焊劑25、26，補強構件4D、5D之黏著層42D、52D發揮作為 阻焊劑之功能。
第1補強構件4D包含與第一實施形態相同之本體41、及設置於本體41之一面之黏著層42D。於黏著層42D中形成有與本體41之開口部411連通之開口部420，且與本體41之開口部411一併形成有貫通孔4a。
又，於黏著層42D中形成有與本體41之開口部412連通之複數個開口部423。開口部423係貫通黏著層42D者，且設置於與金屬凸塊31相對應之部位。即，成為於本體41之開口部412之內側散佈複數個開口部423，且黏著層42D之開口部423自本體41之開口部412露出之狀態。開口部412之直徑大於開口部423，於自佈線基板之一面側之側進行俯視時，開口部423之周緣係位於開口部412之內側。而且，於複數個開口部412與開口部423中形成複數個貫通孔4b。藉由開口部423之周緣位於開口部412之內側，而可防止本體41與焊料凸塊接觸。
於其他方面，黏著層42D與第一實施形態之黏著層42相同。
另一方面，第2補強構件5D包含與第一實施形態相同之本體51、及設置於本體51之一面之黏著層52D。於黏著層52D中形成有與本體51之開口部513連通之開口部521，且與本體51之開口部513一併形成有貫通孔5a。
其中，形成於黏著層52D之開口部521之直徑小於本體 51之開口部513之直徑，且黏著層52之開口部521之周緣部自本體51之開口部513露出。藉由開口部521之周緣位於開口部513之內側，而可防止本體51與焊料凸塊接觸。
於其他方面，黏著層52D與第一實施形態之黏著層52相同。
其次，對本實施形態之半導體封裝之製造方法進行說明。
[1]第1步驟
首先，與第一實施形態同樣地製造佈線基板2A。佈線基板2A之製造步驟與第一實施形態之圖4、圖5(a)、(b)之步驟相同。再者，於本實施形態中，由於無需阻焊劑25、26，故而不實施圖5(c)之步驟。
其次，實施以下步驟。
(第1板構件4A之製造)
圖15(a)中所示之第1板構件4A係成為第1補強構件4D之構件。
首先，以與第一實施形態相同之方法，如圖15(a)所示，準備由金屬材料所構成之板狀之本體41A，繼而，於該本體41A之上表面(一面)上形成與上述實施形態相同之黏著層42A。黏著層42A為包含導熱性之無機填料與樹脂材料之導熱性之黏著層。藉此，獲得第1板構件4A。作為黏著層42A之形成方法並無特別限定，例如，可藉由將具有黏著性之片材層壓至本體41A之上表面而形成，又，可藉由利用網版 印刷等各種印刷方法塗佈黏著劑而形成。再者，為了抑制黏著層42A之黏著性之下降，較佳為於黏著層42A之表面預先積層保護片材(剝離片材)。
(第2板構件5A之製造)
第2板構件5A係成為第2補強構件5D之構件。
首先，如圖15(b)所示，準備由金屬材料所構成之板狀之本體51A，繼而，於該本體51A之上表面(一面)上形成與上述實施形態相同之黏著層52A。藉此，獲得第2板構件5A。黏著層52A為包含導熱性之無機填料與樹脂材料之導熱性之黏著層。作為黏著層52A之形成方法並無特別限定，例如，可藉由將具有黏著性之片材層壓至本體51A之上表面而形成，又，可藉由利用網版印刷等各種印刷方法塗佈黏著劑而形成。再者，為了抑制黏著層52A之黏著性之下降，較佳為於黏著層52A之表面預先積層保護片材(剝離片材)。
此處，可將第1板構件4A與第2板構件5A設為相同之構成，於此情形時，無需將第1板構件4A與第2板構件5A加以區別。即，亦可製造2個第1板構件4A，將其中之一者用作第2板構件5A，相反地，亦可製造2個第2板構件5A，將其中之一者用作第1板構件4A。
[2]第2步驟
如圖15(c)所示，將第1板構件4A以使黏著層42A為佈線基板2A側之方式黏貼(接合)至佈線基板2之上表面，並 且將第2板構件5A以使黏著層52A為佈線基板2側之方式黏貼(接合)至佈線基板2A之下表面。第1、第2板構件4A、5A向佈線基板2之黏貼可藉由例如真空加壓、層壓等而進行。
再者，第1、第2板構件4A、5A向佈線基板2A之黏貼可同時進行，亦可於將第1、第2板構件4A、5A中之一者向佈線基板2A黏貼後黏貼另一者，但較佳為同時進行。藉此可削減半導體封裝1之製造步驟。導體圖案221與黏著層42A直接接觸，並且沒入至黏著層42A，導體圖案224與黏著層52A直接接觸，並且沒入至黏著層52A。藉此，導體圖案221、224由作為阻焊劑之黏著層保護。
[3]第3步驟
首先，如圖16(a)所示，將第1板構件4A之本體41A加工成所需之形狀(俯視形狀)，並且將第2板構件5A之本體51A加工成所需之形狀。具體而言，形成貫通本體41A之開口部411、412、及貫通本體51A之開口部513。
作為加工方法，並無特別限定，例如，可列舉濕式蝕刻、乾式蝕刻等各種蝕刻方法、或照射雷射之方法，但較佳為使用濕式蝕刻。藉此，可對本體41A、51A進行高精度之加工。再者，本體41A、51A之加工可同時(於相同之步驟內)進行，亦可於進行過任一者之加工後進行另一者之加工。
繼而，於第1板構件4A之黏著層42A之特定部位形成用 以使導體圖案221露出之開口部420、423，並且於第2板構件5A之黏著層52A之特定部位形成用以使導體圖案224露出之開口部521。作為開口部之形成方法，並無特別限定，例如，可列舉經由去除本體41A、51A後之部分照射雷射之方法。藉此，可簡單地形成精度良好、微細且間距窄之開口。此處，作為雷射，可使用例如CO2雷射、UV-YAG雷射等。
即，於在本體41A、本體51A中形成開口部時，較佳為實施濕式蝕刻，於在黏著層42A、52A中形成開口部時，較佳為使用雷射。
藉由在本體41A、本體51A中形成開口部時進行濕式蝕刻，而可對黏著層42A、52A進行蝕刻，且不將其等去除而可容易地於金屬製之本體41A、51A中形成開口部411、412、513。其後，藉由在黏著層42A、52A中形成開口部時使用雷射，而可於黏著層42A、52A中形成直徑相對較小之開口部。
藉由以上步驟，而獲得設置於佈線基板2之兩面之第1補強構件4D及第2補強構件5D。
[4]第4步驟 [4-A]
其次，如圖16(b)所示，於在佈線基板2A之上表面上塗佈底部填充材料後，藉由回焊經由金屬凸塊31而接合半導 體元件3。各金屬凸塊31係配置於各開口部423內。再者，於此情形時，使用如與上述絕緣材料81相同之具有助熔劑活性之樹脂作為底部填充材料。又，亦可於搭載半導體元件3，且使用助熔劑或焊料膏等藉由回焊使半導體元件3接合於佈線基板2A後，將通常之毛細管底部填充材料填充至佈線基板2A與半導體元件3之間並使其硬化。
[4-B]
其次，如圖16(c)所示，於利用與第一實施形態相同之方法在佈線基板2A之下表面、即第2補強構件5之貫通孔5a內塗佈絕緣材料81A後，藉由回焊焊料接合金屬球(焊球)71A。金屬球係配置於開口部521及開口部513之內側。於搭載金屬球時，第2補強構件5發揮球搭載用遮罩之功能，故而無需準備遮罩，從而可降低製造成本。其後，藉由利用加熱使絕緣材料81A硬化，而形成金屬凸塊71及絕緣材料81。上述焊料接合並無特別限定，可藉由以使各金屬凸塊71抵接於佈線基板2A之下表面之方式進行配置，且於該狀態下以例如200~280℃×10~60秒之條件進行加熱而進行。
絕緣材料81係以包圍金屬凸塊71之周圍之方式形成。此時，絕緣材料81於焊料接合時發揮助熔劑之功能，且，藉由與金屬凸塊71A之界面張力而以環狀補強焊料接合部周邊之形狀硬化。
絕緣材料81係填充至開口部513與金屬凸塊71之間，但亦可填充至開口部521與金屬凸塊71之間。絕緣材料81之形狀與上述實施形態相同。
[4-C]
其次，於利用與第一實施形態相同之方法在佈線基板2A之上表面、即第1補強構件4之貫通孔4a內塗佈絕緣材料82A後，藉由回焊相對於佈線基板2A焊料接合金屬球(焊球)91A。金屬球係配置於開口部411及開口部420之內側。藉此，如圖7(d)所示，形成金屬凸塊91及絕緣材料82。上述焊料接合能以與上述金屬凸塊71時相同之方式進行。
絕緣材料82係填充至開口部411與金屬凸塊71之間、開口部420與金屬凸塊71之間。絕緣材料82之形狀與上述實施形態相同。
如上述，而獲得半導體封裝1。
根據此種半導體封裝之製造方法，由於在第1、第2板構件4A、5A中形成有黏著層42A、52A，故而可簡單地進行向該等佈線基板2A之接合。因此，可簡單地製造抑制了翹曲之半導體封裝1。又，由於黏著層42D、52D兼作阻焊劑，故而可省略另外形成阻焊劑之步驟。因此，可削減半導體封裝1之製造步驟。
又，於本實施形態中，於將第1板構件4A(或第2板構件5A)安裝至佈線基板2A後，於本體41A(51A)中形成開口 部，且於黏著層42A(52A)中形成開口部。
藉由如此，可與佈線基板2A之導體圖案相配合地於所需之位置形成各開口部。於預先製成補強構件，並將其黏貼至佈線基板2A之情形時，必須準確地實施佈線基板與補強構件之位置對準，但於本實施形態中，由於在將板構件黏貼至佈線基板2A後進行加工而製作補強構件，故而於佈線基板2之導體圖案與板構件之位置對準時無需費工夫。
又，於本實施形態中，黏著層42D之開口部423之直徑小於本體41之開口部412。於開口部423內配置焊料凸塊31，但由於開口部423之直徑小於開口部412，故而與將開口部423之直徑設為與開口部412相同之情形相比，易於藉由開口部423定位焊料凸塊31，從而可將焊料凸塊31配置於特定之位置。
進而，由於開口部412之直徑大於開口部423，故而於配置焊料凸塊31時，本體41不會阻礙其配置。
於第2補強構件中，開口部521之直徑亦小於開口部513，故而可發揮相同之效果。
(半導體裝置)
其次，基於較佳之實施形態對半導體裝置進行說明。
圖17係模式性地顯示包含圖14中所示之半導體封裝之半導體裝置之剖面圖。
如圖17所示，半導體裝置100包含母板(基板)200、作為 搭載於該母板200之半導體封裝1D的底部封裝300、及作為搭載於底部封裝300之另一半導體封裝的頂部封裝40。
於此種半導體裝置100中，半導體封裝1D之金屬凸塊71接合於母板200之端子(未圖示)，並且半導體封裝1D之金屬凸塊91接合於頂部封裝400之端子(未圖示)。藉此，使半導體封裝1D、頂部封裝400及母板200分別電性連接，且於該等之間進行電訊號之傳輸。
根據如以上所說明之半導體裝置100，由於包含如上述之散熱性及可靠性優異之半導體封裝1D，故而可靠性優異。
再者，頂部封裝400視需要亦可省略。
再者，如圖18所示，於第5實施形態中，亦可與第3實施形態同樣地於本體41(51)上設置突起43(53)。該突起43(53)為貫通黏著層42D、52D之導熱性之構件。
進而，亦可與第4實施形態同樣地於本體41(51)上形成位置對準標記。
<第6實施形態>
圖19中所示之本實施形態之半導體封裝1E係成為於第5實施形態之半導體封裝中設置有阻焊劑25、26之構造。
包含與第5實施形態相同之補強構件4D，但黏著層42D係以覆蓋阻焊劑25之方式形成。藉此，可提高阻焊劑25之耐久性，從而可歷經更長期地保護導體圖案221。其結果，提高半導體封裝1之可靠性。
此種黏著層42D中形成有複數個開口部423。複數個開口部423係與形成於阻焊劑25之開口部相對應地設置，且導體圖案221之特定部位(連接用電極部)自該開口部423露出。
由於導體圖案221自阻焊劑25之開口部露出，故而導體圖案221亦自黏著層42之開口部423露出。黏著層42D之開口部423位於阻焊劑之開口部之內側。
又，黏著層42D一體地被覆阻焊劑25之與導體圖案221為相反側之表面及阻焊劑25之開口部之內面。
又，於黏著層42D之開口部423之內側及本體41之開口部412之內側配置有焊料凸塊，該焊料凸塊31與導體圖案221連接。其他方面與第五實施形態之補強構件4D相同。
另一方面，半導體封裝1E包含與第五實施形態相同之補強構件5D。
黏著層52D係設置於本體51之上表面，且於特定部位形成有複數個開口部521。各開口部521係與本體51之開口部513相對應地設置。又，各開口部521係設置為與開口部513同心，且形成為具有小於開口部513之直徑之大致圓形。又，黏著層52係以覆蓋阻焊劑26之方式形成。導體圖案224之連接用電極部自該等各開口部521露出，且於該部位接合有金屬凸塊71。即，於黏著層52D之開口部之內側及本體之開口部之內側配置有焊料凸塊71，且該焊料凸塊 71與導體圖案224連接。
由於導體圖案224自阻焊劑26之開口部露出，故而導體圖案224亦自黏著層52D之開口部521露出。黏著層52D之開口部521位於阻焊劑26之開口部之內側。
又，黏著層52D一體地被覆阻焊劑26之與導體圖案224為相反側之表面及阻焊劑26之開口部之內面。
於其他方面，本實施形態之半導體封裝與第五實施形態之半導體封裝相同。
其次，對本實施形態之半導體封裝之製造方法進行說明。
首先，與第一實施形態同樣地製造佈線基板2。佈線基板2之製造步驟與第一實施形態之圖4、圖5(a)、(b)、(c)之步驟相同。
其次，實施以下步驟。
[1]第1步驟 (第1板構件4A之製造)
第1板構件4A係成為第1補強構件4D之構件。
首先，如圖20(a)所示，準備由金屬材料所構成之板狀之本體41A，繼而，於該本體41A之上表面(一面)上形成與上述實施形態相同之黏著層42A。黏著層42A為包含導熱性之無機填料與樹脂材料之導熱性之黏著層。藉此，獲得第1板構件4A。作為黏著層42A之形成方法並無特別限定，例如，可藉由將具有黏著性之片材層壓至本體41A之上表面 而形成，又，可藉由利用網版印刷等各種印刷方法塗佈黏著劑而形成。再者，為了抑制黏著層42A之黏著性之下降，較佳為於黏著層42A之表面預先積層保護片材(剝離片材)。
(第2板構件5A之製造)
第2板構件5A係成為第2補強構件5D之構件。
首先，如圖20(b)所示，準備由金屬材料所構成之板狀之本體51A，繼而，於該本體51A之上表面(一面)上形成與上述實施形態相同之黏著層52A。藉此，獲得第2板構件5A。黏著層52A為包含導熱性之無機填料與樹脂材料之導熱性之黏著層。作為黏著層52A之形成方法並無特別限定，例如，可藉由將具有黏著性之片材層壓至本體51A之上表面而形成，又，可藉由利用網版印刷等各種印刷方法塗佈黏著劑而形成。再者，為了抑制黏著層52A之黏著性之下降，較佳為於黏著層52A之表面預先積層保護片材(剝離片材)。
此處，可將第1板構件4A與第2板構件5A設為相同之構成，於此情形時，無需將第1板構件4A與第2板構件5A加以區別。即，亦可製造2個第1板構件4A，將其中之一者用作第2板構件5A，相反地，亦可製造2個第2板構件5A，將其中之一者用作第1板構件4A。
[2]第2步驟
如圖20(c)所示，將第1板構件4A以使黏著層42A為佈線基板2側之方式黏貼(接合)至佈線基板2之上表面，並且 將第2板構件5A以使黏著層52A為佈線基板2側之方式黏貼(接合)至佈線基板2之下表面。第1、第2板構件4A、5A向佈線基板2之黏貼可藉由例如真空加壓、層壓等而進行。
此時，阻焊劑25沒入至黏著層42A，而阻焊劑25表面由黏著層42A被覆。又，黏著層42A填充至阻焊劑25之開口部內。
同樣地，阻焊劑26沒入至黏著層52A，而阻焊劑26表面由黏著層52A被覆。又，黏著層52A填充至阻焊劑26之開口部內。
再者，第1、第2板構件4A、5A向佈線基板2之黏貼可同時進行，亦可於將第1、第2板構件4A、5A中之一者向佈線基板2黏貼後黏貼另一者，但較佳為同時進行。藉此可削減半導體封裝1之製造步驟。
[3]第3步驟
首先，如圖21(a)所示，將第1板構件4A之本體41A加工成所需之形狀(俯視形狀)，並且將第2板構件5A之本體51A加工成所需之形狀(形成貫通本體51A之開口部)。作為加工方法，並無特別限定，例如，可列舉濕式蝕刻、乾式蝕刻等各種蝕刻方法、或照射雷射之方法，但較佳為使用濕式蝕刻。藉此，可對本體41A、51A進行高精度之加工。再者，本體41A、51A之加工可同時(於相同之步驟內)進行，亦可於進行過任一者之加工後進行另一者之加工。
繼而，於第1板構件4A之黏著層42A之特定部位形成用以使導體圖案221露出之開口部，並且於第2板構件5A之黏著層52A之特定部位形成用以使導體圖案224露出之開口部。作為開口部之形成方法，並無特別限定，例如，可列舉經由去除本體41A、51A後之部分照射雷射之方法。藉此，可簡單地形成精度良好、微細且間距窄之開口。此處，作為雷射，可使用例如CO2雷射、UV-YAG雷射等。
即，於在本體41A、本體51A中形成開口部時，較佳為實施濕式蝕刻，於在黏著層中形成開口部時，較佳為使用雷射。
於該步驟中，選擇性地去除填充至阻焊劑25之開口部之內側之黏著層42A，而於阻焊劑25之開口部之內側形成黏著層42之開口部423。此時，以使填充至阻焊劑25之開口部之內側之黏著層42A沿阻焊劑25之開口部內面(側面)以膜狀保留之方式，選擇性地去除黏著層42A。
同樣地，選擇性地去除填充至阻焊劑26之開口部之內側之黏著層52A，而於阻焊劑26之開口部之內側形成黏著層52之開口部521。此時，以使填充至阻焊劑26之開口部之內側之黏著層52A沿阻焊劑26之開口部內面(側面)以膜狀保留之方式，選擇性地去除黏著層52A。
藉由以上步驟，於各黏著層42、52中形成開口部，並且阻焊劑25、26之與導體圖案為相反側之表面及阻焊劑25、 26之開口部內面由黏著層42、52被覆。
藉由以上步驟，而獲得設置於佈線基板2之兩面之第1補強構件4及第2補強構件5。
[4]第4步驟 [4-A]
其次，如圖21(b)所示，於在佈線基板2之上表面上塗佈底部填充材料後，藉由回焊經由金屬凸塊31而接合半導體元件3。各金屬凸塊31係配置於各開口部423內。再者，於此情形時，使用如與上述絕緣材料81相同之具有助熔劑活性之樹脂作為底部填充材料。又，亦可於搭載半導體元件3，且使用助熔劑或焊料膏等藉由回焊使半導體元件3接合於佈線基板2後，將通常之毛細管底部填充材料填充至佈線基板2與半導體元件3之間並使其硬化。
[4-B]
其次，如圖21(c)所示，於利用與第一實施形態相同之方法在佈線基板2之下表面、即第2補強構件5之開口部513內塗佈絕緣材料81A後，藉由回焊焊料接合金屬球(焊球)71A。金屬球係配置於開口部521及開口部513之內側。於搭載金屬球時，第2補強構件5發揮球搭載用遮罩之功能，故而無需準備遮罩，從而可降低製造成本。其後，藉由利用加熱使絕緣材料81A硬化，而形成金屬凸塊71及絕緣材料81。上述焊料接合並無特別限定，可藉由以使各金屬 凸塊71抵接於佈線基板2之下表面之方式進行配置，且於該狀態下，以例如200~280℃×10~60秒之條件進行加熱而進行。
所獲得之絕緣材料81係以包圍金屬凸塊71之周圍之方式形成。此時，絕緣材料81A於焊料接合時發揮助熔劑之功能，且，藉由與金屬凸塊71A之界面張力而以環狀補強焊料接合部周邊之形狀硬化。
絕緣材料81係填充至開口部513與金屬凸塊71之間，但亦可填充至開口部521與金屬凸塊71之間。絕緣材料81之形狀與上述實施形態相同。
[4-C]
其次，於利用與第一實施形態相同之方法在佈線基板2之上表面、即第1補強構件4之貫通孔4a內塗佈絕緣材料82A後，藉由回焊相對於佈線基板2焊料接合金屬球(焊球)91A。金屬球係配置於開口部411及開口部420之內側。藉此，如圖21(d)所示，形成金屬凸塊91及絕緣材料82。上述焊料接合能以與上述金屬凸塊71時相同之方式進行。
絕緣材料82係填充至開口部411與金屬凸塊71之間、開口部420與金屬凸塊71之間。絕緣材料82之形狀與上述實施形態相同。
如上述，而獲得半導體封裝1。
根據此種半導體封裝之製造方法，由於在第1、第2板構 件4A、5A上形成有黏著層42A、52A，故而可簡單地進行該等向佈線基板2之接合。因此，可簡單地製造抑制了翹曲之半導體封裝1。
(半導體裝置)
其次，基於較佳之實施形態對半導體裝置進行說明。
圖22係模式性地顯示包含圖19中所示之半導體封裝之半導體裝置之剖面圖。
如圖22所示，半導體裝置100包含母板(基板)200、作為搭載於該母板200之半導體封裝1E的底部封裝300、及作為搭載於底部封裝300之另一半導體封裝的頂部封裝400。
於此種半導體裝置100中，半導體封裝1E之金屬凸塊71接合於母板200之端子(未圖示)，並且半導體封裝1E之金屬凸塊91接合於頂部封裝400之端子(未圖示)。藉此，使半導體封裝1E、頂部封裝400及母板200分別電性連接，且於該等之間進行電訊號之傳輸。
根據如以上所說明之半導體裝置100，由於包含如上述之散熱性及可靠性優異之半導體封裝1E，故而可靠性優異。再者，頂部封裝400視需要亦可省略。
再者，如圖23所示，於第五實施形態中，亦可與第三實施形態同樣地於本體41(51)上形成突起43(53)。
進而，亦可與第四實施形態同樣地於本體41(51)上形成位置對準標記。
以上，對本發明之補強構件、半導體封裝及半導體裝置之圖示之實施形態進行了說明，但本發明並不限定於此，構成黏著體之各部能與可發揮相同功能之任意之構成者進行置換。又，亦可附加任意之構成物。
又，於上述實施形態中，半導體封裝包含第1補強構件與第2補強構件，但亦可省略第1補強構件及第2補強構件中之任一者。
又，於上述實施形態中，第1補強構件具有貫通孔，且於該貫通孔內形成金屬凸塊，但貫通孔及金屬凸塊亦可省略。
又，於上述實施形態中，於佈線基板中形成有傳熱柱，但亦可無傳熱柱。
再者，本發明係包含以下態樣者。
(1)一種補強構件，其係接合於包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案的佈線基板之上述一面及上述另一面之至少一面者；其特徵在於包括：板狀之本體，其係熱膨脹係數小於上述基板；以及黏著層，其設置於上述本體之一面側，且接合上述本體與上述佈線基板。
(2)如(1)之補強構件，其中，上述黏著層中包含將上述佈線基板之熱傳遞至上述本體之導熱材料。
(3)如(2)之補強構件，其中，上述黏著層係由含有樹脂材 料、及作為上述導熱材料之無機填料之樹脂組成物所構成。
(4)如(1)至(3)中任一項之補強構件，其中，上述黏著層具有絕緣性。
(5)如(1)至(4)中任一項之補強構件，其形成有貫通孔，該貫通孔係於接合於上述佈線基板之上述一面之狀態下，使上述第1導體圖案之特定部位露出。
(6)如(1)至(5)中任一項之補強構件，其中，上述本體係由金屬材料所構成。
(7)一種半導體封裝，其特徵在於包括：佈線基板，其包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案；半導體元件，其接合於上述基板之上述一面，且與上述第1導體圖案電性連接；以及如(1)至(6)中任一項之補強構件，其接合於上述一面及上述另一面之至少一面。
(8)一種半導體裝置，其特徵在於包含如(7)之半導體封裝。
(9)一種半導體封裝之製造方法，其特徵在於包括：第1步驟，其係準備包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案的佈線基板，並且準備至少1個包含熱膨脹係數小於上述基板之板狀之本體、及設置於上述本體之一面側之具有絕緣性之黏著層的板構件；第2步 驟，其係將至少1個上述板構件以使該板構件之上述黏著層為上述佈線基板側之狀態接合於上述佈線基板之上述一面及上述另一面之至少一面；以及第3步驟，其係藉由將接合於上述佈線基板之上述板構件加工成所需之形狀而獲得補強構件。
(10)如(9)之半導體封裝之製造方法，其中，上述黏著層亦發揮作為保護上述第1導體圖案及上述第2導體圖案中之至少其中一者之阻焊劑之功能。
(11)如(9)或(10)之半導體封裝之製造方法，其中，於上述第1步驟中，作為上述板構件，準備接合於上述佈線基板之上述一面之第1板構件、與接合於上述佈線基板之上述另一面之第2板構件，於上述第2步驟中，將上述第1板構件接合於上述佈線基板之上述一面，並且將上述第2板構件接合於上述佈線基板之上述另一面。
(12)如(9)至(11)中任一項之半導體封裝之製造方法，其中，於上述第3步驟中，藉由濕式蝕刻將上述板構件之上述本體加工成所需之形狀，並且藉由對上述黏著層照射雷射，而於上述黏著層之所需位置上形成開口。
(13)如(9)至(12)中任一項之半導體封裝之製造方法，其中，上述黏著層中包含將上述佈線基板之熱傳遞至上述本體之導熱材料。
(14)如(13)之半導體封裝之製造方法，其中，上述黏著層 係由含有樹脂材料、及作為上述導熱材料之無機填料之樹脂組成物所構成。
(15)如(9)至(14)中任一項之半導體封裝之製造方法，其中，上述補強構件之上述本體係由金屬材料所構成。
(16)如(9)至(15)中任一項之半導體封裝之製造方法，其包括於上述佈線基板上搭載半導體元件之第4步驟。
(17)一種半導體封裝，其特徵在於：其係藉由如(9)至(16)中任一項之製造方法進行製造而成。
(18)一種半導體裝置，其特徵在於包含如(17)之半導體封裝。
(19)一種半導體封裝之製造方法，其特徵在於包括：第1步驟，其係準備佈線基板，該佈線基板包含基板、設置於上述基板之一面側之第1導體圖案、設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案、以覆蓋上述第1導體圖案之方式設置於上述基板之上述一面側且具有使上述第1導體圖案之特定部位露出之開口之膜狀之第1阻焊劑、及以覆蓋上述第2導體圖案之方式設置於上述基板之上述另一面側且具有使上述第2導體圖案之特定部位露出之開口之膜狀之第2阻焊劑，並且準備至少1個板構件，該板構件包含熱膨脹係數小於上述基板之板狀之本體、及設置於上述本體之一面側之黏著層；第2步驟，其係將至少1個上述板構件以使該板構件之上述黏著層為上述佈線 基板側之狀態接合於上述佈線基板之上述一面及上述另一面之至少一面；以及第3步驟，其係藉由將接合於上述佈線基板之上述板構件加工成所需之形狀而獲得補強構件。
(20)如(19)之半導體封裝之製造方法，其中，於上述第1步驟中，作為上述板構件，準備接合於上述佈線基板之上述一面之第1板構件、與接合於上述佈線基板之上述另一面之第2板構件，於上述第2步驟中，將上述第1板構件接合於上述佈線基板之上述一面，並且將上述第2板構件接合於上述佈線基板之上述另一面。
(21)如(19)或(20)之半導體封裝之製造方法，其中，於上述第3步驟中，藉由濕式蝕刻處理將上述板構件之上述本體加工成所需之形狀，並且藉由對上述黏著層照射雷射，而於上述黏著層之所需位置上形成開口。
(22)如(19)至(21)中任一項之半導體封裝之製造方法，其包括於上述佈線基板上搭載半導體元件之第4步驟。
(25)一種半導體封裝之製造方法，其特徵在於包括：第1步驟，其係準備佈線基板，該佈線基板包含基板、設置於上述基板之一面側之第1導體圖案、設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案、以覆蓋上述第1導體圖案之方式設置於上述基板之上述一面側且具有使上述第1導體圖案之特定部位露出之開口之膜狀之第1阻焊劑、及以覆蓋上述第2導體圖案之方式設置於上述 基板之上述另一面側且具有使上述第2導體圖案之特定部位露出之開口之膜狀之第2阻焊劑，並且準備至少1個補強構件，該補強構件係將包含熱膨脹係數小於上述基板之板狀之本體、與設置於上述本體之一面側之黏著層的板構件加工成所需形狀而成；以及第2步驟，其係將至少1個上述補強構件以使該補強構件之上述黏著層為上述佈線基板側之狀態接合於上述佈線基板之上述一面及上述另一面之至少一面。
(26)如(25)之半導體封裝之製造方法，其包括於上述佈線基板上搭載半導體元件之第3步驟。
(27)如(19)至(26)中任一項之半導體封裝之製造方法，其中，上述黏著層中包含將上述佈線基板之熱傳遞至上述本體之導熱材料。
(28)如(27)之半導體封裝之製造方法，其中，上述黏著層係由含有樹脂材料、及作為上述導熱材料之無機填料之樹脂組成物所構成。
(29)如(19)至(28)中任一項之半導體封裝之製造方法，其中，上述黏著層具有絕緣性。
(30)如(19)至(29)中任一項之半導體封裝之製造方法，其中上述本體係由金屬材料所構成。
(31)一種半導體封裝，其特徵在於：其係藉由如(19)至(30)中任一項之製造方法進行製造而成。
(32)一種半導體裝置，其特徵在於包含如(31)之半導體封裝。
本申請案主張以於2011年6月6日申請之日本專利申請案2011-126242、2011-126243、2011-126244為基礎之優先權，並將其揭示內容全部併入本文中。
1、1A、1B、1D、1E‧‧‧半導體封裝
2、2A‧‧‧佈線基板
3‧‧‧半導體元件
4、4B、4C、4D‧‧‧第1補強構件
4a、4b、5a、H‧‧‧貫通孔
4A‧‧‧基材(第1板構件)
5A‧‧‧基材(第2板構件)
5、5B、5C、5D‧‧‧第2補強構件
21‧‧‧基板
24‧‧‧傳熱柱
25、26‧‧‧阻焊劑
31、71、91‧‧‧金屬凸塊(焊料凸塊)
32、42、42A、42D、52、52A、52D‧‧‧黏著層
41、41A、51、51A‧‧‧本體
43、43B、53、53B‧‧‧突起
44C、54C‧‧‧對準標記
71A、91A‧‧‧金屬球(焊球)
81、81A、82、82A‧‧‧絕緣材料
100‧‧‧半導體裝置
200‧‧‧母板
211、211A、212、212A、213、213A‧‧‧絕緣層
221、222、223、224‧‧‧導體圖案
222A、223A、221A、224A‧‧‧金屬層
231、232、233‧‧‧導體柱
241、242、243‧‧‧傳熱柱部
242A‧‧‧中空部分
300‧‧‧底部封裝
400‧‧‧頂部封裝
411、412、420、423、513、521‧‧‧開口部
511‧‧‧本體51之沿佈線基板2(基板21)之外周部而設置之部分(框部)
512‧‧‧本體51之設置於金屬凸塊71彼此之間之部分
圖1係模式性地顯示本發明之第1實施形態之半導體封裝之剖面圖。
圖2係顯示圖1中所示之半導體封裝之俯視圖。
圖3係顯示圖1中所示之半導體封裝之仰視圖。
圖4係顯示圖1中所示之半導體封裝之製造方法之一例之圖。
圖5係顯示圖1中所示之半導體封裝之製造方法之一例之圖。
圖6係顯示圖1中所示之半導體封裝之製造方法之一例之圖。
圖7係顯示圖1中所示之半導體封裝之製造方法之一例之圖。
圖8係模式性地顯示包含圖1中所示之半導體封裝之半導體裝置之剖面圖。
圖9係模式性地顯示本發明之第2實施形態之半導體封裝之剖面圖。
圖10係本發明之第3實施形態之第1、第2補強構件之剖面圖。
圖11係使用圖10中所示之第1、第2補強構件而製造之半導體封裝之剖面圖。
圖12係本發明之第4實施形態之半導體封裝之剖面圖。
圖13係顯示圖1中所示之半導體封裝之製造步驟之剖面圖。
圖14係模式性地顯示本發明之第5實施形態之半導體封裝之剖面圖。
圖15(a)、(b)、(c)係顯示圖14中所示之半導體封裝之製造步驟之剖面圖。
圖16(a)至(d)係顯示圖14中所示之半導體封裝之製造步驟之剖面圖。
圖17係模式性地顯示包含圖14中所示之半導體封裝之半導體裝置之剖面圖。
圖18係顯示本發明之第5實施形態之半導體封裝之變形例之剖面圖。
圖19係模式性地顯示本發明之第6實施形態之半導體封裝之剖面圖。
圖20(a)、(b)、(c)係顯示圖19中所示之半導體封裝之製造步驟之剖面圖。
圖21(a)至(d)係顯示圖19中所示之半導體封裝之製造步 驟之剖面圖。
圖22係模式性地顯示包含圖19中所示之半導體封裝之半導體裝置之剖面圖。
圖23係顯示本發明之第6實施形態之半導體封裝之變形例之剖面圖。
1‧‧‧半導體封裝
2‧‧‧佈線基板
3‧‧‧半導體元件
4‧‧‧第1補強構件
4a‧‧‧貫通孔
4b‧‧‧貫通孔
5‧‧‧第2補強構件
5a‧‧‧貫通孔
21‧‧‧基板
24‧‧‧傳熱柱
25‧‧‧阻焊劑
26‧‧‧阻焊劑
31‧‧‧金屬凸塊(焊料凸塊)
32‧‧‧黏著層
41‧‧‧本體
42‧‧‧黏著層
51‧‧‧本體
52‧‧‧黏著層
71‧‧‧金屬凸塊(焊料凸塊)
81‧‧‧絕緣材料
82‧‧‧絕緣材料
91‧‧‧金屬凸塊(焊料凸塊)
211‧‧‧絕緣層
212‧‧‧絕緣層
213‧‧‧絕緣層
221‧‧‧導體圖案
222‧‧‧導體圖案
223‧‧‧導體圖案
224‧‧‧導體圖案
231‧‧‧導體柱
232‧‧‧導體柱
233‧‧‧導體柱
241‧‧‧傳熱柱部
242‧‧‧傳熱柱部
243‧‧‧傳熱柱部
411‧‧‧開口部
412‧‧‧開口部
420‧‧‧開口部
423‧‧‧開口部
513‧‧‧開口部
521‧‧‧開口部

Claims (27)

  1. 一種補強構件，其係接合於包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案的佈線基板之上述一面及上述另一面中之至少一個面者；且包括：板狀之本體；以及黏著層，其設置於上述本體之一面側，且用以接合上述本體與上述佈線基板；上述黏著層含有導熱材料。
  2. 如申請專利範圍第1項之補強構件，其中，上述黏著層係由含有樹脂材料、及作為上述導熱材料之無機填料之樹脂組成物所構成。
  3. 如申請專利範圍第2項之補強構件，其中，上述無機填料之平均粒徑為0.05 μm以上、100 μm以下。
  4. 如申請專利範圍第1項之補強構件，其中，上述黏著層具有絕緣性。
  5. 如申請專利範圍第1至4項中任一項之補強構件，其中，形成有複數個貫通孔，該複數個貫通孔係用以於接合於上述佈線基板之上述一面時，使上述第1導體圖案之特定部位露出。
  6. 如申請專利範圍第1項之補強構件，其中，上述本體係由導熱性材料所構成；且 形成有導熱性之突起，該導熱性之突起係與上述本體連接，並且貫通上述黏著層。
  7. 如申請專利範圍第1項之補強構件，其中，上述本體係由金屬材料所構成。
  8. 一種半導體封裝，其特徵在於包括：佈線基板，其包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案；半導體元件，其與上述第1導體圖案電性連接；以及申請專利範圍第1項之補強構件，其係於上述一面及上述另一面中之至少一個面接合上述黏著層而成。
  9. 如申請專利範圍第8項之半導體封裝，其中，上述補強構件之黏著層係被覆上述第1導體圖案及上述第2導體圖案中之其中一導體圖案；於上述補強構件中形成有貫通上述黏著層及上述本體之貫通孔；上述一導體圖案自該貫通孔露出；該半導體封裝包含接合於自上述貫通孔露出之上述導體圖案之焊料凸塊；於上述補強構件之構成上述貫通孔之上述黏著層之內面與上述焊料凸塊之間、及構成上述貫通孔之上述本體之內面與上述焊料凸塊之間配置有絕緣材料。
  10. 如申請專利範圍第9項之半導體封裝，其中，上述絕緣材料係包圍上述焊料凸塊之周圍，並且以自上述焊料凸塊之側面朝向上述一導體圖案側逐漸擴展之方式填充至上述貫通孔。
  11. 如申請專利範圍第9項之半導體封裝，其中，上述絕緣材料包含助熔劑活性化合物及熱硬化性樹脂。
  12. 如申請專利範圍第8項之半導體封裝，其中，上述補強構件包含導熱性之上述本體、及含有導熱材料之上述黏著層；於上述基板中設置有貫通上述基板之傳熱部；於上述基板之一面及另一面側分別設置有上述補強構件；於上述傳熱部連接有各補強構件之上述黏著層，且經由上述傳熱部而連接有一對上述補強構件。
  13. 一種半導體裝置，其特徵在於包含申請專利範圍第8項之半導體封裝。
  14. 一種半導體封裝之製造方法，其特徵在於包括：第1步驟，其係準備包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案的佈線基板，並且準備至少1個包含本體、及設置於上述本體之一面側且含有導熱材料之黏著層的板構件；第2步驟，其係將至少1個上述板構件以使該板構件之上 述黏著層為上述佈線基板側之狀態接合於上述佈線基板之上述一面及上述另一面中之至少一個面；以及第3步驟，其係藉由將接合於上述佈線基板之上述板構件加工成所需之形狀而獲得補強構件。
  15. 如申請專利範圍第14項之半導體封裝之製造方法，其中，於上述第3步驟中，形成貫通上述板構件之上述黏著層及上述本體之貫通孔，而使上述佈線基板之第1導體圖案或第2導體圖案露出。
  16. 如申請專利範圍第15項之半導體封裝之製造方法，其中，於上述第2步驟中，使上述黏著層與上述佈線基板之第1導體圖案或第2導體圖案直接接觸，而將上述板構件接合於上述佈線基板；於上述第3步驟中，形成上述貫通孔，並且由作為阻焊劑之上述黏著層保護上述第1導體圖案或第2導體圖案；且該半導體封裝之製造方法包含於上述貫通孔內配置焊料凸塊之步驟。
  17. 如申請專利範圍第16項之半導體封裝之製造方法，其中，於上述第3步驟中，於上述本體中形成開口部後，於上述黏著層中形成開口部，該開口部係與上述本體之開口部連通 並且直徑小於上述開口部且周緣部係位於較上述本體之開口部之周緣部靠內側處，從而形成上述貫通孔；於在上述貫通孔內配置焊料凸塊之上述步驟中，於上述黏著層之上述開口部內配置上述焊料凸塊。
  18. 如申請專利範圍第15項之半導體封裝之製造方法，其中，於上述第1步驟中，準備具有阻焊劑之上述佈線基板，該阻焊劑係被覆上述第1導體圖案及上述第2導體圖案中之至少其中一者，且形成有使所被覆之導體圖案露出之開口部；於上述第2步驟中，藉由經由上述黏著層將上述本體固定於上述阻焊劑上而將上述板構件接合於上述佈線基板。
  19. 如申請專利範圍第18項之半導體封裝之製造方法，其中，於上述第2步驟中，以由上述黏著層嵌入於上述阻焊劑之上述開口部內部之方式，將上述黏著層壓接至上述阻焊劑；於第3步驟中，在上述本體中形成開口部後，以被覆上述阻焊劑之開口部內面之方式保留上述阻焊劑之上述開口部內部之上述黏著層，且選擇性地去除上述阻焊劑之上述開口部內部之上述黏著層，於上述黏著層中形成與上述本體之開口部連通之開口部，藉此形成上述貫通孔。
  20. 如申請專利範圍第15項之半導體封裝之製造方法，其中， 於上述第1步驟中，作為上述板構件，準備接合於上述佈線基板之上述一面之第1板構件、與接合於上述佈線基板之上述另一面之第2板構件；於上述第2步驟中，將上述第1板構件接合於上述佈線基板之上述一面，並且將上述第2板構件接合於上述佈線基板之上述另一面。
  21. 如申請專利範圍第15項之半導體封裝之製造方法，其中，於上述第3步驟中，藉由對上述板構件之上述本體進行濕式蝕刻而形成開口部，且藉由經由上述板構件之上述本體之開口部對上述黏著層照射雷射，而於上述黏著層之所需位置上形成開口部，從而形成上述貫通孔。
  22. 如申請專利範圍第15項之半導體封裝之製造方法，其中，上述黏著層係由含有樹脂材料、及作為上述導熱材料之無機填料之樹脂組成物所構成。
  23. 如申請專利範圍第15項之半導體封裝之製造方法，其中，上述補強構件之上述本體係由金屬材料所構成。
  24. 如申請專利範圍第15項之半導體封裝之製造方法，其中，包括於上述佈線基板上搭載半導體元件之第4步驟。
  25. 一種半導體封裝，其包括：佈線基板，其包含基板、設置於上述基板之一面側之第1導體圖案、及設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案；半導體元件，其與上述佈線基板之上述第1導體圖案或第2導體圖案電性連接；以及補強構件，其接合於上述佈線基板之上述一面；且上述補強構件包含黏著於上述佈線基板且含有導熱性材料之黏著層、及設置於該黏著層之本體；於上述本體中形成有貫通本體之開口部；於上述黏著層中形成有開口部，該開口部係與上述本體之開口部連通並且使上述第1導體圖案露出；於自上述佈線基板之上述一面側俯視時，上述黏著層之上述開口部之周緣部係位於上述本體之上述開口部之內側；於上述黏著層之開口部內配置有與上述第1導體圖案連接之焊料凸塊。
  26. 如申請專利範圍第25項之半導體封裝，其中，上述佈線基板具有阻焊劑，該阻焊劑係被覆上述第1導體圖案且具有使所被覆之上述第1導體圖案露出之開口部；上述阻焊劑之與上述第1導體圖案為相反側之表面、及上述阻焊劑之上述開口部內面係由上述黏著層被覆；上述黏著層中之被覆上述阻焊劑之上述開口部內面之部 分係構成上述黏著層之上述開口部之內面。
  27. 一種半導體封裝之製造方法，其包括：第1步驟，其係準備佈線基板，該佈線基板包含基板、設置於上述基板之一面側之第1導體圖案、設置於上述基板之另一面側且與上述第1導體圖案電性連接之第2導體圖案、及以覆蓋上述第1導體圖案之方式設置於上述基板之上述一面側且具有使上述第1導體圖案之特定部位露出之開口部之膜狀之阻焊劑，並且準備補強構件，該補強構件包含上述本體、及設置於上述本體之一面側且含有導熱性材料之黏著層，且形成有貫通上述本體及上述黏著層之貫通孔；以及第2步驟，其使上述補強構件之上述黏著層黏著於上述阻焊劑，且使上述貫通孔與上述阻焊劑之上述開口部連通。
TW101120232A 2011-06-06 2012-06-06 補強構件，半導體封裝，半導體裝置，半導體封裝之製造方法 TW201304084A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011126244 2011-06-06
JP2011126243 2011-06-06
JP2011126242 2011-06-06

Publications (1)

Publication Number Publication Date
TW201304084A true TW201304084A (zh) 2013-01-16

Family

ID=47295747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120232A TW201304084A (zh) 2011-06-06 2012-06-06 補強構件，半導體封裝，半導體裝置，半導體封裝之製造方法

Country Status (3)

Country Link
JP (1) JP5994776B2 (zh)
TW (1) TW201304084A (zh)
WO (1) WO2012169162A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870087A (zh) * 2014-12-31 2016-08-17 矽品精密工业股份有限公司 基板结构
TWI837804B (zh) * 2021-11-26 2024-04-01 日商Ｔｄｋ股份有限公司 電子零件內藏基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
JP7140481B2 (ja) * 2017-09-25 2022-09-21 日東電工株式会社 インダクタおよびその製造方法
KR102570270B1 (ko) * 2018-10-30 2023-08-24 삼성전자주식회사 반도체 패키지
CN111755409A (zh) * 2019-03-27 2020-10-09 恒劲科技股份有限公司 半导体封装基板及其制法与电子封装件及其制法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07221125A (ja) * 1994-01-27 1995-08-18 Toyota Autom Loom Works Ltd 半導体部品の実装構造及び絶縁性接着剤
JP2751913B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置用パッケージ
JP3320998B2 (ja) * 1996-12-06 2002-09-03 株式会社東芝 半導体装置及びその製造方法
JP2003204011A (ja) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP3870876B2 (ja) * 2002-08-27 2007-01-24 松下電工株式会社 半導体装置の製造方法
JP2008288463A (ja) * 2007-05-18 2008-11-27 Toppan Printing Co Ltd 多層配線基板
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870087A (zh) * 2014-12-31 2016-08-17 矽品精密工业股份有限公司 基板结构
TWI555145B (zh) * 2014-12-31 2016-10-21 矽品精密工業股份有限公司 基板結構
TWI837804B (zh) * 2021-11-26 2024-04-01 日商Ｔｄｋ股份有限公司 電子零件內藏基板

Also Published As

Publication number Publication date
JP5994776B2 (ja) 2016-09-21
JPWO2012169162A1 (ja) 2015-02-23
WO2012169162A1 (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
TW201304084A (zh) 補強構件，半導體封裝，半導體裝置，半導體封裝之製造方法
TWI611521B (zh) 半導體封裝及半導體裝置
JP5712615B2 (ja) 電子部品パッケージおよび電子部品パッケージの製造方法
TWI549248B (zh) 半導體封裝之製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR101640280B1 (ko) 전자 부품의 제조 방법 및 전자 부품
US9305895B2 (en) Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
WO2012035972A1 (ja) 半導体パッケージおよび半導体装置
JP2013084861A (ja) 半導体パッケージおよび半導体装置
JP2013080802A (ja) 補強部材の製造方法
WO2011118146A1 (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2013080805A (ja) 補強部材の製造方法
JP2013080806A (ja) 補強部材の製造方法
JP2013080804A (ja) 補強部材の製造方法
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
WO2012029526A1 (ja) 半導体パッケージおよび半導体装置
WO2012029579A1 (ja) 半導体パッケージおよび半導体装置
JP2013080803A (ja) 補強部材の製造方法
JP2007035989A (ja) 半導体装置
JP2013055290A (ja) 半導体パッケージおよび半導体装置
JP2014120631A (ja) 半導体素子の製造方法および半導体装置の製造方法
JP2011091217A (ja) 半導体パッケージの製造方法