JPH0196991A - 厚膜複合部品の製造方法 - Google Patents

厚膜複合部品の製造方法

Info

Publication number
JPH0196991A
JPH0196991A JP62254879A JP25487987A JPH0196991A JP H0196991 A JPH0196991 A JP H0196991A JP 62254879 A JP62254879 A JP 62254879A JP 25487987 A JP25487987 A JP 25487987A JP H0196991 A JPH0196991 A JP H0196991A
Authority
JP
Japan
Prior art keywords
thick film
ferrite
conductor pattern
sintered
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62254879A
Other languages
English (en)
Inventor
Kiichi Nakamura
中村　喜一
Masami Itakura
正己 板倉
Yasuhiko Atsumi
渥美　泰彦
Hideo Watanabe
秀雄 渡辺
Youichi Kanagawa
洋一 神奈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP62254879A priority Critical patent/JPH0196991A/ja
Publication of JPH0196991A publication Critical patent/JPH0196991A/ja
Priority to US07/436,124 priority patent/US4987009A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＬＣ複合部品、ＬＣＲ複合部品等を構成する
ための厚膜複合部品（ＬＣＲ内蔵印刷多層基板を含む）
の製造方法に関する。
（発明の概要） 本発明は、Ｌ　Ｃ複合部品、ＬＣＲ複合部品等をｔＩＹ
ｔ成するための厚膜複合部品の製造方法において、低温
焼成可能なペースト状のフェライト原材料を用いてセラ
ミック基板上に磁気特性及び膜強度の優れたフェライト
焼結膜を形成して、インダクタのインダクタンス値の増
大や、基板上の回路のシールド効果の向上を図り得るよ
うにしたものである。
（従来の技術及び問題点） 従来、厚膜ハイブリッドＩＣや多層基板を構成する厚膜
複合部品として、セラミック基板上に被着形成される多
層の厚膜導体パターン間に誘電体の絶縁膜を介在させた
ものが知られている。この場合は、インダクタのインダ
クタンス値を大きくすることが困難な嫌いがある。
また、実公昭５９−４３６９０号のように、磁性体層と
コイル形成用導体との積層体構造も知られている。
しかし、従来一般的な磁性体層は、フェライト原材料を
１５００℃程度の高温で焼結してフェライト焼結体とし
、該７工ライト焼結体を粉砕し、さらに他の材料を加え
てペースト状にしたフェライトペーストを用いるもので
あり、該フェライトペーストを基板上に印刷塗布し、固
化させて得られるものである。このため、このようなフ
ェライトペーストが固化して得られる磁性体層は、７工
ライト焼結体に比較して７工ライト粒子の密度や膜強度
が低下する嫌いがある。
（問題点を解決するための手段） 本発明は、上記の点に鑑み、厚膜導体パターンが被着形
成される基板上において、該厚膜導体パターンと同程度
の焼成温度で良好な磁気特性及び膜強度のフェライト焼
結膜を形成することにより、基板上のインダクタのイン
ダクタンス値の増大や、基板上の回路のシールド効果の
改善を図った厚膜複合部品の製造方法を提供しようとす
るものである。
本発明の厚膜複合部品の製造方法は、セラミック基板上
に、厚膜導体パターンを形成するとともに、ペースト状
の７エ２イト原材料を塗布し、６００乃至１２００℃の
温度範囲で焼結してフェライト焼結膜を形成するもので
あり、これにより従来技術の問題点を解消している。
（作用） 本発明においては、セラミック基板上において厚膜導体
パターン間に介在すべき磁気特性の優れたフェライト焼
結膜を形成でき、該フェライト焼結膜は、従来のフェラ
イトペーストを固化させた磁性体膜（１５００℃以上で
予め完全焼結したフェライトを粉砕して得たフェライト
粒子を含有するもの）に比較して７工ライト粒子の密度
及び膜強度が大きく、透磁率が高く、基板上に構成され
るインダクタのインダクタンス値の増大を図ることがで
きる。さらに、セラミック基板の裏面や１ユ面の被覆層
としてフェライト焼結膜を設′ければ、電波障害の防止
にも有効となる。
（実施例） 以下、本発明に係る厚膜複合部品の製造方法の実施例を
ＬＣフィルタを構成する場合を例にとって説明する。
まず、第１図のように、アルミナ等のセラミック基板（
予め焼結済み）１上に銀ペースト等のスクリーン印刷、
焼き付けにより第１の厚膜導体パターン２を形成する。
次に、第２図のように、セラミック基板１及び第１の厚
膜導体パターン２上にペースト状フェライト原材料［Ｆ
　ｅ２０３等のフェライト原料粉体（仮焼後に粉体とし
たものであってもよい）と有機物ビヒクルとをペースト
状に混合したちの；この組成については後述する１をス
クリーン印刷で塗布し、６００乃至１２００℃の温度範
囲で３０乃至１００分間加熱して焼結し、フェライト焼
結膜３を形成する。ここで、フェライト焼結ｖ！、３に
は、後工程で設けるＰｔ５２の厚膜導体パターンに接続
することが必要な前記第１の厚膜導体パターン２の特定
位置に対応する部分には接続用穴４が同時に形成され、
この接続用穴４には前記第１の厚膜導体パターン２が露
出している。
その後、第３図のように、前記フェライト焼結膜３上に
銀ペースト等のスクリーン印刷、焼き（−Ｔけにより第
２の厚膜導体パターン５を形成する。
この際、ｆｊＳｌの厚膜導体パターン２と第２の厚膜導
体パターン５の所定箇所はフェライト焼結膜３に形成さ
れた接続用穴４を介して相互に接続される。
ここで、上記のペースト状フェライト原材料は、例えば
、Ｎｉ系フェライト原料であるＮｉｐ。
Ｃｏｏ及びＦｅ２０）の粉体に、全体の１５−３５ｕ＋
ｔ％となるようにホウケイ酸ガラス粉末を添加し、湿式
混合した後、この湿式混合物を乾燥させ、８００°Ｃで
仮焼きして顆粒とし、これを粉砕して粉体を得て、この
粉体を所定量のエチルセルロースとともにチルビオネー
ル中、に溶解させてペースト状としたものである。ここ
で、ホウケイ酸ガラスが１５ｗｔ％未満であると実効が
なく、３５ｕｒｔ％より多いと７工ライト粒子の密度の
低下、透磁率の低下を引き起こすので好ましくない。
また、前記ペースト状フェライト原材料として、Ｎｉ系
フェライト原料であるＮｉｐ、Ｃｏｏ及びＦ　ｅ２０３
の粉体に、全体の１５〜３５ｕ＋ｔ％となるようにホウ
ケイ酸ガラス粉末を加え、湿式混合した後、この湿式混
合物を乾燥させ、８００℃で取焼きして顆粒とし、これ
を粉砕して粉体を得て、この粉体に全体の１０ｕ＋ｔ％
以下の酸化ホウ素（Ｂ２０３）粉末を加え、さらに所定
量のエチルセルロースとともにチルビオネール中に溶解
させてペースト状とした６のを使用してもよい。酸化ホ
ウ素は、焼結性の向上のために添加するものである。
なお、フェライト焼結Ｉ！２３は、Ｎｉ系フェライト以
外の公知のソフトスピネルフェライトのν）ずれであっ
ても良い。
第４図は本発明の実施例であるＬＣフィルタの回路図で
ある。ここで、第１図及び第３図に示した第１及び第２
の厚膜導体パターンと第４図に示された各素子との関係
を説明すると、第２の厚膜導体パターン５の入力側電極
Ｉｎと第１の厚膜導体パターン２の電極Ｅ１とでキャパ
シタＣ１を構成し、ｖＪ２の厚膜導体パターン５におけ
る入力側電極Ｉｎに接続する巻線部Ｗｌ＋及びこれに接
続する第１の厚膜導体パターン２における巻線部Ｗ１２
がインダクタＬ１を構成する。第１の厚膜導体パターン
２の電極Ｅ、に接続する巻線部Ｗ２１及びこれに接続す
るｊ１２の厚膜導体パターン５における巻線部Ｗ２□が
インダクタＬ２を構成し、該インダクタＬ２の端部はｐ
ｔＳ２の厚膜導体パターン５におけるアース電極Ｇ、に
引き出されでいる。１１の７膜導体パターン２の電極Ｅ
２と、フェライト焼結膜３を介して電極Ｅ２に対向する
第２の厚膜導体パターン５の電極Ｅ３’　とでキャパシ
タＣ２が形成され、その電極Ｅ３’は電極Ｅ、に接続さ
れる。第１の厚膜導体パターン２の電極Ｅ、に接続する
巻線ｇｗ、、及びこれに接続する第２の厚膜導体パター
ン５における巻線部Ｗ３２がインダクタし３を構成し、
該インダクタＬ３の端部は第２の厚膜導体パターン５に
おけるアース電極Ｇ２に引き出されている。第２の厚膜
導体パターン５の出力１に１１電極ＯｕとＰｔ５１の厚
膜導体パターン２の電極Ｅ、とでキャパシタＣ３を構成
し、第２の厚膜導体パターン５における出力側電極Ｏｕ
に接続する８ＫＱ部Ｗ４１及びこれに接続する第１の厚
膜導体パターン２における巻線部Ｗ４２がインダクタＬ
、を６？ｉ成する。
上記実施例の場合、セラミック基板１上においてペース
ト状フェライト原材料から低温焼成ＣＰｔ！１及びＰｔ
ｒＪ２の厚膜導体パターンが溶融、変質してしまわない
程度の６００乃至１２００℃）でフェライト焼結膜３を
得ており、該フェライト焼結膜３は従来のフェライトペ
ーストを固化させた磁性体膜よりも透磁率を大きくでき
るため、イングクタＬ１乃至Ｌ４のインダクタンス値を
増大させることができ、またインダクタＬ　２　、Ｌ　
３の結合度を大きくすることができる。また、フェライ
ト焼結膜３は焼結体であるため、硬質で強度が大きい特
徴がある。
＠５図は本発明の他の実施例を示す。この図において、
電波障害の防止のため、第１図乃至第３図の／Ｉ７Ｙ’
ｉ＝導体パターン２．５及びフェライト焼結膜３の構成
に加えてセラミック基板１の裏面側及び上面側最上層に
シールド用フェライト焼結膜７を形成している。形成法
はフェライト焼結膜３の場合と同様である。
Ｐｔ５５図の場合にはシールド用フェライト焼結膜７の
存在により、外部の高周波雑音等の電波障害を受けにく
くなる効果（磁気シールド効果）がある。
なお、厚膜導体パターンを胴で形成して、細線化、小形
化、Ｑ値の向上を図ることもでき、この場合にはフェラ
イト焼結膜を中性雰囲気（例乏ぼ窒素中）で焼成しなけ
ればならないが、中性雰囲気中で焼成できるフェライト
原材料を用意することもできる。
また、第１の厚膜導体パターン２．フェライト焼結膜３
及び第２の厚膜導体パターン５の王者を同時に焼成して
もよい。
なお、実施例ではＬＣフィルタを示したが、回路構成は
任意に変更でき、さらに抵抗膜等を設けるために多層ｖ
ｔＫＬとすることもでさる二この場合の実施例を第６図
に示す。この実施例においては、セラミック基板１上に
、インダクタ用電極Ｅ５、キャパシタ用Ｗ極Ｅ６等を有
する第１の厚膜導体パターン２Ａと、フェライト焼結膜
３Ａと、インダクタ用電極Ｅ７、キャパシタ用電極Ｅ６
等を有する第２のＵ、膜導体パターン５Ａと、フェライ
ト焼結膜３Ｂと、チップ部品８や抵抗印刷１１ｉ９等に
接続する電極Ｅ、、Ｅ、。等を有するＰｔ５３の厚膜導
体パターン１０が形成されている。これにより、ＬＣ内
蔵の印刷多層基板を得ることが可能であり、表面にチッ
プ部品や印刷抵抗を付加することができる。
（発明の効果） 以上説明したように、本発明は、セラミック基板上に、
厚膜導体パターンを形成するとともに、ベースト状のフ
ェライト原材料を塗布し、６００乃至１２００℃の温度
範囲で焼結してフェライト焼結膜を形成するものであり
、得られたフェライト焼結膜が膜強度大でフェライト粒
子密度が大きく、透磁率が高い性質を有するため、イン
ダクタを構成する場合のインダクタンス値を大きくする
ことができる。また、フェライト焼結膜の形成は、通常
の厚膜工程と同程度の温度で実行でき、製造容易である
。さらに、フェライト焼結膜は高透磁率材であるから、
磁気シールド効果を持たせることもできる。
【図面の簡単な説明】
第１図乃至第３図は本発明の詳細な説明する平面図、第
４図は実施例の回路図、＠５図は本発明の他の実施例を
示す拡大断面図、第６図は本発明のさらにもう１つの実
施例を示す拡大断面図である。 １・・・セラミック基板、２，２Ａ、Ｓ、５Ａ・・・厚
膜導体パターン、３．３Ａ、３Ｂ・・・フェライト焼結
膜、４・・・接続用穴、７・・・シールド用フェライト
焼結膜。

Claims (2)

    【特許請求の範囲】
  1. （１）セラミック基板上に、厚膜導体パターンを形成す
    るとともに、ペースト状のフェライト原材料を塗布し、
    ６００乃至１２００℃の温度範囲で焼結してフェライト
    焼結膜を形成することを特徴とする厚膜複合部品の製造
    方法。
  2. （２）前記厚膜導体パターンと前記フェライト焼結膜と
    を交互に積層して形成した特許請求の範囲第１項記載の
    厚膜複合部品の製造方法。
JP62254879A 1987-10-09 1987-10-09 厚膜複合部品の製造方法 Pending JPH0196991A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62254879A JPH0196991A (ja) 1987-10-09 1987-10-09 厚膜複合部品の製造方法
US07/436,124 US4987009A (en) 1987-10-09 1989-11-13 Producing method of thick film complex component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62254879A JPH0196991A (ja) 1987-10-09 1987-10-09 厚膜複合部品の製造方法

Publications (1)

Publication Number Publication Date
JPH0196991A true JPH0196991A (ja) 1989-04-14

Family

ID=17271098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62254879A Pending JPH0196991A (ja) 1987-10-09 1987-10-09 厚膜複合部品の製造方法

Country Status (2)

Country Link
US (1) US4987009A (ja)
JP (1) JPH0196991A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007349A1 (en) * 1992-09-24 1994-03-31 Hughes Aircraft Company Magnetic vias within multi-layer, 3-dimensional structures/substrates

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440750B1 (en) 1997-06-10 2002-08-27 Agere Systems Guardian Corporation Method of making integrated circuit having a micromagnetic device
US6136458A (en) 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
JP3399409B2 (ja) * 1998-09-11 2003-04-21 株式会社村田製作所 複合回路基板、非可逆回路素子、共振器、フィルタ、デュプレクサ、通信機装置、回路モジュール、ならびに複合回路基板の製造方法と非可逆回路素子の製造方法
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
JP2001244123A (ja) 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
US6603080B2 (en) 2001-09-27 2003-08-05 Andrew Corporation Circuit board having ferrite powder containing layer
DE10343362B4 (de) * 2003-09-15 2005-09-22 Institut für Maschinen, Antriebe und elektronische Gerätetechnik gGmbH - IMG Verfahren zur Herstellung einer Leiterplatte mit verbessertem EMV-Verhalten
US9780007B2 (en) * 2012-01-04 2017-10-03 Globalfoundries Inc. LCR test circuit structure for detecting metal gate defect conditions
CA3062707C (en) * 2017-06-05 2023-03-14 Cutsforth, Inc. Monitoring system for grounding apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA466321A (en) * 1950-07-04 Corning Glass Works Electrically-conducting coating on glass and other ceramic bodies
US2590893A (en) * 1949-09-20 1952-04-01 Paul H Sanborn Insulator
US2759854A (en) * 1951-06-20 1956-08-21 Globe Union Inc Method of manufacturing capacitators
US2820727A (en) * 1956-05-22 1958-01-21 Gen Electric Method of metallizing ceramic bodies
US2953704A (en) * 1956-07-26 1960-09-20 Bendix Corp Electrical discharge device
US2934667A (en) * 1958-06-17 1960-04-26 Gen Electric Controlled resistivity glaze for ignitor plugs
US3798059A (en) * 1970-04-20 1974-03-19 Rca Corp Thick film inductor with ferromagnetic core
US3860450A (en) * 1972-05-05 1975-01-14 California Inst Of Techn Method of forming magnetite thin film
US4103267A (en) * 1977-06-13 1978-07-25 Burr-Brown Research Corporation Hybrid transformer device
EP0140340B1 (en) * 1983-10-28 1989-07-19 NGK Spark Plug Co. Ltd. Gas sensor with ceramics substrate and method for producing the same
JPS62284085A (ja) * 1986-02-14 1987-12-09 Ricoh Co Ltd ヘキサゴナルフエライト膜の製造方法および磁気記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994007349A1 (en) * 1992-09-24 1994-03-31 Hughes Aircraft Company Magnetic vias within multi-layer, 3-dimensional structures/substrates

Also Published As

Publication number Publication date
US4987009A (en) 1991-01-22

Similar Documents

Publication Publication Date Title
JP3582454B2 (ja) 積層型コイル部品及びその製造方法
JPH0196991A (ja) 厚膜複合部品の製造方法
JPH02249294A (ja) Ｌｃ内蔵形セラミックス基板
JPH07235852A (ja) パイ形フィルタ
JP6080100B2 (ja) 電子部品、及び電子部品の製造方法
JPS63300593A (ja) セラミック複合基板
JPH0696953A (ja) 積層インダクタ素子とその製造方法
JPH0210606A (ja) 導電性ペーストおよびそれを用いた厚膜部品
JP3040689B2 (ja) 積層チップインダクタおよびその製造方法
JP2000068775A (ja) Ｌｒ複合部品
JPS5860515A (ja) フエライトを使用したインダクタンス素子の製造方法
JP3498200B2 (ja) 積層セラミック複合部品
JPH02109202A (ja) セラミックインダクタ部品およびセラミックｌｃ部品
JP2921594B2 (ja) 積層チップ・インダクタの製造方法
JPH02232915A (ja) チップ型ｌｃ複合セラミックス部品
JPS63219115A (ja) 積層型半導体磁器電子部品の製造方法
JPH08148338A (ja) 積層チップインダクタとその製造方法
JPH1041136A (ja) 積層コモンチョークコイル素子
JP2000233967A (ja) フェライト焼結体の製造方法
JPS6125221Y2 (ja)
JPH0530366Y2 (ja)
JPH01125912A (ja) 積層応用部品
JP3203679B2 (ja) 厚膜フェライトペーストの製造方法
JP2995268B2 (ja) 積層チップ・インダクタの製造方法
JPH08148382A (ja) Ｅｍｉフィルタ