JPH0696953A - 積層インダクタ素子とその製造方法 - Google Patents

積層インダクタ素子とその製造方法

Info

Publication number
JPH0696953A
JPH0696953A JP2280291A JP2280291A JPH0696953A JP H0696953 A JPH0696953 A JP H0696953A JP 2280291 A JP2280291 A JP 2280291A JP 2280291 A JP2280291 A JP 2280291A JP H0696953 A JPH0696953 A JP H0696953A
Authority
JP
Japan
Prior art keywords
laminated
conductor
pattern
magnetic
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2280291A
Other languages
English (en)
Inventor
Mamoru Yamamoto
衛 山本
Chikashi Nakazawa
睦士 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2280291A priority Critical patent/JPH0696953A/ja
Publication of JPH0696953A publication Critical patent/JPH0696953A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】 磁界の影響によってL値が変化しない、安定
した電磁気的特性を有する積層インダクタ素子を提供す
る。 【構成】 磁性体シートを積層焼成してなる磁性体と、
この磁性体内に連続的に接続形成された導電体とからな
る積層インダクタ素子において、前記磁性体と前記導電
体との間に応力緩和材を介在させる。磁性体と導電体と
の間で応力が作用しなくなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば積層チップイ
ンダクタ、リード線を有する積層インダクタ素子、複合
部品の一部を成す積層インダクタ素子等の積層インダク
タ素子及びその製造方法に関するものである。
【0002】
【従来の技術】図6は従来の積層チップインダクタの斜
視図、図7は従来の積層チップインダクタの素子の分解
斜視図である。従来の積層チップインダクタは、図6に
示すように、サイコロ状の素子10と、この素子10の
両端部に各々形成された一対の外部電極30,30とか
らなる。
【0003】素子10は、図7に示すように、複数枚の
未焼成の磁性体シート12と、この未焼成の磁性体シー
ト12の上に各々形成された導電体パターン14とから
なる。磁性体シート12としては、例えばフェライト粉
末をバインダーで結合させて、厚さ50μm程度のシー
ト状に形成したものが使用されている。また、導電体パ
ターン14としては、例えばAg粉末をバインダーで混
練して形成した導電性ペーストが使用されている。
【0004】導電体パターン14の形状は、未焼成の磁
性体シート12を積層したときに接続されてコイル状に
なるように、換言すれば、コイルを所定長さ毎に切断し
てバラバラにしたような形状になっている。磁性体シー
ト12の積層方向に隣接する導電体パターン14,14
は磁性体シート12に形成されたスルーホール20を介
して相互に接続されている。そして、導電体パターン1
4のうちで、最外の導電体パターン14a,14bの端
末16は素子10の端面に表われており、ここで外部電
極30,30と電気的に接続されている。
【0005】なお、上記積層チップインダクタにおい
て、未焼成の磁性体シート12の焼成収縮率と導電体パ
ターン14の焼成収縮率とはできるだけ近似させ、図8
に示すように、磁性体シート12と導電体パターン14
との間、すなわち磁性体と導電体との間は密着させ、デ
ラミネーション(剥離)が生じないようにしてある。
【0006】次に、この積層チップインダクタの製造方
法について説明する。まず、Fe23 ,NiO,Zn
O等からなる原料粉末を均一に混合・分散させた後、8
00℃程度の温度で仮焼してフェライト粉末を生成させ
る。次に、このフェライト粉末にバインダーを混合して
スラリーとし、このスラリーをポリエステルフィルム上
にドクターブレード法等によって所定の厚さで塗布し、
乾燥後、所定サイズに切断して未焼成の磁性体シート1
2を複数枚形成する。
【0007】次に、この複数枚の未焼成の磁性体シート
12にAgペーストからなる導電体パターン14をその
パターン毎に印刷する。次に、この複数枚の磁性体シー
ト12を、導電体パターン14がコイル状に接続するよ
うに積層させ、この積層させた磁性体シート12を所定
位置でサイコロ状に裁断して未焼成の積層体チップ(素
子)を形成する。
【0008】次に、未焼成の積層体チップの端面のうち
で、最外の導電体パターン14a,14bの端末16が
表われている端面に外部電極用のAgペーストを塗布
し、この未焼成の積層体チップを外部電極用のAgペー
ストとともに900℃程度の温度で焼成して、外部電極
30,30が形成された積層チップインダクタを得る。
又は、先に未焼成の積層体チップを焼成し、その後、こ
の積層体チップの端面に外部電極用のAgペーストを焼
き付けて、外部電極30,30が形成された積層チップ
インダクタを得る。
【0009】
【発明が解決しようとする課題】ところで、従来の積層
チップインダクタ等の積層インダクタ素子は、磁石を近
付け、その後磁石を除去した場合、磁石を近付ける以前
のインダクタンス(以下、L値という)と、磁石を除去
した後のL値とが異なる。また、従来の積層インダクタ
素子は、直流を重畳した交流電流を流し、その後、重畳
した直流を除去した交流電流を流してL値を測定した場
合、直流を重畳する以前のL値と、重畳した直流を除去
した後のL値とが異なる。
【0010】このように、従来の積層インダクタ素子は
磁界の影響によってそのL値が違ってしまい、安定した
品質特性を保証することができないという問題点を有し
ていた。この発明は、磁界の影響によってL値が変化し
ない、安定した電磁気的特性を有する積層インダクタ素
子及びその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】この発明に係る積層イン
ダクタ素子は、磁性体シートを積層焼成してなる磁性体
と、この磁性体内に連続的に接続形成された導電体とか
らなる積層インダクタ素子において、前記磁性体と前記
導電体との間に応力緩和材を介在させてなるものであ
る。
【0012】また、この発明に係る積層インダクタ素子
の製造方法は、未焼成の磁性体シートと、導電性ペース
トからなる所定形状の導電体パターンとを交互に積層し
て、積層状態の磁性体シート内に導電体パターンを連続
的に接続させてなる積層体を形成し、この積層体を焼成
して、前記未焼成の磁性体シートを磁性体に変化させ、
前記導電体パターンを導電体に変化させる積層インダク
タ素子の製造方法において、前記磁性体シートと前記導
電体パターンとを応力緩和材パターンを介して積層させ
たことを特徴とするものである。
【0013】ここで、未焼成の磁性体シートとは、例え
ばフェライト等の原料粉末をバインダーで連結してシー
ト状に形成したものをいう。また、導電体ペーストと
は、例えばAg等の導電性物質粉をバインダーとともに
混練して形成したペーストをいう。
【0014】また、応力緩和材とは、磁性体と導電体と
の間に応力を及ぼさないようにする材料をいい、例えば
アルミナファイバー、セラミックファイバー、ガラスフ
ァイバー等を挙げることができる。応力緩和材パターン
とは応力緩和材ペーストからなるパターンをいい、応力
緩和材ペーストは、応力緩和材とバインダーとを混練し
てペースト状にしたものからなる。
【0015】また、導電体パターンは、導電体ペースト
からなる所定形状、例えば導電体がコイル状の場合はコ
イルを細切れに切断したような形状になっている。ま
た、導電体パターンを連続的に形成するとは、導電体パ
ターンを順次接続して、導電体を磁性体シート間におい
て、例えばコイル状に連続的に巻回・形成することをい
う。更に、未焼成の磁性体シート上への応力緩和材ペー
ストの塗布及び導電体パターンの形成はスクリーン印刷
等の印刷手段によって行なうことができる。
【0016】なお、後述する実施例では導電体パターン
を印刷形成した未焼成の磁性体シートを順次積層して磁
性体シートと導電体パターンとを積層しているが、磁性
体シートと導電体パターンとを直接交互に形成して磁性
体シートと導電体パターンとを積層してもよい。
【0017】また、後述する実施例では積層チップイン
ダクタについて説明しているが、この発明は、積層チッ
プインダクタ以外に、リード線を有する積層インダクタ
素子、複合部品の一部を成す積層インダクタ素子、その
他の積層インダクタ素子についても適用できることはも
ちろんである。
【0018】
【作用】この発明に係る積層インダクタ素子において
は、磁性体と導電体との間に応力緩和材を介在させたの
で、磁性体又は導電体が磁界によって伸縮しても磁性体
と導電体との間に相互に応力が作用しない。
【0019】
【実施例】
実施例1 まず、表1の化合物を各々秤量し、これらの化合物を水
とともにボールミルで混合して混合物を得、この混合物
を乾燥させ、大気中において800℃で1時間仮焼して
仮焼物(フェライト)を形成させた。そして、この仮焼
物を水とともにボールミルで15時間粉砕し、乾燥さ
せ、解砕してフェライト粉末を得た。
【0020】
【表1】
【0021】次に、このフェライト粉末とポリビニール
・ブチラールを主成分とするバインダーとをボールミル
で混合してスラリーを形成し、このスラリーを真空脱泡
機で脱泡させた後、ポリエステルフィルム上にドクター
ブレード法で塗布し、乾燥させた後、所定の大きさに切
断して、厚さ約50μmの磁性体シートを得た。
【0022】また、エチルセルロース、αーターピネオ
ール、ブチルカルビトールアセテートからなるバインダ
ー中にAg粉末を加えて混練し、Agペーストを作成し
た。また、アルミナファイバー(平均繊維径5μm、平
均繊維長100μm)にバインダー(エチルセルロース
をαーターピネオール、ブチルカルビトールアセテート
で溶解させたもの)を混合して応力緩和材ペーストを作
成した。
【0023】次に、磁性体シート上への応力緩和材パタ
ーン及び導電体パターンの形成について説明する。図2
(a)〜(f)は未焼成の磁性体シート上に応力緩和材
パターン及び導電体パターンを積層形成する工程を説明
するための工程図、図3はこの発明に係る積層チップイ
ンダクタの素子の分解斜視図である。
【0024】図2に示すように、まず、前記未焼成の磁
性体シート12に応力緩和材ペーストからなる応力緩和
材パターン(次述する導電体パターン14より少し大き
目のパターン)18aをそのパターン毎にスクリーン印
刷法で印刷し、次に、この応力緩和材パターン18aの
上にAgペーストからなる導電体パターン14をそのパ
ターン毎にスクリーン印刷法で印刷し、この導電体パタ
ーン14の上に応力緩和材パターン(上述した導電体パ
ターン14より少し大き目のパターン)18bをそのパ
ターン毎にスクリーン印刷法で印刷した。
【0025】なお、図4に示すように、スルーホール2
0が形成されている上側の磁性体シート12には、導電
体パターン14の端部の一部をスルーホール20の内部
に充填させるように印刷し、下側の磁性体シート12に
形成した導電体パターン14の端部は、応力緩和材パタ
ーン18bで被覆せず、露出させた。
【0026】次に、応力緩和材料パターン18a,18
bおよび導電体パターン14が乾燥した後、図2に示す
ように、すなわち導電体パターン14がその端部で連続
的に連結されるようにこの磁性体シート12を積層し
た。ここで、上側の導電体パターン14の端部は、図5
に示すようにスルーホール20を介して下側の導電体パ
ターン14の端部に電気的に接続される。
【0027】次に、この積層した磁性体シート12を9
0℃、500kg/cm2 で5分間加熱・押圧して、磁
性体シート12を接合一体化させた。そして、これを所
定の位置でサイコロ状に裁断して多数の積層体チップを
形成した。そして、この積層体チップを大気中において
加熱してバインダーを燃焼除去させ、その後、900℃
で1時間焼成した。
【0028】次に、積層体チップの端面のうちで、最外
の導電体パターンの端末が導出されている端面にAgペ
ーストを塗布し、大気中において600℃で20分間焼
き付け、導電体パターンの端末に外部電極30,30が
接続形成された状態の多数の積層チップインダクタを形
成した。
【0029】次に、この積層チップインダクタを破断し
てその断面を観察したところ、図1に示すように、磁性
体(磁性体シート12)と導電体(導電体パターン1
4)との間に応力緩和材18(18a,18b)が介在
している様子が見られた。
【0030】次に、前記した多数の積層チップインダク
タから50個を抜き取り、これらの積層チップインダク
タのL値を測定したところ、その平均値は7.2μHで
あった。
【0031】また、前記した多数の積層チップインダク
タから別の50個を抜き取り、これらの積層チップイン
ダクタに1000ガウスの磁石を近接させた後、再びL
値を測定したところ、その平均値は、前記のL値(7.
2μH)よりも約2.8%多い、7.4μHであった。
【0032】また、前記した多数の積層チップインダク
タから残りの50個を抜き取り、これらの積層チップイ
ンダクタに直流電圧を印加し、50mAの直流を流した
後、直流電圧の印加を除去し、L値を測定したところ、
その平均値は、前記のL値(7.2μH)よりも約1.
4%少ない、7.1μHであった。
【0033】比較例1 導電体パターン14を応力緩和材パターンで被覆しなか
ったこと以外は、実施例1と同様にして積層チップイン
ダクタを形成した。そして、実施例1と同様にして50
個の積層チップインダクタのL値を測定したところ、そ
の平均値は5.5μHであった。
【0034】また、別の50個の積層チップインダクタ
に1000ガウスの磁石を接近させた後のL値を測定し
たところ、その平均値は、先の測定で得られたL値
(5.5μH)より25.5%少ない4.1μHであっ
た。
【0035】また、残りの50個の積層チップインダク
タに50mAの直流を流した後、直流電圧の印加を除去
して測定したL値は、先の測定で得られたL値(5.5
μH)より27.3%少ない4.0μHであった。
【0036】実施例2 応力緩和材料パターン18a,18bの材料としてセラ
ミックファイバー(平均繊維径3μm、平均繊維長50
μm)を使用した以外、実施例1と同様にして積層チッ
プインダクタを形成した。そして、実施例1と同様にし
て50個の積層チップインダクタのL値を測定したとこ
ろ、その平均値は7.1μHであった。
【0037】また、別の50個の積層チップインダクタ
に1000ガウスの磁石を接近させた後のL値は、先の
測定で得られたL値(7.1μH)より1.4%少ない
7.0μHであった。
【0038】また、残りの50個の積層チップインダク
タに50mAの直流を流した後、直流電圧の印加を除去
して測定したL値は、先の測定で得られたL値(7.1
μH)と同じ7.1μHであった。
【0039】実施例3 応力緩和材料パターン18a,18bの材料としてガラ
スファイバー(平均繊維径3μm、平均繊維長100μ
m)を使用した以外、実施例1と同様にして積層チップ
インダクタを形成した。そして、実施例1と同様にして
50個の積層チップインダクタのL値を測定したとこ
ろ、その平均値は7.2μHであった。
【0040】また、別の50個の積層チップインダクタ
に1000ガウスの磁石を接近させた後のL値は、先の
測定で得られたL値(7.2μH)より1.4%少ない
7.1μHであった。
【0041】また、残りの50個の積層チップインダク
タに50mAの直流を流した後、直流電圧の印加を除去
して測定したL値は、先の測定で得られたL値(7.2
μH)より2.8%少ない7.0μHであった。
【0042】
【発明の効果】この発明によれば、磁性体と導電体との
間に応力緩和材を介在させたので、磁界の影響で磁性体
と導電体とが別々に伸縮しても、相互に応力を及ぼすこ
とがなくなり、従って、磁界の影響によるL値の変動が
少ない、電磁気的特性の安定した信頼性の高い積層イン
ダクタ素子を提供することが可能になった。
【図面の簡単な説明】
【図1】この発明に係る積層チップインダクタの断面図
である。
【図2】応力緩和材パターン及び導電体パターンを磁性
体シート上へ形成する工程を示す工程図である。
【図3】この発明に係る積層チップインダクタの分解斜
視図である。
【図4】導電体パターンの接続端部側の分解断面図であ
る。
【図5】導電体パターンの接続端部側の断面図である。
【図6】従来の積層チップインダクタの斜視図である。
【図7】従来の積層チップインダクタの素子の分解斜視
図である。
【図8】従来の積層チップインダクタの断面図である。
【符号の説明】
10 素子 12 磁性体シート 14 導電体パターン 14a,14b 最外の導電体パターン 16 導電体パターンの端末 18,18a,18b 応力緩和材パターン 20 スルーホール 30,30 外部電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年9月24日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図8】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 磁性体シートを積層焼成してなる磁性体
    と、この磁性体内に連続的に接続形成された導電体とか
    らなる積層インダクタ素子において、前記磁性体と前記
    導電体との間に応力緩和材を介在させてなる積層インダ
    クタ素子。
  2. 【請求項2】 未焼成の磁性体シートと、導電性ペース
    トからなる所定形状の導電体パターンとを交互に積層し
    て、積層状態の磁性体シート内に導電体パターンを連続
    的に接続させてなる積層体を形成し、この積層体を焼成
    して、前記未焼成の磁性体シートを磁性体に変化させ、
    前記導電体パターンを導電体に変化させる積層インダク
    タ素子の製造方法において、前記磁性体シートと前記導
    電体パターンとを応力緩和材パターンを介して積層させ
    たことを特徴とする積層インダクタ素子の製造方法。
JP2280291A 1991-01-22 1991-01-22 積層インダクタ素子とその製造方法 Withdrawn JPH0696953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2280291A JPH0696953A (ja) 1991-01-22 1991-01-22 積層インダクタ素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2280291A JPH0696953A (ja) 1991-01-22 1991-01-22 積層インダクタ素子とその製造方法

Publications (1)

Publication Number Publication Date
JPH0696953A true JPH0696953A (ja) 1994-04-08

Family

ID=12092820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2280291A Withdrawn JPH0696953A (ja) 1991-01-22 1991-01-22 積層インダクタ素子とその製造方法

Country Status (1)

Country Link
JP (1) JPH0696953A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154114A (en) * 1998-05-01 2000-11-28 Taiyo Yuden Co., Ltd. Multi-laminated inductor and manufacturing method thereof
US6293001B1 (en) 1994-09-12 2001-09-25 Matsushita Electric Industrial Co., Ltd. Method for producing an inductor
US6675462B1 (en) 1998-05-01 2004-01-13 Taiyo Yuden Co., Ltd. Method of manufacturing a multi-laminated inductor
US6909350B2 (en) 1994-09-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
JP2010232515A (ja) * 2009-03-27 2010-10-14 Kyocera Corp 配線基板および電子モジュール
US8004383B2 (en) 2007-09-14 2011-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
WO2011135899A1 (ja) * 2010-04-28 2011-11-03 株式会社村田製作所 コイル装置
JP2014150096A (ja) * 2013-01-31 2014-08-21 Toko Inc 積層型電子部品
US10984939B2 (en) 2017-01-30 2021-04-20 Tdk Corporation Multilayer coil component

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078999B2 (en) 1994-09-12 2006-07-18 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
US6911888B2 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
US6631545B1 (en) 1994-09-12 2003-10-14 Matsushita Electric Industrial Co., Ltd. Method for producing a lamination ceramic chi
US6909350B2 (en) 1994-09-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
US6914510B2 (en) 1994-09-12 2005-07-05 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
US6911887B1 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
US6293001B1 (en) 1994-09-12 2001-09-25 Matsushita Electric Industrial Co., Ltd. Method for producing an inductor
US6154114A (en) * 1998-05-01 2000-11-28 Taiyo Yuden Co., Ltd. Multi-laminated inductor and manufacturing method thereof
US6675462B1 (en) 1998-05-01 2004-01-13 Taiyo Yuden Co., Ltd. Method of manufacturing a multi-laminated inductor
US8004383B2 (en) 2007-09-14 2011-08-23 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
USRE45645E1 (en) 2007-09-14 2015-08-04 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
USRE46353E1 (en) 2007-09-14 2017-03-28 Murata Manufacturing Co., Ltd. Multilayer coil component and method for manufacturing the same
JP2010232515A (ja) * 2009-03-27 2010-10-14 Kyocera Corp 配線基板および電子モジュール
WO2011135899A1 (ja) * 2010-04-28 2011-11-03 株式会社村田製作所 コイル装置
JP2014150096A (ja) * 2013-01-31 2014-08-21 Toko Inc 積層型電子部品
US10984939B2 (en) 2017-01-30 2021-04-20 Tdk Corporation Multilayer coil component

Similar Documents

Publication Publication Date Title
EP1067568B1 (en) Lamination type coil component and method of producing the same
EP0285873A2 (en) Method of producing a multi-layered ceramic capacitor
JPH0696953A (ja) 積層インダクタ素子とその製造方法
JPH0254647B2 (ja)
JP3680758B2 (ja) 積層セラミック電子部品の製造方法
JPS6050331B2 (ja) インダクタンス素子とその製造方法
JPH02122505A (ja) 積層チップインダクタとその製造方法
JP2921594B2 (ja) 積層チップ・インダクタの製造方法
JP2000091152A (ja) 積層電子部品とその製造方法
JPS6339958Y2 (ja)
JP3498200B2 (ja) 積層セラミック複合部品
JPH04130612A (ja) 積層チップ・インダクタの製造方法
JP2995268B2 (ja) 積層チップ・インダクタの製造方法
JPH0115159Y2 (ja)
JP2983049B2 (ja) 積層チップ・インダクタの製造方法
JPH0669039A (ja) 積層セラミック電子部品およびその製造方法
JPH04215414A (ja) 積層セラミック電子部品の製造方法
US20230298807A1 (en) Multilayer Inductor Construction
WO2024004484A1 (ja) 積層コイル部品
JPH02122511A (ja) 積層セラミックコンデンサとその製造方法
JPH04260316A (ja) セラミック積層体
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPS62257709A (ja) 積層トランス
JP2826386B2 (ja) 積層インダクタ素子およびその製造法
JPH05135949A (ja) 積層チツプインダクタおよびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514