JP2921594B2 - 積層チップ・インダクタの製造方法 - Google Patents
積層チップ・インダクタの製造方法Info
- Publication number
- JP2921594B2 JP2921594B2 JP25093190A JP25093190A JP2921594B2 JP 2921594 B2 JP2921594 B2 JP 2921594B2 JP 25093190 A JP25093190 A JP 25093190A JP 25093190 A JP25093190 A JP 25093190A JP 2921594 B2 JP2921594 B2 JP 2921594B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer chip
- magnetic
- chip inductor
- laminated
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、導電体パターンが形成された未焼成の磁
性体シートを積層・焼成してなる積層チップ・インダク
タの製造方法に関するものである。
性体シートを積層・焼成してなる積層チップ・インダク
タの製造方法に関するものである。
［従来の技術］ 第３図は従来の積層チップ・インダクタの斜視図、第
４図は従来の積層チップ・インダクタの素子の分解斜視
図である。
４図は従来の積層チップ・インダクタの素子の分解斜視
図である。
第３図に示すように、従来の積層チップ・インダクタ
は、サイコロ状の素子10と、この素子10の両端部に各々
形成された一対の外部電極20,20とからなる。
は、サイコロ状の素子10と、この素子10の両端部に各々
形成された一対の外部電極20,20とからなる。
積層チップ・インダクタの素子10は、第４図に示すよ
うに、複数枚の未焼成の磁性体シート12と、この未焼成
の磁性体シート12の上に各々形成された導電体パターン
14とからなる。
うに、複数枚の未焼成の磁性体シート12と、この未焼成
の磁性体シート12の上に各々形成された導電体パターン
14とからなる。
この磁性体シート12としては、例えばフェライト粉末
をバインダーで結合させて、厚さ50μｍ程度のシート状
に形成したものが使用されている。
をバインダーで結合させて、厚さ50μｍ程度のシート状
に形成したものが使用されている。
また、導電体パターン14としては、例えばAg粉末をバ
インダーで混練して形成した導電性ペーストが使用され
ている。
インダーで混練して形成した導電性ペーストが使用され
ている。
導電体パターン14の形状は、未焼成の磁性体シート12
を積層したときに接続されてコイル状になるように、換
言すれば、コイルを所定長さ毎に切断してバラバラにし
たような形状になっている。
を積層したときに接続されてコイル状になるように、換
言すれば、コイルを所定長さ毎に切断してバラバラにし
たような形状になっている。
磁性体シート12を介して隣接する導電体パターン14,1
4は磁性体シート12に形成されたスルーホール（図示せ
ず）を介して相互に接続されている。
4は磁性体シート12に形成されたスルーホール（図示せ
ず）を介して相互に接続されている。
そして、導電体パターン14のうちで、最外の導電体パ
ターン14a,14bの端末16は素子10の端面に表われてお
り、ここで外部電極20,20と電気的に接続されている。
ターン14a,14bの端末16は素子10の端面に表われてお
り、ここで外部電極20,20と電気的に接続されている。
なお、未焼成の磁性体シート12の焼成収縮率と導電体
パターン14の焼成収縮率とはできるだけ近似させ、磁性
体シート12と導電体パターン14との間、すなわち磁性体
と導電体との間にデラミネーション（剥離）が生じない
ようにしてある。
パターン14の焼成収縮率とはできるだけ近似させ、磁性
体シート12と導電体パターン14との間、すなわち磁性体
と導電体との間にデラミネーション（剥離）が生じない
ようにしてある。
この積層チップ・インダクタは、例えば次のようにし
て製造される。
て製造される。
まず、Fe2O3,NiO,ZnO等からなる原料粉末を均一に混
合・分散させた後、800℃程度の温度で仮焼してフェラ
イト粉末を生成させる。
合・分散させた後、800℃程度の温度で仮焼してフェラ
イト粉末を生成させる。
次に、このフェライト粉末にバインダーを混合してス
ラリーとし、このスラリーをポリエステルフィルム上に
ドクターブレード法等によって所定の厚さで塗布し、乾
燥後、所定サイズに切断して未焼成の磁性体シート12を
複数枚形成する。
ラリーとし、このスラリーをポリエステルフィルム上に
ドクターブレード法等によって所定の厚さで塗布し、乾
燥後、所定サイズに切断して未焼成の磁性体シート12を
複数枚形成する。
次に、この複数枚の未焼成の磁性体シート12にAgペー
ストからなる導電体パターン14を各パターン毎に印刷す
る。
ストからなる導電体パターン14を各パターン毎に印刷す
る。
次に、この複数枚の磁性体シート12を、導電体パター
ン14がコイル状に接続するように積層させ、この積層さ
せた磁性体シート12を所定位置でサイコル状に裁断して
未焼成の積層体チップ（素子）を形成する。
ン14がコイル状に接続するように積層させ、この積層さ
せた磁性体シート12を所定位置でサイコル状に裁断して
未焼成の積層体チップ（素子）を形成する。
次に、未焼成の積層体チップの端面のうちで、最外の
導電体パターン14a,14bの端末16が表われている端面に
外部電極用のAgペーストを塗布し、この未焼成の積層体
チップを外部電極用のAgペーストとともに900℃程度の
温度で焼成して、外部電極20,20が形成された積層チッ
プ・インダクタを得る。
導電体パターン14a,14bの端末16が表われている端面に
外部電極用のAgペーストを塗布し、この未焼成の積層体
チップを外部電極用のAgペーストとともに900℃程度の
温度で焼成して、外部電極20,20が形成された積層チッ
プ・インダクタを得る。
または、先に未焼成の積層体チップを焼成し、その
後、この積層体チップの端面に外部電極用のAgペースト
を焼き付けて、外部電極20,20が形成された積層チップ
・インダクタを得る。
後、この積層体チップの端面に外部電極用のAgペースト
を焼き付けて、外部電極20,20が形成された積層チップ
・インダクタを得る。
［発明が解決しようとする課題］ ところで、従来の積層チップ・インダクタは、磁石を
近付け、その後磁石を除去した場合、磁石に近付ける以
前のインダクタンス（以下、Ｌ値という）と、磁石を除
去した後のＬ値とが異なる。
近付け、その後磁石を除去した場合、磁石に近付ける以
前のインダクタンス（以下、Ｌ値という）と、磁石を除
去した後のＬ値とが異なる。
また、従来の積層チップ・インダクタは、直流を重畳
した交流電流を流し、その後、重畳した直流を除去した
交流電流を流してＬ値を測定した場合、直流を重畳する
以前のＬ値と、重畳した直流を除去した後のＬ値とが異
なる。
した交流電流を流し、その後、重畳した直流を除去した
交流電流を流してＬ値を測定した場合、直流を重畳する
以前のＬ値と、重畳した直流を除去した後のＬ値とが異
なる。
このように、従来の積層チップ・インダクタは磁界の
影響によってそのＬ値が変化してしまい、安定した品質
特性を保証することができないという問題点を有してい
た。
影響によってそのＬ値が変化してしまい、安定した品質
特性を保証することができないという問題点を有してい
た。
この発明は、磁界の影響によってＬ値が変化しない、
安定した電磁気的特性を有する積層チップ・インダクタ
の製造方法を提供することを目的とする。
安定した電磁気的特性を有する積層チップ・インダクタ
の製造方法を提供することを目的とする。
［課題を解決するための手段］ この発明に係る積層チップ・インダクタの製造方法
は、未焼成の磁性体シートと、導電性ペーストからなる
所定形状の導電体パターンとを交互に積層し、スルーホ
ールを通して前記磁性体シート間に前記導電体パターン
を連続的に形成させ、この積層した前記未焼成の磁性体
シートおよび前記導電体パターンを焼成して、前記未焼
成の磁性体シートを磁性体に変化させ、前記導電体パタ
ーンを導電体に変化させる積層チップ・インダクタの製
造方法において、 前記導電性ペーストとしてAg2O粉を主成分とするもの
を使用し、前記焼成を酸化性雰囲気中で行なうことを特
徴とするものである。
は、未焼成の磁性体シートと、導電性ペーストからなる
所定形状の導電体パターンとを交互に積層し、スルーホ
ールを通して前記磁性体シート間に前記導電体パターン
を連続的に形成させ、この積層した前記未焼成の磁性体
シートおよび前記導電体パターンを焼成して、前記未焼
成の磁性体シートを磁性体に変化させ、前記導電体パタ
ーンを導電体に変化させる積層チップ・インダクタの製
造方法において、 前記導電性ペーストとしてAg2O粉を主成分とするもの
を使用し、前記焼成を酸化性雰囲気中で行なうことを特
徴とするものである。
ここで、未焼成の磁性体シートとは、例えばフェライ
ト等の原料粉末をバインダーで連結してシート状に形成
したものをいう。
ト等の原料粉末をバインダーで連結してシート状に形成
したものをいう。
また、導電体パターンとは、導電性ペーストからなる
所定形状、例えば導電体がコイル状の場合はコイルを細
切れに切断したような湾曲形状のパターンをいう。
所定形状、例えば導電体がコイル状の場合はコイルを細
切れに切断したような湾曲形状のパターンをいう。
また、導電体パターンを連続的に形成するとは、導電
体パターンを順次接続して、導電体を磁性体シート間に
おいて、例えばコイル状に連続的に巻回・形成すること
をいう。
体パターンを順次接続して、導電体を磁性体シート間に
おいて、例えばコイル状に連続的に巻回・形成すること
をいう。
なお、後述する実施例では導電体パターンを印刷形成
した未焼成の磁性体シートを順次積層して磁性体シート
と導電体パターンとを積層しているが、磁性体シートと
導電体パターンとを直接交互に印刷するようにして磁性
体シートと導電体パターンとを積層してもよい。
した未焼成の磁性体シートを順次積層して磁性体シート
と導電体パターンとを積層しているが、磁性体シートと
導電体パターンとを直接交互に印刷するようにして磁性
体シートと導電体パターンとを積層してもよい。
［作用］ この発明に係る積層チップ・インダクタの製造方法に
おいては、導電性ペーストとしてAg2Oを主成分とするも
のを使用したので、焼成の際にまず導電性ペーストが脱
バインダーによって収縮し、続いて、導電性ペースト中
のAg2Oが還元されて更に収縮し、磁性体と導電体の境界
の全部または一部に空隙が形成される。
おいては、導電性ペーストとしてAg2Oを主成分とするも
のを使用したので、焼成の際にまず導電性ペーストが脱
バインダーによって収縮し、続いて、導電性ペースト中
のAg2Oが還元されて更に収縮し、磁性体と導電体の境界
の全部または一部に空隙が形成される。
ちなみに、Ni・Zn系フェライトの焼成による体積収縮
率は約20％程度、導電性ペーストが焼成されて導体とな
った時の体積収縮率は約40％、Ag2Oが焼成されて金属Ag
に還元された時の体積収縮率は約30％程度である。
率は約20％程度、導電性ペーストが焼成されて導体とな
った時の体積収縮率は約40％、Ag2Oが焼成されて金属Ag
に還元された時の体積収縮率は約30％程度である。
［実施例］ 実施例１ 配合１の化合物を各々秤量し、これらの化合物を水と
ともにボールミルで混合して混合物を得た。
ともにボールミルで混合して混合物を得た。
次に、この混合物を乾燥させ、大気中において800℃
で２時間仮焼して仮焼物（フェライト）を形成させた。
で２時間仮焼して仮焼物（フェライト）を形成させた。
そして、この仮焼物を水とともにボールミルで15時間
粉砕し、乾燥させ、解砕してフェライト粉末を得た。こ
のフェライト粉末の比表面積は、2.8m2/gであった。
粉砕し、乾燥させ、解砕してフェライト粉末を得た。こ
のフェライト粉末の比表面積は、2.8m2/gであった。
次に、このフェライト粉末とポリビニール・ブチラー
ルを主成分とするバインダーとをボールミルで混合して
スラリーを形成した。
ルを主成分とするバインダーとをボールミルで混合して
スラリーを形成した。
次に、このスラリーを真空脱泡機で脱泡させた後、ポ
リエステルフィルム上にドクターブレード法で塗布し、
乾燥させた後、所定の大きさに切断して、所定位置にス
ルーホールを設けた厚さ約50μｍの磁性体シートを得
た。
リエステルフィルム上にドクターブレード法で塗布し、
乾燥させた後、所定の大きさに切断して、所定位置にス
ルーホールを設けた厚さ約50μｍの磁性体シートを得
た。
また、エチルセルロース、α−ターピネオール、ブチ
ルカルビトールアセテートからなるバインダー中にAg2O
粉末を重量比で3:1の割合で加えて混練し、導電性ペー
ストを作成した。
ルカルビトールアセテートからなるバインダー中にAg2O
粉末を重量比で3:1の割合で加えて混練し、導電性ペー
ストを作成した。
次に、前記未焼成の磁性体シートにこの導電性ペース
トからなる導電体パターンをそのパターン毎にスクリー
ン印刷法で印刷した。
トからなる導電体パターンをそのパターン毎にスクリー
ン印刷法で印刷した。
次に、導電体パターンが乾燥した後、この磁性体シー
トを積層し、500kg/cm2の圧力で加圧・圧着させて、磁
性体シート間を接合一体化させ、そして、所定の位置で
サイコロ状に裁断して多数の積層体チップを形成した。
トを積層し、500kg/cm2の圧力で加圧・圧着させて、磁
性体シート間を接合一体化させ、そして、所定の位置で
サイコロ状に裁断して多数の積層体チップを形成した。
次に、この積層体チップを500℃で加熱してバインダ
ーを燃焼除去させ、その後、900℃の温度で１時間焼成
した。
ーを燃焼除去させ、その後、900℃の温度で１時間焼成
した。
次に、積層体チップの端面のうちで、最外の導電体パ
ターンの端末が導出されている端面にAgペーストを塗布
し、大気中において600℃の温度で20分間加熱して焼き
付け、導電体パターンの端末に外部電極が接続形成され
た状態の多数の積層チップ・インダクタを形成した。
ターンの端末が導出されている端面にAgペーストを塗布
し、大気中において600℃の温度で20分間加熱して焼き
付け、導電体パターンの端末に外部電極が接続形成され
た状態の多数の積層チップ・インダクタを形成した。
次に、この多数の積層チップ・インダクタから20個を
抜き取り、これらの積層チップ・インダクタの内部にエ
ポキシ樹脂を加圧して含浸させ、加熱してこのエポキシ
樹脂を熱硬化させた後、破断してその破断面を観察した
ところ、第１図に示すように、導電体（導電体パターン
14）と磁性体（磁性体シート12）との間にエポキシ樹脂
の侵入、すなわち空隙（デラミネーション）18の形成が
認められた。
抜き取り、これらの積層チップ・インダクタの内部にエ
ポキシ樹脂を加圧して含浸させ、加熱してこのエポキシ
樹脂を熱硬化させた後、破断してその破断面を観察した
ところ、第１図に示すように、導電体（導電体パターン
14）と磁性体（磁性体シート12）との間にエポキシ樹脂
の侵入、すなわち空隙（デラミネーション）18の形成が
認められた。
次に、前記した多数の積層チップ・インダクタから50
個を抜き取り、これらの積層チップ・インダクタのＬ値
を測定したところ、その平均値は6.8μＨであった。
個を抜き取り、これらの積層チップ・インダクタのＬ値
を測定したところ、その平均値は6.8μＨであった。
また、前記した多数の積層チップ・インダクタから別
の50個を抜き取り、これらの積層チップ・インダクタに
1000ガウスの磁石を近接させた後、Ｌ値を測定したとこ
ろ、その平均値は、前記のＬ値（6.8μＨ）よりも約10.
3％少ない、6.1μＨであった。
の50個を抜き取り、これらの積層チップ・インダクタに
1000ガウスの磁石を近接させた後、Ｌ値を測定したとこ
ろ、その平均値は、前記のＬ値（6.8μＨ）よりも約10.
3％少ない、6.1μＨであった。
また、前記した多数の積層チップ・インダクタのうち
の、残りの50個の積層チップ・インダクタに直流電圧を
印加して50mAの直流を流した後、直流電圧の印加を除去
し、Ｌ値を測定したところ、その平均値は、前記のＬ値
（6.8μＨ）よりも約4.4％少ない、6.5μＨであった。
の、残りの50個の積層チップ・インダクタに直流電圧を
印加して50mAの直流を流した後、直流電圧の印加を除去
し、Ｌ値を測定したところ、その平均値は、前記のＬ値
（6.8μＨ）よりも約4.4％少ない、6.5μＨであった。
比較例１ 導電性ペースト中の主成分をAg粉としたこと以外は、
実施例１と同様にして積層チップ・インダクタを形成し
た。
実施例１と同様にして積層チップ・インダクタを形成し
た。
そして、実施例１と同様にして積層チップ・インダク
タの破断面を観察したところ、第２図に示すように導電
体（導電体パターン14）と磁性体（磁性体シート12）と
の間にエポキシ樹脂の侵入、すなわち空隙の形成は認め
られなかった。
タの破断面を観察したところ、第２図に示すように導電
体（導電体パターン14）と磁性体（磁性体シート12）と
の間にエポキシ樹脂の侵入、すなわち空隙の形成は認め
られなかった。
また、実施例１と同様にして50個の積層チップ・イン
ダクタのＬ値を測定したところ、その平均値は5.5μＨ
であった。
ダクタのＬ値を測定したところ、その平均値は5.5μＨ
であった。
また、別の50個の積層チップ・インダクタに1000ガウ
スの磁石を接近させた後のＬ値を測定したところ、その
平均値は、先の測定で得られたＬ値（5.5μＨ）より20.
0％少ない4.4μＨであった。
スの磁石を接近させた後のＬ値を測定したところ、その
平均値は、先の測定で得られたＬ値（5.5μＨ）より20.
0％少ない4.4μＨであった。
また、残りの50個の積層チップ・インダクタに50mAの
直流を流した後、直流電圧の印加を除去して測定したＬ
値は、先の測定で得られたＬ値（5.5μＨ）より27.3％
少ない4.0μＨであった。
直流を流した後、直流電圧の印加を除去して測定したＬ
値は、先の測定で得られたＬ値（5.5μＨ）より27.3％
少ない4.0μＨであった。
［発明の効果］ この発明によれば、導電性ペーストとしてAg2O粉末を
主成分するものを使用したので、焼成によってAg2Oが還
元されて体積の少ないAgとなり、磁性体と導電体の境界
の全部または一部に空隙が形成され、磁界の影響で磁性
体と導電体とが別々に膨張または収縮しても、その膨張
率の違いにより内部歪が生じなくなり、従って、磁界の
影響によるＬ値の変動を低減させ、積層チップ・インダ
クタの信頼性を高めることが可能になった。また、この
発明によれば、導電性ペーストとしてAg2O粉末を主成分
とするものを使用しているので、全ての焼成を酸化性雰
囲気中（大気中）で行なうことができ、焼成雰囲気の管
理をする必要がなく、焼成が容易になる。更に、この発
明によれば、スルーホールを通して導電体パターンを接
続しても導電体パターンがスルーホールで断線する危険
はない。
主成分するものを使用したので、焼成によってAg2Oが還
元されて体積の少ないAgとなり、磁性体と導電体の境界
の全部または一部に空隙が形成され、磁界の影響で磁性
体と導電体とが別々に膨張または収縮しても、その膨張
率の違いにより内部歪が生じなくなり、従って、磁界の
影響によるＬ値の変動を低減させ、積層チップ・インダ
クタの信頼性を高めることが可能になった。また、この
発明によれば、導電性ペーストとしてAg2O粉末を主成分
とするものを使用しているので、全ての焼成を酸化性雰
囲気中（大気中）で行なうことができ、焼成雰囲気の管
理をする必要がなく、焼成が容易になる。更に、この発
明によれば、スルーホールを通して導電体パターンを接
続しても導電体パターンがスルーホールで断線する危険
はない。
第１図は実施例１に係る積層チップ・インダクタの断面
図、第２図は比較例１に係る積層チップ・インダクタの
断面図、第３図は従来の積層チップ・インダクタの斜視
図、第４図は従来の積層チップ・インダクタの分解斜視
図である。 10……素子、12……磁性体シート 14……導電体パターン 14a,14b……最外の導電体パターン 16……導電体パターンの端末 18……空隙（デラミネーション） 20,20……外部電極
図、第２図は比較例１に係る積層チップ・インダクタの
断面図、第３図は従来の積層チップ・インダクタの斜視
図、第４図は従来の積層チップ・インダクタの分解斜視
図である。 10……素子、12……磁性体シート 14……導電体パターン 14a,14b……最外の導電体パターン 16……導電体パターンの端末 18……空隙（デラミネーション） 20,20……外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉田 定明 東京都台東区上野６丁目16番20号 太陽 誘電株式会社内 (56)参考文献 特開 昭55−128899（ＪＰ，Ａ) 特開 平２−86194（ＪＰ，Ａ) 特開 平４−65807（ＪＰ，Ａ) 特開 平２−25094（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01F 10/00 H01F 41/04 H05K 3/46
Claims (1)
- 【請求項１】未焼成の磁性体シートと、導電性ペースト
からなる所定形状の導電体パターンとを交互に積層し、
スルーホールを通して前記磁性体シート間に前記導電体
パターンを連続的に形成させ、この積層した前記未焼成
の磁性体シートおよび前記導電体パターンを焼成して、
前記未焼成の磁性体シートを磁性体に変化させ、前記導
電体パターンを導電体に変化させる積層チップ・インダ
クタの製造方法において、 前記導電性ペーストとしてAg2O粉を主成分とするものを
使用し、前記焼成を酸化性雰囲気中で行なうことを特徴
とする積層チップ・インダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25093190A JP2921594B2 (ja) | 1990-09-20 | 1990-09-20 | 積層チップ・インダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25093190A JP2921594B2 (ja) | 1990-09-20 | 1990-09-20 | 積層チップ・インダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04130614A JPH04130614A (ja) | 1992-05-01 |
| JP2921594B2 true JP2921594B2 (ja) | 1999-07-19 |
Family
ID=17215152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25093190A Expired - Fee Related JP2921594B2 (ja) | 1990-09-20 | 1990-09-20 | 積層チップ・インダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921594B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579937B2 (en) | 2007-11-07 | 2009-08-25 | Tdk Corporation | Laminated inductor and method of manufacture of same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3064798B2 (ja) * | 1993-03-31 | 2000-07-12 | ティーディーケイ株式会社 | サーキュレータ及びその製造方法 |
| JP2016149427A (ja) * | 2015-02-12 | 2016-08-18 | Tdk株式会社 | 積層インピーダンス素子及び積層インピーダンス素子の製造方法 |
-
1990
- 1990-09-20 JP JP25093190A patent/JP2921594B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579937B2 (en) | 2007-11-07 | 2009-08-25 | Tdk Corporation | Laminated inductor and method of manufacture of same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04130614A (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1067568B1 (en) | Lamination type coil component and method of producing the same | |
| US20140085038A1 (en) | Electronic component | |
| JPH07201570A (ja) | 厚膜積層インダクタ | |
| JPH07123091B2 (ja) | 積層チップインダクタの製造方法 | |
| JP2921594B2 (ja) | 積層チップ・インダクタの製造方法 | |
| JPH0696953A (ja) | 積層インダクタ素子とその製造方法 | |
| JPH0797525B2 (ja) | 銅導体一体焼成型フェライト素子 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPS59132604A (ja) | 積層型インダクタ | |
| CN113053620B (zh) | 层叠线圈部件 | |
| JP2983049B2 (ja) | 積層チップ・インダクタの製造方法 | |
| JP2995268B2 (ja) | 積層チップ・インダクタの製造方法 | |
| JPH0210606A (ja) | 導電性ペーストおよびそれを用いた厚膜部品 | |
| JP2004014534A (ja) | 積層チップインダクタの製造方法 | |
| JP2002170740A (ja) | Ｌｃ複合部品 | |
| JPH04130612A (ja) | 積層チップ・インダクタの製造方法 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JPH0115159Y2 (ja) | ||
| JPH10106840A (ja) | 積層インダクタンス素子 | |
| JPH08236354A (ja) | 積層インダクタ | |
| JP2002164215A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3239659B2 (ja) | 積層インダクタ部品の製造方法 | |
| US20230298807A1 (en) | Multilayer Inductor Construction | |
| JPH09180938A (ja) | 積層インダクタおよびその製造方法 | |
| JPH08148338A (ja) | 積層チップインダクタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |