JP2995268B2 - 積層チップ・インダクタの製造方法 - Google Patents

積層チップ・インダクタの製造方法

Info

Publication number
JP2995268B2
JP2995268B2 JP2250930A JP25093090A JP2995268B2 JP 2995268 B2 JP2995268 B2 JP 2995268B2 JP 2250930 A JP2250930 A JP 2250930A JP 25093090 A JP25093090 A JP 25093090A JP 2995268 B2 JP2995268 B2 JP 2995268B2
Authority
JP
Japan
Prior art keywords
magnetic
multilayer chip
chip inductor
conductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2250930A
Other languages
English (en)
Other versions
JPH04130613A (ja
Inventor
睦士 中澤
康哲 木岡
昌典 渡丸
定明 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2250930A priority Critical patent/JP2995268B2/ja
Publication of JPH04130613A publication Critical patent/JPH04130613A/ja
Application granted granted Critical
Publication of JP2995268B2 publication Critical patent/JP2995268B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、導電体パターンが形成された未焼成の磁
性体シートを積層・焼成してなる積層チップ・インダク
タの製造方法に関するものである。
[従来の技術] 第3図は従来の積層チップ・インダクタの斜視図、第
4図は従来の積層チップ・インダクタの素子の分解斜視
図である。
第3図に示すように、従来の積層チップ・インダクタ
は、サイコロ状の素子10と、この素子10の両端部に各々
形成された一対の外部電極20,20とからなる。
積層チップ・インダクタの素子10は、第4図に示すよ
うに、複数枚の未焼成の磁性体シート12と、この未焼成
の磁性体シート12の上に各々形成された導電体パターン
14とからなる。
この磁性体シート12としては、例えばフェライト粉末
をバインダーで結合させて、厚さ50μm程度のシート状
に形成したものが使用されている。
また、導電体パターン14としては、例えばAg粉末をバ
インダーで混練して形成した導電性ペーストが使用され
ている。
導電体パターン14の形状は、未焼成の磁性体シート12
を積層したときに接続されてコイル状になるように、換
言すれば、コイルを所定長さ毎に切断してバラバラにし
たような形状になっている。
磁性体シート12を介して隣接する導電体パターン14,1
4は磁性体シート12に形成されたスルーホール(図示せ
ず)を介して相互に接続されている。
そして、導電体パターン14のうちで、最外の導電体パ
ターン14a,14bの端末16は素子10の端面に表われてお
り、ここで外部電極20,20と電気的に接続されている。
なお、未焼成の磁性体シート12の焼成収縮率と導電体
パターン14の焼成収縮率とはできるだけ近似させ、磁性
体シート12と導電体パターン14との間、すなわち磁性体
と導電体との間にデラミネーション(剥離)が生じない
ようにしてある。
この積層チップ・インダクタは、例えば次のようにし
て製造される。
まず、Fe2O3,NiO,ZnO等からなる原料粉末を均一に混
合・分散させた後、800℃程度の温度で仮焼してフェラ
イト粉末を生成させる。
次に、このフェライト粉末にバインダーを混合してス
ラリーとし、このスラリーをポリエステルフィルム上に
ドクターブレード法等によって所定の厚さで塗布し、乾
燥後、所定サイズに切断して未焼成の磁性体シート12を
複数枚形成する。
次に、この複数枚の未焼成の磁性体シート12にAgペー
ストからなる導電体パターン14を各パターン毎に印刷す
る。
次に、この複数枚の磁性体シート12を、導電体パター
ン14がコイル状に接続するように積層させ、この積層さ
せた磁性体シート12を所定位置でサイコロ状に裁断して
未焼成の積層体チップ(素子)を形成する。
次に、未焼成の積層体チップの端面のうちで、最外の
導電体パターン14a,14bの端末16が表われている端面に
外部電極用のAgペーストを塗布し、この未焼成の積層体
チップを外部電極用のAgペーストとともに900℃程度の
温度で焼成して、外部電極20,20が形成された積層チッ
プ・インダクタを得る。
または、先に未焼成の積層体チップを焼成し、その
後、この積層体チップの端面に外部電極用のAgペースト
を焼き付けて、外部電極20,20が形成された積層チップ
・インダクタを得る。
[発明が解決しようとする課題] ところで、従来の積層チップ・インダクタは、磁石を
近付け、その後磁石を除去した場合、磁石を近付ける以
前のインダクタンス(以下、L値という)と、磁石を除
去した後のL値とが異なる。
また、従来の積層チップ・インダクタは、直流を重畳
した交流電流を流し、その後、重畳した直流を除去した
交流電流を流してL値を測定した場合、直流を重畳する
以前のL値と、重畳した直流を除去した後のL値とが異
なる。
このように、従来の積層チップ・インダクタは磁界の
影響によってそのL値が変化してしまい、安定した品質
特性を保証することができないという問題点を有してい
た。
この発明は、磁界の影響によってL値が変化しない、
安定した電磁気的特性を有する積層チップ・インダクタ
の製造方法を提供することを目的とする。
[課題を解決するための手段] この発明に係る積層チップ・インダクタの製造方法
は、未焼成の磁性体シートと、導電性ペーストからなる
所定形状の導電体パターンとを交互に積層して前記磁性
体シート間に前記導電体パターンを連続的に形成させ、
この積層した前記未焼成の磁性体シートおよび前記導電
体パターンを焼成して、前記未焼成の磁性体シートを磁
性体に変化させ、前記導電体パターンを導電体に変化さ
せる積層チップ・インダクタの製造方法であって、 前記導電性ペーストは、Agを導電性物質として含有
し、前記焼成の際に前記導電性物質を前記磁性体中に拡
散させ、もしくはこの拡散させたこの導電性物質を前記
磁性体外に蒸発揮散させて前記導電体パターンを痩化さ
せる痩化物質を含有したことを特徴とするものである。
ここで、未焼成の磁性体シートとは、例えばフェライ
ト等の原料粉末をバインダーで連結してシート状に形成
したものをいう。
また、導電性ペーストとは、例えばAg等の導電性物質
粉をバインダーとともに混練して形成したペーストをい
う。
また、導電体パターンとは、導電性ペーストからなる
所定形状、例えば導電体がコイル状の場合はコイルを細
切れに切断したような形状のパターンをいう。
また、導電体パターンを連続的に形成するとは、導電
体パターンを順次接続して、導電体を磁性体シート間に
おいて、例えばコイル状に連続的に巻回・形成すること
をいう。
また、痩化物質としてはBi2O3,V2O5,PbO又はIn2O3
使用することができる。
なお、後述する実施例では導電体パターンを印刷形成
した未焼成の磁性体シートを順次積層して磁性体シート
と導電体パターンとを積層しているが、磁性体シートと
導電体パターンとを直接交互に形成して磁性体シートと
導電体パターンとを積層してもよい。
[作用] この発明に係る積層チップ・インダクタの製造方法に
おいては、導電性ペースト中に前述したような痩化物質
を含有しているので、焼成の際にこの痩化物質が溶融
し、この溶融した痩化物質が導電体パターン中若しくは
導電体中のAgを溶かし込み、Agを溶かし込んだこの痩化
物質が磁性体中に拡散し、導電体パターン若しくは導電
体が痩化し、磁性体と導電体の境界の全部または一部に
空隙が形成される。
磁性体中に拡散した痩化物質は磁性体中を拡散透過し
て磁性体外に排出され、排出された痩化物質中のAgは焼
成の熱で大気中に蒸発揮散する。
[実施例] 実施例1 配合1の化合物を各々秤量し、これらの化合物を水と
ともにボールミルで混合して混合物を得た。
次に、この混合物を乾燥させ、大気中において800℃
で2時間仮焼して仮焼物(フェライト)を形成させた。
そして、この仮焼物を水とともにボールミルで15時間粉
砕し、乾燥させ、解砕してフェライト粉末を得た。この
フェライト粉末の比表面積は、2.8m2/gであった。
次に、このフェライト粉末とポリビニール・ブチラー
ルを主成分とするバインダーとをボールミルで混合して
スラリーを形成した。
次に、このスラリーを真空脱泡機で脱泡させた後、ポ
リエステルフィルム上にドクターブレード法で塗布し、
乾燥させた後、所定の大きさに切断して、所定位置にス
ルーホールをも受けた厚さ約50μmの磁性体シートを得
た。
また、エチルセルローズ、α−ターピネオール、ブチ
ルカルビトールアセテートからなるバインダー中にAg粉
末およびBi2O3を加えて混練し、Agペーストを作成し
た。ここで、Bi2O3はAg粉末に対して約0.5wt%加えた。
次に、前記未焼成の磁性体シートにAgペーストからな
る導電体パターンをそのパターン毎にスクリーン印刷法
で印刷した。
次に、導電体パターンが乾燥した後、この磁性体シー
トを積層し、500kg/cm2の圧力で加圧・圧着させて、磁
性体シート間を接合一体化させ、そして、所定の位置で
サイコロ状に裁断して多数の積層体チップを形成した。
次に、この積層体チップを加熱してバインダーを燃焼
除去させ、その後、900℃の温度で2時間焼成した。
次に、積層体チップの端面のうちで、最外の導電体パ
ターンの端末が導出されている端面にAgペーストを塗布
し、大気中において700℃の温度で20分間加熱して焼き
付け、導電体パターンの端末に外部電極が接続形成され
た状態の積層チップ・インダクタを形成した。
次に、この多数の積層チップ・インダクタから20個を
抜き取り、これらの積層チップ・インダクタの内部にエ
ポキシ樹脂を加圧して含浸させ、加熱してこのエポキシ
樹脂を熱硬化させた後、破断してその破断面を観察した
ところ、第1図に示すように、導電体(導電体パターン
14)と磁性体(磁性体シート12)との間にエポキシ樹脂
の侵入、すなわち空隙(デラミネーション)18の形成が
認められた。
次に、前記した多数の積層チップ。インダクタから50
個を抜き取り、これらの積層チップ・インダクタのL値
を測定したところ、その平均値は7.2μHであった。
また、前記した多数の積層チップ。インダクタから別
の50個を抜き取り、これらの積層チップ・インダクタに
1000ガウスの磁石を近接させた後、再びL値を測定した
ところ、その平均値は、前記のL値(7.2μH)よりも
約1.4%少ない、7.1μHであった。
また、前記した積層チップ・インダクタから残りの50
個を抜き取り、これらの積層チップ・インダクタに直流
電圧を印加し、50mAの直流を流した後、直流電圧の印加
を除去し、L値を測定したところ、その平均値は、前記
のL値(7.2μH)よりも約2.8%少ない、7.0μHであ
った。
比較例1 導電性ペースト中にBi2O3を加えなかったこと以外
は、実施例1と同様にして積層チップ・インダクタを形
成した。
そして、実施例1と同様にして積層チップ・インダク
タの破断面を観察したところ、第2図に示すように導電
体(導電体パターン14)と磁性体(磁性体シート12)と
の間にエポキシ樹脂の侵入、すなわち空隙の形成は認め
られなかった。
また、実施例1と同様にして50個の積層チップ・イン
ダクタのL値を測定したところ、5.5μHであった。
また、別の50個の積層チップ・インダクタに1000ガウ
スの磁石を接近させた後のL値を測定したところ、その
平均値は、先の測定で得られたL値(5.5μH)より25.
5%少ない4.1μHであった。
また、残りの50個の積層チップ・インダクタに50mAの
直流を流した後、直流電圧の印加を除去して測定したL
値は、先の測定で得られたL値(5.5μH)より27.3%
少ない4.0μHであった。
[発明の効果] この発明によれば、導電性ペースト中に痩化物質を含
有しているので、焼成の際にこの痩化物質が溶融し、こ
の溶融した痩化物質が導電体パターン中若しくは導電体
中のAgを溶かし込み、Agを溶かし込んだこの痩化物質が
磁性体中に拡散し、導電体パターン若しくは導電体が痩
化し、磁性体と導電体の境界の全部または一部に空隙が
形成され、磁界の影響で磁性体と導電体とが別々に膨張
または収縮しても、その膨張率の違いによる内部歪が生
じない、磁界の影響によるL値の変動の少ない、信頼性
の高い積層チップ・インダクタが容易に得られるという
効果を奏する。
【図面の簡単な説明】
第1図は実施例1に係る積層チップ・インダクタの断面
図、第2図は比較例1に係る積層チップ・インダクタの
断面図、第3図は従来の積層チップ・インダクタの斜視
図、第4図は従来の積層チップ・インダクタの分解斜視
図である。 10……素子、12……磁性体シート 14……導電体パターン 14a,14b……最外の導電体パターン 16……導電体パターンの端末 18……空隙(デラミネーション) 20,20……外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉田 定明 東京都台東区上野6丁目16番20号 太陽 誘電株式会社内 (56)参考文献 特開 昭49−63964(JP,A) 特開 平4−65807(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01F 17/00 H01F 41/04 H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】未焼成の磁性体シートと、導電性ペースト
    からなる所定形状の導電体パターンとを交互に積層して
    前記磁性体シート間に前記導電体パターンを連続的に形
    成させ、この積層した前記未焼成の磁性体シートおよび
    前記導電体パターンを焼成して、前記未焼成の磁性体シ
    ートを磁性体に変化させ、前記導電体パターンを導電体
    に変化させる積層チップ・インダクタの製造方法であっ
    て、 前記導電性ペーストは、Agを導電性物質として含有し、
    前記焼成の際に前記導電性物質を前記磁性体中に拡散さ
    せ、もしくはこの拡散させたこの導電性物質を前記磁性
    体外に蒸発揮散させて前記導電体パターンを痩化させる
    痩化物質を含有したことを特徴とする積層チップ・イン
    ダクタの製造方法。
  2. 【請求項2】前記痩化物質がBi2O3,V2O5,PbO又はIn2O3
    であることを特徴とする請求項1記載の積層チップ・イ
    ンダクタの製造方法。
JP2250930A 1990-09-20 1990-09-20 積層チップ・インダクタの製造方法 Expired - Lifetime JP2995268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2250930A JP2995268B2 (ja) 1990-09-20 1990-09-20 積層チップ・インダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2250930A JP2995268B2 (ja) 1990-09-20 1990-09-20 積層チップ・インダクタの製造方法

Publications (2)

Publication Number Publication Date
JPH04130613A JPH04130613A (ja) 1992-05-01
JP2995268B2 true JP2995268B2 (ja) 1999-12-27

Family

ID=17215136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2250930A Expired - Lifetime JP2995268B2 (ja) 1990-09-20 1990-09-20 積層チップ・インダクタの製造方法

Country Status (1)

Country Link
JP (1) JP2995268B2 (ja)

Also Published As

Publication number Publication date
JPH04130613A (ja) 1992-05-01

Similar Documents

Publication Publication Date Title
US6504466B1 (en) Lamination-type coil component and method of producing the same
US20140085038A1 (en) Electronic component
JPH07201570A (ja) 厚膜積層インダクタ
JPH0254647B2 (ja)
JP3680758B2 (ja) 積層セラミック電子部品の製造方法
JPH0696953A (ja) 積層インダクタ素子とその製造方法
JPH0797525B2 (ja) 銅導体一体焼成型フェライト素子
JP2921594B2 (ja) 積層チップ・インダクタの製造方法
JP2995268B2 (ja) 積層チップ・インダクタの製造方法
JPS59132604A (ja) 積層型インダクタ
CN113053620B (zh) 层叠线圈部件
JPH0210606A (ja) 導電性ペーストおよびそれを用いた厚膜部品
JP2983049B2 (ja) 積層チップ・インダクタの製造方法
JP2002170740A (ja) Lc複合部品
JP2004014534A (ja) 積層チップインダクタの製造方法
JPH0115159Y2 (ja)
JP3498200B2 (ja) 積層セラミック複合部品
JPH04130612A (ja) 積層チップ・インダクタの製造方法
JP2871845B2 (ja) 積層チップインダクタの製造方法
JPH0351929Y2 (ja)
JPH0210607A (ja) 導電性ペーストおよびそれを用いた厚膜部品
JP3635412B2 (ja) 磁性フェライトの製造方法
JPH09180938A (ja) 積層インダクタおよびその製造方法
JP2607248Y2 (ja) 積層チップインダクタ
JPH05226154A (ja) 積層セラミックインダクタとその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 11

EXPY Cancellation because of completion of term