JP2607248Y2 - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JP2607248Y2 JP2607248Y2 JP1992019038U JP1903892U JP2607248Y2 JP 2607248 Y2 JP2607248 Y2 JP 2607248Y2 JP 1992019038 U JP1992019038 U JP 1992019038U JP 1903892 U JP1903892 U JP 1903892U JP 2607248 Y2 JP2607248 Y2 JP 2607248Y2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- chip inductor
- multilayer chip
- external terminal
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Soft Magnetic Materials (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、閉磁路構造を取る積層
チップインダクタに関する。
チップインダクタに関する。
【０００２】
【従来の技術】従来の積層チップインダクタは、一般に
図７に示すように、磁性体１の内部にらせん状のコイル
４が内設され、このコイル４とチップ端面に形成された
外部端子電極３とが、コイル始端および終端からそれぞ
れ連続的に導出された引き出し部２（コイルと同一の導
体によって形成される）によって接続されており、この
引き出し部２は、図８に示すように、コイル４における
外部端子電極側の一辺を、外部端子電極と接する位置ま
で平行移動させたような態様で形成されていた。なお、
図７における矢印は、磁束のモデルである。
図７に示すように、磁性体１の内部にらせん状のコイル
４が内設され、このコイル４とチップ端面に形成された
外部端子電極３とが、コイル始端および終端からそれぞ
れ連続的に導出された引き出し部２（コイルと同一の導
体によって形成される）によって接続されており、この
引き出し部２は、図８に示すように、コイル４における
外部端子電極側の一辺を、外部端子電極と接する位置ま
で平行移動させたような態様で形成されていた。なお、
図７における矢印は、磁束のモデルである。
【０００３】上記のような構成からなる積層チップイン
ダクタは、インダクタ素体内に磁束を集中させる閉磁路
構造を取る場合、内設されたコイルの回りに一定のマー
ジンを設けることにより磁路が確保されていた。
ダクタは、インダクタ素体内に磁束を集中させる閉磁路
構造を取る場合、内設されたコイルの回りに一定のマー
ジンを設けることにより磁路が確保されていた。
【０００４】
【考案が解決しようとする課題】しかしながら、上述従
来の積層チップインダクタにおける外部端子電極形成端
面側のマージン部においては、引き出し部によってコイ
ルの磁束が遮断されるため（引き出し部全体がデッドゾ
ーンとなっている）、上記マージン部分における実質的
なマージンは、図８のＭで示される部分（コイルから外
部端子電極形成端面までの部分から引き出し部の幅を引
いた部分）だけであった。
来の積層チップインダクタにおける外部端子電極形成端
面側のマージン部においては、引き出し部によってコイ
ルの磁束が遮断されるため（引き出し部全体がデッドゾ
ーンとなっている）、上記マージン部分における実質的
なマージンは、図８のＭで示される部分（コイルから外
部端子電極形成端面までの部分から引き出し部の幅を引
いた部分）だけであった。
【０００５】このように、導体からなる引き出し部によ
ってコイルの磁束が遮断されると、磁路面積が小さくな
るため、化１（Ａi ＝磁路面積、ｌi ＝磁路の長さ、ｎ
＝コイル巻き数、μO ＝真空の透磁率、μR ＝素体の比
透磁率）からもわかるように、インダクタのインダクタ
ンス値Ｌが低下してしまっていた。
ってコイルの磁束が遮断されると、磁路面積が小さくな
るため、化１（Ａi ＝磁路面積、ｌi ＝磁路の長さ、ｎ
＝コイル巻き数、μO ＝真空の透磁率、μR ＝素体の比
透磁率）からもわかるように、インダクタのインダクタ
ンス値Ｌが低下してしまっていた。
【０００６】
【化１】 なお、磁路を確保するために必要な面積のマージンをと
り、これに引き出し部の面積を加えることにより、コイ
ルパターンを変えずにインダクタンス値を上昇させるこ
とはできるが、このことはチップ外径寸法を大きするこ
とであり、小型化の流れに反するものである。また、引
き出し部を小さくすることにより、少ないデッドゾーン
で磁路を確保することができるが、コイル導体を構成し
ているＡｇは焼成時に蒸発するため、引き出し部にはあ
る程度の幅が必要である。
り、これに引き出し部の面積を加えることにより、コイ
ルパターンを変えずにインダクタンス値を上昇させるこ
とはできるが、このことはチップ外径寸法を大きするこ
とであり、小型化の流れに反するものである。また、引
き出し部を小さくすることにより、少ないデッドゾーン
で磁路を確保することができるが、コイル導体を構成し
ているＡｇは焼成時に蒸発するため、引き出し部にはあ
る程度の幅が必要である。
【０００７】そこで本考案は、上述従来の技術の問題点
を解決し、高いインダクタンス値を有する外形寸法の小
さい積層チップインダクタを提供することを目的とす
る。
を解決し、高いインダクタンス値を有する外形寸法の小
さい積層チップインダクタを提供することを目的とす
る。
【０００８】
【課題を解決するための手段】 本考案者は、上記目的
を達成すべく鋭意研究の結果、コイルと外部端子電極と
を導電接続する引き出し部を、それぞれコイル始端およ
び終端から最も近いコーナー部の２面に形成することに
より、上記課題が解決されることを見い出し、本考案に
到達した。
を達成すべく鋭意研究の結果、コイルと外部端子電極と
を導電接続する引き出し部を、それぞれコイル始端およ
び終端から最も近いコーナー部の２面に形成することに
より、上記課題が解決されることを見い出し、本考案に
到達した。
【０００９】 すなわち本考案は、直方体形の磁性体内
ほぼ中央部に形成されている角らせん形の一個のコイル
を有すると共に、当該磁性体の各端部にそれぞれ被覆さ
れているキャップ形の外部端子電極を有する積層チップ
インダクタであって、前記コイルの始端を前記磁性体の
最も近いコーナー部の２面において前記外部端子電極に
接続する引き出し部と、前記コイルの終端を前記磁性体
の最も近いコーナー部の２面において前記外部端子電極
に接続する引き出し部とを備えていることを特徴とする
積層チップインダクタである。
ほぼ中央部に形成されている角らせん形の一個のコイル
を有すると共に、当該磁性体の各端部にそれぞれ被覆さ
れているキャップ形の外部端子電極を有する積層チップ
インダクタであって、前記コイルの始端を前記磁性体の
最も近いコーナー部の２面において前記外部端子電極に
接続する引き出し部と、前記コイルの終端を前記磁性体
の最も近いコーナー部の２面において前記外部端子電極
に接続する引き出し部とを備えていることを特徴とする
積層チップインダクタである。
【００１０】
【作用】 本考案による積層チップインダクタは例えば
図１に概略的に示されるように構成されている。すなわ
ち角らせん形のコイル４とキャップ形の外部端子電極３
とを導電接続する各引き出し部２が、それぞれ積層チッ
プインダクタの最も近いコーナー部の２面に形成されて
いる。具体的には各引き出し部２が、直方体形の磁性体
１内部におけるコイル４の始端と最も近いコーナー部の
２面に、ならびにコイル４の終端と最も近いコーナー部
の２面にそれぞれ形成されている。言い換えるとコイル
４始端の引き出し部２とコイル４終端の引き出し部２と
が、直方体形の磁性体１内部において互いに最も遠い各
コーナー部の２面にそれぞれ形成されている。
図１に概略的に示されるように構成されている。すなわ
ち角らせん形のコイル４とキャップ形の外部端子電極３
とを導電接続する各引き出し部２が、それぞれ積層チッ
プインダクタの最も近いコーナー部の２面に形成されて
いる。具体的には各引き出し部２が、直方体形の磁性体
１内部におけるコイル４の始端と最も近いコーナー部の
２面に、ならびにコイル４の終端と最も近いコーナー部
の２面にそれぞれ形成されている。言い換えるとコイル
４始端の引き出し部２とコイル４終端の引き出し部２と
が、直方体形の磁性体１内部において互いに最も遠い各
コーナー部の２面にそれぞれ形成されている。
【００１１】 したがって上述したように本考案の積層
チップインダクタにおける磁性体内部の各引き出し部が
コーナー部の２面に形成されるため、サイズが同じ場
合、キャップ形の外部端子電極と当該引き出し部との接
触面積が大になる。言い換えるとキャップ形外部端子電
極のコーナー部２面の内部に引き出し部が接触するた
め、サイズが同じであると、従来の積層チップインダク
タの場合に比べて同等以上の接触面積を有することにな
る。なお本考案の他の実施例として図４ならびに図５お
よび図６に示すような形状にすることができることは勿
論である。加えて直方体形の互いに遠いコーナー部の２
面に一対の引き出し部を形成するため、コイルの磁束を
極力遮断しないような形状に形成されることになる。
チップインダクタにおける磁性体内部の各引き出し部が
コーナー部の２面に形成されるため、サイズが同じ場
合、キャップ形の外部端子電極と当該引き出し部との接
触面積が大になる。言い換えるとキャップ形外部端子電
極のコーナー部２面の内部に引き出し部が接触するた
め、サイズが同じであると、従来の積層チップインダク
タの場合に比べて同等以上の接触面積を有することにな
る。なお本考案の他の実施例として図４ならびに図５お
よび図６に示すような形状にすることができることは勿
論である。加えて直方体形の互いに遠いコーナー部の２
面に一対の引き出し部を形成するため、コイルの磁束を
極力遮断しないような形状に形成されることになる。
【００１２】 すなわち本考案においては、直方体形の
磁性体内ほぼ中央部に形成されている角らせん形の一個
のコイルの始端ならびに終端が、最も近いコーナー部の
２面の外部端子電極にそれぞれ接続されている。この結
果、本考案の積層チップインダクタの両引き出し部はそ
れぞれコイルから最も遠いコーナー部に位置することに
なり、コイルの磁束が遮断されるデッドゾーンが著しく
減少することになる。このため従来の積層チップインダ
クタと比較して材質、コイルターン数、焼成温度ならび
に外形寸法などが同じであっても、本考案の積層チップ
インダクタは高いインダクタンス値を得ることができ
る。言い換えると本考案による場合、積層チップインダ
クタの外形寸法を小さくしても従来と同じインダクタン
ス値を得ることができる。
磁性体内ほぼ中央部に形成されている角らせん形の一個
のコイルの始端ならびに終端が、最も近いコーナー部の
２面の外部端子電極にそれぞれ接続されている。この結
果、本考案の積層チップインダクタの両引き出し部はそ
れぞれコイルから最も遠いコーナー部に位置することに
なり、コイルの磁束が遮断されるデッドゾーンが著しく
減少することになる。このため従来の積層チップインダ
クタと比較して材質、コイルターン数、焼成温度ならび
に外形寸法などが同じであっても、本考案の積層チップ
インダクタは高いインダクタンス値を得ることができ
る。言い換えると本考案による場合、積層チップインダ
クタの外形寸法を小さくしても従来と同じインダクタン
ス値を得ることができる。
【００１３】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
【００１４】
【実施例１】本考案の積層チップインダクタの製造方法
の一例を以下に示す。
の一例を以下に示す。
【００１５】まず、Ｆｅ2 Ｏ3 、ＺｎＯ、ＮｉＯおよび
ＣｕＯを、それぞれ 48mol％、 24mol％、 18mol％およ
び 10mol％といった比率で秤量し、ボールミルにて15時
間湿式混合を行う。次いで、得られた混合物を乾燥およ
び粉砕し、 700〜 800℃にて１時間仮焼した後、ボール
ミルにて15時間湿式粉砕し、乾燥および粉砕する。次
に、得られた材料粉末に、バインダーを10〜15wt％、ト
ルエンを20wt％、エタノールを20wt％、および1-ブタノ
ールを40wt％加え、ボールミルにて15時間混合してスラ
リーを得、このスラリーをドクターブレード法によりシ
ート化する（膜厚50〜80μｍ）。
ＣｕＯを、それぞれ 48mol％、 24mol％、 18mol％およ
び 10mol％といった比率で秤量し、ボールミルにて15時
間湿式混合を行う。次いで、得られた混合物を乾燥およ
び粉砕し、 700〜 800℃にて１時間仮焼した後、ボール
ミルにて15時間湿式粉砕し、乾燥および粉砕する。次
に、得られた材料粉末に、バインダーを10〜15wt％、ト
ルエンを20wt％、エタノールを20wt％、および1-ブタノ
ールを40wt％加え、ボールミルにて15時間混合してスラ
リーを得、このスラリーをドクターブレード法によりシ
ート化する（膜厚50〜80μｍ）。
【００１６】次に、上記のようにして作製した磁性体グ
リーンシート５に、両主面を貫通するスルーホール６を
形成し、その表面にスクリーン印刷法により、内部電極
用Ａｇペーストを用いて図２に示すような引き出し部２
およびコイル各部導体パターン４´（積層してスルーホ
ール接続することにより、らせん状のコイルが構成され
る内部導体パターン）を形成し、これらのシートを以下
のように積層する。
リーンシート５に、両主面を貫通するスルーホール６を
形成し、その表面にスクリーン印刷法により、内部電極
用Ａｇペーストを用いて図２に示すような引き出し部２
およびコイル各部導体パターン４´（積層してスルーホ
ール接続することにより、らせん状のコイルが構成され
る内部導体パターン）を形成し、これらのシートを以下
のように積層する。
【００１７】コイル各部導体パターン４´およびスルー
ホール６が形成されていないグリーンシート５の上に、
引き出し部２が形成されたシート５を積層し、その上に
コイル各部導体パターン４´が形成されたシート５を所
定の順序で積層し、再び引き出し部２が形成されたシー
ト５を積層し、コイル各部導体パターン４´およびスル
ーホール６が形成されていないグリーンシート５を積層
する（図３）。
ホール６が形成されていないグリーンシート５の上に、
引き出し部２が形成されたシート５を積層し、その上に
コイル各部導体パターン４´が形成されたシート５を所
定の順序で積層し、再び引き出し部２が形成されたシー
ト５を積層し、コイル各部導体パターン４´およびスル
ーホール６が形成されていないグリーンシート５を積層
する（図３）。
【００１８】次に、得られた積層体を 0.5t/cm2 の圧力
で圧着後、 500℃にて１時間脱バインダー処理を行い、
850〜 900℃にて１時間焼成する。焼成後、得られた焼
結体における引き出し部２が露出した端面に、浸漬法に
よって外部端子電極用Ａｇペーストを塗布し、 150℃に
て15分間乾燥後 600℃にて10分間焼成し、外部端子電極
３を形成することにより、磁性体１の内部にらせん状の
コイル４が内設された積層チップインダクタを得る（図
１）。
で圧着後、 500℃にて１時間脱バインダー処理を行い、
850〜 900℃にて１時間焼成する。焼成後、得られた焼
結体における引き出し部２が露出した端面に、浸漬法に
よって外部端子電極用Ａｇペーストを塗布し、 150℃に
て15分間乾燥後 600℃にて10分間焼成し、外部端子電極
３を形成することにより、磁性体１の内部にらせん状の
コイル４が内設された積層チップインダクタを得る（図
１）。
【００１９】上記のようにして、コイルのターン数が
7、 8、 9および10の本考案の積層チップインダクタを
多数製造し、その中からそれぞれ無作為に30個ずつ選出
してＬ値の測定を行い、その結果を表１に示した。
7、 8、 9および10の本考案の積層チップインダクタを
多数製造し、その中からそれぞれ無作為に30個ずつ選出
してＬ値の測定を行い、その結果を表１に示した。
【００２０】一方、本考案の積層チップインダクタとの
比較のため、引き出し部２を図８に示すように、すなわ
ちコイルにおける外部端子電極側の一辺を外部端子電極
と接する位置まで平行移動させたような態様で形成した
こと以外は上記と同様にして、コイルのターン数が 7、
8、 9および10の従来の積層チップインダクタを多数作
製し、その中からそれぞれ無作為に30個を選出してＬ値
の測定を行い、その結果を表１に併記した。なお、上記
本考案の積層チップインダクタと従来の積層チップイン
ダクタとは、外径寸法および引き出し部と外部端子電極
との接触面積が同じである。
比較のため、引き出し部２を図８に示すように、すなわ
ちコイルにおける外部端子電極側の一辺を外部端子電極
と接する位置まで平行移動させたような態様で形成した
こと以外は上記と同様にして、コイルのターン数が 7、
8、 9および10の従来の積層チップインダクタを多数作
製し、その中からそれぞれ無作為に30個を選出してＬ値
の測定を行い、その結果を表１に併記した。なお、上記
本考案の積層チップインダクタと従来の積層チップイン
ダクタとは、外径寸法および引き出し部と外部端子電極
との接触面積が同じである。
【００２１】
【表１】
【００２２】表１からもわかるように、いずれのコイル
ターン数の場合においても本考案の積層チップインダク
タは、従来の積層チップインダクタよりも高いＬ値を示
していた。
ターン数の場合においても本考案の積層チップインダク
タは、従来の積層チップインダクタよりも高いＬ値を示
していた。
【００２３】
【実施例２】本考案の積層チップインダクタの製造方法
の別の一例を以下に示す。
の別の一例を以下に示す。
【００２４】まず、実施例１と同様にして得た材料粉末
に、バインダーを10〜15wt％混合してペースト状の磁性
体シート原料を用意する。次いで、このペーストを用い
てスクリーン印刷法により印刷膜を形成する工程と、こ
の印刷膜の上にＡｇペーストを用いて所定の内部導体パ
ターンを印刷する工程とを交互に繰り返し行う、いわゆ
るスラリービルト法によって磁性体内部に所定の引き出
し部およびコイルが内設されたチップ素体を得る。
に、バインダーを10〜15wt％混合してペースト状の磁性
体シート原料を用意する。次いで、このペーストを用い
てスクリーン印刷法により印刷膜を形成する工程と、こ
の印刷膜の上にＡｇペーストを用いて所定の内部導体パ
ターンを印刷する工程とを交互に繰り返し行う、いわゆ
るスラリービルト法によって磁性体内部に所定の引き出
し部およびコイルが内設されたチップ素体を得る。
【００２５】次に、上記のようにして得られたチップ素
体を、実施例１と同様にして脱バインダー、焼成および
外部電極形成を行い、本考案の積層チップインダクタを
得る。
体を、実施例１と同様にして脱バインダー、焼成および
外部電極形成を行い、本考案の積層チップインダクタを
得る。
【００２６】
【考案の効果】 本考案は、積層チップインダクタの構
成を簡単にすることによって、すなわち一個の角らせん
形コイルの始端ならびに終端を、直方体形磁性体の最も
近いコーナー部の２面でキャップ形外部端子電極にそれ
ぞれ接続するようにしたことによって大きな効果が得ら
れた。すなわち本考案による積層チップインダクタは従
来の積層チップインダクタと同じ外形寸法、コイルター
ン数、焼成温度ならびに材質などで構成されていなが
ら、高いインダクタンス値を得ることができるという効
果がある。また、積層チップインダクタの小型化にも対
応できる手段が得られるという効果がある。加えて本考
案の積層チップインダクタは従来から広く用いられてき
ている方法によって製造することができるため、従来の
生産ラインを大幅に変えるる必要がないという大きな利
点がある。
成を簡単にすることによって、すなわち一個の角らせん
形コイルの始端ならびに終端を、直方体形磁性体の最も
近いコーナー部の２面でキャップ形外部端子電極にそれ
ぞれ接続するようにしたことによって大きな効果が得ら
れた。すなわち本考案による積層チップインダクタは従
来の積層チップインダクタと同じ外形寸法、コイルター
ン数、焼成温度ならびに材質などで構成されていなが
ら、高いインダクタンス値を得ることができるという効
果がある。また、積層チップインダクタの小型化にも対
応できる手段が得られるという効果がある。加えて本考
案の積層チップインダクタは従来から広く用いられてき
ている方法によって製造することができるため、従来の
生産ラインを大幅に変えるる必要がないという大きな利
点がある。
【図１】本考案の積層チップインダクタの一例を示す透
視上面図である。
視上面図である。
【図２】本考案の積層チップインダクタを製造する際に
用いられる引き出し部が形成されたシートの一例を示す
平面図である。
用いられる引き出し部が形成されたシートの一例を示す
平面図である。
【図３】本考案の積層チップインダクタの製造工程にお
けるシート積層態様を示す斜視図である。
けるシート積層態様を示す斜視図である。
【図４】本考案の積層チップインダクタの別の一例を示
す透視上面図である。
す透視上面図である。
【図５】本考案の積層チップインダクタのさらに別の一
例を示す透視上面図である。
例を示す透視上面図である。
【図６】本考案の積層チップインダクタのさらに別の一
例を示す透視上面図である。
例を示す透視上面図である。
【図７】従来の積層チップインダクタを示す側断面図で
ある。
ある。
【図８】従来の積層チップインダクタを示す透視上面図
である。
である。
１‥‥‥磁性体 ２‥‥‥引き出し部 ３‥‥‥外部端子電極 ４‥‥‥コイル ４´‥‥コイル各部導体パターン ５‥‥‥磁性体グリーンシート ６‥‥‥スルーホール Ｍ‥‥‥実質的なマージン
Claims (1)
- 【請求項１】 直方体形の磁性体内ほぼ中央部に形成さ
れている角らせん形の一個のコイルを有すると共に、当
該磁性体の各端部にそれぞれ被覆されているキャップ形
の外部端子電極を有する積層チップインダクタであっ
て、前記コイルの始端を前記磁性体の最も近いコーナー
部の２面において前記外部端子電極に接続する引き出し
部と、前記コイルの終端を前記磁性体の最も近いコーナ
ー部の２面において前記外部端子電極に接続する引き出
し部とを備えていることを特徴とする積層チップインダ
クタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992019038U JP2607248Y2 (ja) | 1992-02-27 | 1992-02-27 | 積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992019038U JP2607248Y2 (ja) | 1992-02-27 | 1992-02-27 | 積層チップインダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0569916U JPH0569916U (ja) | 1993-09-21 |
| JP2607248Y2 true JP2607248Y2 (ja) | 2001-05-28 |
Family
ID=11988268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992019038U Expired - Lifetime JP2607248Y2 (ja) | 1992-02-27 | 1992-02-27 | 積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607248Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6380192B2 (ja) * | 2015-03-27 | 2018-08-29 | 株式会社村田製作所 | 積層型電子部品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288317A (ja) * | 1989-04-28 | 1990-11-28 | Toko Inc | 積層インダクタの製造方法 |
| JPH03219609A (ja) * | 1990-01-24 | 1991-09-27 | Murata Mfg Co Ltd | 積層型コモンモードチョークコイル |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411310A (en) * | 1987-07-04 | 1989-01-13 | Toyoda Automatic Loom Works | Printed lamination spiral coil |
-
1992
- 1992-02-27 JP JP1992019038U patent/JP2607248Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288317A (ja) * | 1989-04-28 | 1990-11-28 | Toko Inc | 積層インダクタの製造方法 |
| JPH03219609A (ja) * | 1990-01-24 | 1991-09-27 | Murata Mfg Co Ltd | 積層型コモンモードチョークコイル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0569916U (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251370B2 (ja) | 複合積層部品用非磁性フェライトおよび複合積層部品とその製造方法 | |
| JP5626834B2 (ja) | 開磁路型積層コイル部品の製造方法 | |
| JP3364174B2 (ja) | チップフェライト部品およびその製造方法 | |
| JPH0135483B2 (ja) | ||
| JP2607248Y2 (ja) | 積層チップインダクタ | |
| JP2518757B2 (ja) | 積層インダクタンス素子の製造方法 | |
| JPS59132604A (ja) | 積層型インダクタ | |
| JP2001358016A (ja) | 積層チップインダクタ | |
| JPH0891919A (ja) | 酸化物磁性材料組成物とその製造方法、ならびにインダクタ、積層チップインダクタ、および複合積層部品 | |
| JP2002170740A (ja) | Ｌｃ複合部品 | |
| JPH0689811A (ja) | 薄型インダクタ／トランスおよびその製造方法 | |
| JP2584531Y2 (ja) | 高周波用積層セラミックインダクタ | |
| JP3209514B2 (ja) | 積層チップインダクタの製造方法 | |
| JP3208842B2 (ja) | Ｌｃ複合電子部品 | |
| JPH04142714A (ja) | ソリッドトランスとその製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP3297429B2 (ja) | 積層チップビーズ | |
| JPH07272935A (ja) | 積層チップインダクタおよびその製造方法 | |
| JP2021136345A (ja) | コイル部品 | |
| JPH05326241A (ja) | フェライト焼結体、チップインダクタ部品、複合積層部品および磁心 | |
| JP2520622Y2 (ja) | 積層型チップインダクタ | |
| JPH0447950Y2 (ja) | ||
| JPH0669039A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH0727617Y2 (ja) | 積層チップインダクタ | |
| JP2826386B2 (ja) | 積層インダクタ素子およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |