JP2001358016A - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JP2001358016A JP2001358016A JP2001135437A JP2001135437A JP2001358016A JP 2001358016 A JP2001358016 A JP 2001358016A JP 2001135437 A JP2001135437 A JP 2001135437A JP 2001135437 A JP2001135437 A JP 2001135437A JP 2001358016 A JP2001358016 A JP 2001358016A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- chip inductor
- coil
- multilayer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 巻数を増すことなく、直流抵抗が低くスルー
ホールによって発生する磁界の影響が小さい高性能の積
層チップインダクタを安価に提供する。 【解決手段】 フェライトシート片１上に導体ペースト
を印刷してコイル用パターン３を形成する際、同一のコ
イル用パターンを形成したシートを２枚づつ重ね合わせ
ることにより、コイル導体の一部を分岐し、フェライト
シート片１上においてパターン同士が相互に直交する位
置である四隅の四カ所においてスルーホール導体で接続
することを繰り返して一個のコイルを構成してなること
を特徴とする。
ホールによって発生する磁界の影響が小さい高性能の積
層チップインダクタを安価に提供する。 【解決手段】 フェライトシート片１上に導体ペースト
を印刷してコイル用パターン３を形成する際、同一のコ
イル用パターンを形成したシートを２枚づつ重ね合わせ
ることにより、コイル導体の一部を分岐し、フェライト
シート片１上においてパターン同士が相互に直交する位
置である四隅の四カ所においてスルーホール導体で接続
することを繰り返して一個のコイルを構成してなること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は積層チップ形のイン
ダクタに関する。
ダクタに関する。
【０００２】
【従来の技術】従来から積層チップインダクタは積層技
術を利用して、重畳されたセラミックのグリーンシート
の中を一本の内部導体が螺旋状に周回するようになって
いる。すなわち積層チップインダクタは此等のシートに
設けたスルーホールを介在してシート間の導体の連絡を
行うと共に内部導体の始端と終端とにそれぞれ別の外部
電極端子が接続されて一体化されたチップ形状のインダ
クタである。
術を利用して、重畳されたセラミックのグリーンシート
の中を一本の内部導体が螺旋状に周回するようになって
いる。すなわち積層チップインダクタは此等のシートに
設けたスルーホールを介在してシート間の導体の連絡を
行うと共に内部導体の始端と終端とにそれぞれ別の外部
電極端子が接続されて一体化されたチップ形状のインダ
クタである。
【０００３】なお積層チップインダクタの製造方法とし
ては、シートを積層する代わりに厚膜印刷技術によって
内部導体とインダクタの基体になるセラミックスとを交
互に印刷して積層する方法も採用されている。
ては、シートを積層する代わりに厚膜印刷技術によって
内部導体とインダクタの基体になるセラミックスとを交
互に印刷して積層する方法も採用されている。
【０００４】
【発明が解決しようとする課題】積層チップインダクタ
においても小形化が要望されると共に更に大きなインダ
クタンスを要請されることが多い。大きなインダクタン
スを得るために巻き数を多くすると直流抵抗値が大とな
り品質係数のＱが低下するという問題点があった。
においても小形化が要望されると共に更に大きなインダ
クタンスを要請されることが多い。大きなインダクタン
スを得るために巻き数を多くすると直流抵抗値が大とな
り品質係数のＱが低下するという問題点があった。
【０００５】すなわちインダクタとして使用する場合、
その直流抵抗値は低い方が望ましい。直流抵抗値の大部
分は内部導体の抵抗値であり此を低くする為には内部導
体の全長を短くし且つ電流に対する断面積を大きくすれ
ばよいことになる。しかしながら内部導体の全長は所望
のインダクタンスを得るために必要な長さがあるので、
大きなインダクタンスを得ると同時に直流抵抗値を低く
するためには導体の断面積すなわち導体の幅と厚さとの
積を大きくする方法をとることになる。導体の幅を大き
くすると磁束が通るセラミックスの基体部分が少なくな
るためインダクタンス値は減少する。また導体を厚くす
るには印刷上の困難や圧着時の歪み発生などの問題があ
った。以上に述べたように内部導体の直流抵抗値を低く
することは困難であった。
その直流抵抗値は低い方が望ましい。直流抵抗値の大部
分は内部導体の抵抗値であり此を低くする為には内部導
体の全長を短くし且つ電流に対する断面積を大きくすれ
ばよいことになる。しかしながら内部導体の全長は所望
のインダクタンスを得るために必要な長さがあるので、
大きなインダクタンスを得ると同時に直流抵抗値を低く
するためには導体の断面積すなわち導体の幅と厚さとの
積を大きくする方法をとることになる。導体の幅を大き
くすると磁束が通るセラミックスの基体部分が少なくな
るためインダクタンス値は減少する。また導体を厚くす
るには印刷上の困難や圧着時の歪み発生などの問題があ
った。以上に述べたように内部導体の直流抵抗値を低く
することは困難であった。
【０００６】これを解決するために互いに異なった一対
の内部導体を同一のチップ内に独立的に配して此等の最
初の部分同士と最後の部分同士とをそれぞれ接続すると
いう考案も示されていた。しかしながら此の場合は同一
の基体に二個のコイル導体を内設するため設計ならびに
工程が複雑になってコストの上昇をまねくという欠点が
あった。
の内部導体を同一のチップ内に独立的に配して此等の最
初の部分同士と最後の部分同士とをそれぞれ接続すると
いう考案も示されていた。しかしながら此の場合は同一
の基体に二個のコイル導体を内設するため設計ならびに
工程が複雑になってコストの上昇をまねくという欠点が
あった。
【０００７】したがって本発明の目的は巻き数を増加す
ることなく直流抵抗値を低くして高性能の積層チップイ
ンダクタを安価に提供することにある。
ることなく直流抵抗値を低くして高性能の積層チップイ
ンダクタを安価に提供することにある。
【０００８】
【課題を解決するための手段】本発明者は上述の目的を
達成するために積層チップインダクタの作成に当たって
コイル導体の直流抵抗値を低くする点について研究を進
めた。この結果、コイル導体の一部分を分岐して複数個
の経路を形成することによって直流抵抗値を低く出来る
ことを見い出した。具体的には、同一の導体パターンを
形成したフェライトグリーンシートを２枚ずつ重ね合わ
せてスルーホール導体で接続することを繰り返すことで
ある。またこれに代えて、実施例２および図２に示され
るように、同一の導体パターンを表裏両面に形成したフ
ェライトグリーンシートを、導体パターンを有しないフ
ェライトグリーンシートを間に挟んで、重ね合わせてス
ルーホール導体で接続することを繰り返すこともでき
る。言い換えると単一のコイル導体でありながら部分的
に分岐された複数の経路を形成することによって直流抵
抗値を低くでき上述の課題を解決できることを見い出し
た。ここで上記の場合には重ね合わされた連続する２組
すなわち４面の導体パターンは３つのスルーホールが重
なって一つの柱状となったスルーホールで接続されるこ
とになる。このスルーホールは、従来の一重のコイルに
おけるスルーホールと比較して厚み方向の長さが約３倍
になるので、このスルーホールによって発生する、コイ
ルの磁界と垂直方向の磁界が無視できない大きさとな
り、積層チップインダクタの性能低下等の影響を及ぼす
ことになる。が、フェライトシートにおいてスルーホー
ルを、実施例１および図１、さらには実施例２および図
２に示されるように、導体パターン同士が相互に直交す
る位置すなわちフェライトシートの四隅部に穿設するこ
とによってコイル導体が形成する磁界方向に対し垂直方
向にスルーホールが形成する磁界による上記の影響が小
さくなることになる。
達成するために積層チップインダクタの作成に当たって
コイル導体の直流抵抗値を低くする点について研究を進
めた。この結果、コイル導体の一部分を分岐して複数個
の経路を形成することによって直流抵抗値を低く出来る
ことを見い出した。具体的には、同一の導体パターンを
形成したフェライトグリーンシートを２枚ずつ重ね合わ
せてスルーホール導体で接続することを繰り返すことで
ある。またこれに代えて、実施例２および図２に示され
るように、同一の導体パターンを表裏両面に形成したフ
ェライトグリーンシートを、導体パターンを有しないフ
ェライトグリーンシートを間に挟んで、重ね合わせてス
ルーホール導体で接続することを繰り返すこともでき
る。言い換えると単一のコイル導体でありながら部分的
に分岐された複数の経路を形成することによって直流抵
抗値を低くでき上述の課題を解決できることを見い出し
た。ここで上記の場合には重ね合わされた連続する２組
すなわち４面の導体パターンは３つのスルーホールが重
なって一つの柱状となったスルーホールで接続されるこ
とになる。このスルーホールは、従来の一重のコイルに
おけるスルーホールと比較して厚み方向の長さが約３倍
になるので、このスルーホールによって発生する、コイ
ルの磁界と垂直方向の磁界が無視できない大きさとな
り、積層チップインダクタの性能低下等の影響を及ぼす
ことになる。が、フェライトシートにおいてスルーホー
ルを、実施例１および図１、さらには実施例２および図
２に示されるように、導体パターン同士が相互に直交す
る位置すなわちフェライトシートの四隅部に穿設するこ
とによってコイル導体が形成する磁界方向に対し垂直方
向にスルーホールが形成する磁界による上記の影響が小
さくなることになる。
【０００９】すなわち本発明は、第１に、積層されたフ
ェライトシートからなる積層体に内設されたコイル導体
がスルーホールを介してらせん状に周回し、その始端と
終端とが該積層体の側面に形成されたそれぞれ別の外部
端子に接続されてなる積層チップインダクタにおいて、
それぞれ主経路導体と副経路導体とをなし両端部が相互
に接続されて２重導体パターンを形成する同形状の導体
パターンを有し積み重ねられた２枚のフェライトシート
の組がさらに複数組積み重ねられ、隣接する該組の該導
体パターン同士が相互に直交する位置において柱状のス
ルーホールによって接続されてらせん状に周回する２重
コイル導体が形成されていることを特徴とする積層チッ
プインダクタ；第２に、積層されたフェライトシートか
らなる積層体に内設されたコイル導体がスルーホールを
介してらせん状に周回し、その始端と終端とが該積層体
の側面に形成されたそれぞれ別の外部端子に接続されて
なる積層チップインダクタにおいて、それぞれ主経路導
体と副経路導体とをなし両端部が相互に接続されて２重
導体パターンを形成する同形状の導体パターンを表裏両
面に有するフェライトシートが、スルーホールを有し導
体パターンを有しない間挟フェライトシートを介して複
数枚積み重ねられ、該間挟フェライトシートを介して対
向する該導体パターン同士が相互に直交する位置におい
て柱状のスルーホールによって接続されてらせん状に周
回する２重コイル導体が形成されていることを特徴とす
る積層チップインダクタ；第３に、前記フェライトシー
トの平面形状が矩形であり、前記導体パターンが３／４
ターン以下であり、前記柱状のスルーホールが該フェラ
イトシート平面の四隅部に穿設されてなる、第１または
２記載の積層チップインダクタ；第４に、前記柱状のス
ルーホールは、少なくとも３つのスルーホールが厚み方
向に重なって形成されていることを特徴とする第１また
は２記載の積層チップインダクタ；第５に、前記柱状の
スルーホールは、前記コイル導体よりも低い直流抵抗値
を有することを特徴とする第１または２記載の積層チッ
プインダクタ、を提供することにある。
ェライトシートからなる積層体に内設されたコイル導体
がスルーホールを介してらせん状に周回し、その始端と
終端とが該積層体の側面に形成されたそれぞれ別の外部
端子に接続されてなる積層チップインダクタにおいて、
それぞれ主経路導体と副経路導体とをなし両端部が相互
に接続されて２重導体パターンを形成する同形状の導体
パターンを有し積み重ねられた２枚のフェライトシート
の組がさらに複数組積み重ねられ、隣接する該組の該導
体パターン同士が相互に直交する位置において柱状のス
ルーホールによって接続されてらせん状に周回する２重
コイル導体が形成されていることを特徴とする積層チッ
プインダクタ；第２に、積層されたフェライトシートか
らなる積層体に内設されたコイル導体がスルーホールを
介してらせん状に周回し、その始端と終端とが該積層体
の側面に形成されたそれぞれ別の外部端子に接続されて
なる積層チップインダクタにおいて、それぞれ主経路導
体と副経路導体とをなし両端部が相互に接続されて２重
導体パターンを形成する同形状の導体パターンを表裏両
面に有するフェライトシートが、スルーホールを有し導
体パターンを有しない間挟フェライトシートを介して複
数枚積み重ねられ、該間挟フェライトシートを介して対
向する該導体パターン同士が相互に直交する位置におい
て柱状のスルーホールによって接続されてらせん状に周
回する２重コイル導体が形成されていることを特徴とす
る積層チップインダクタ；第３に、前記フェライトシー
トの平面形状が矩形であり、前記導体パターンが３／４
ターン以下であり、前記柱状のスルーホールが該フェラ
イトシート平面の四隅部に穿設されてなる、第１または
２記載の積層チップインダクタ；第４に、前記柱状のス
ルーホールは、少なくとも３つのスルーホールが厚み方
向に重なって形成されていることを特徴とする第１また
は２記載の積層チップインダクタ；第５に、前記柱状の
スルーホールは、前記コイル導体よりも低い直流抵抗値
を有することを特徴とする第１または２記載の積層チッ
プインダクタ、を提供することにある。
【００１０】なお、導体パターンの両端部が相互に接続
されること、すなわち、コイル導体の部分を分岐するこ
とは、隣接するグリーンシートに描かれたコイル導体の
パターンを同一にしスルーホールを介在して接続するこ
とを言う。言い換えると同一のコイル導体パターンを形
成したグリーンシートを２枚ずつ重ね合わせること、あ
るいは一枚のグリーンシートの表裏両面に同じコイル導
体パターンを形成することを実質上意味する。
されること、すなわち、コイル導体の部分を分岐するこ
とは、隣接するグリーンシートに描かれたコイル導体の
パターンを同一にしスルーホールを介在して接続するこ
とを言う。言い換えると同一のコイル導体パターンを形
成したグリーンシートを２枚ずつ重ね合わせること、あ
るいは一枚のグリーンシートの表裏両面に同じコイル導
体パターンを形成することを実質上意味する。
【００１１】
【発明の実施の形態】グリーンシート上に形成されたコ
イル導体は細く且つ薄く形成され導体自体は直流抵抗値
が高いが二重に形成されることによって直流抵抗値を下
げることになる。スルーホールを貫通する導体は前記グ
リーンシート上に形成されたコイル導体に比べて柱状に
形成されている。したがって其の直流抵抗値はグリーン
シート上に形成された導体よりもはるかに低い抵抗値と
なる。これにより、２重のコイル導体の抵抗値低減の効
果をより一層向上させることができる。
イル導体は細く且つ薄く形成され導体自体は直流抵抗値
が高いが二重に形成されることによって直流抵抗値を下
げることになる。スルーホールを貫通する導体は前記グ
リーンシート上に形成されたコイル導体に比べて柱状に
形成されている。したがって其の直流抵抗値はグリーン
シート上に形成された導体よりもはるかに低い抵抗値と
なる。これにより、２重のコイル導体の抵抗値低減の効
果をより一層向上させることができる。
【００１２】上述のように本発明において抵抗値を下げ
得るのは従来と同一のコイル導体幅と厚さであっても複
数個の分岐を形成することによってコイル導体の断面積
が結果として大きくなるからである。
得るのは従来と同一のコイル導体幅と厚さであっても複
数個の分岐を形成することによってコイル導体の断面積
が結果として大きくなるからである。
【００１３】また２個のコイル導体を独立してもつイン
ダクタにおいてはコイルピッチを二分の一ずらす必要が
生じるが本発明の場合は単一のコイルであるため同一ピ
ッチコイルの複数個印刷でよく製造が容易になる。
ダクタにおいてはコイルピッチを二分の一ずらす必要が
生じるが本発明の場合は単一のコイルであるため同一ピ
ッチコイルの複数個印刷でよく製造が容易になる。
【００１４】
【実施例１】図１は本発明の一実施例における積層チッ
プインダクタの積層順序を示す分解斜視図である。これ
を参照しつつ以下に説明する。なお説明上、図１におい
てはチップ素子１個分のパターンを示している。 （１）Ｆｅ2 Ｏ3 ４８モル％、ＺｎＯ ２４モル％、
ＮｉＯ １８モル％、ＣｕＯ １０モル％の比率で計量
したフェライト磁性体用原材料をボールミルにて１５時
間湿式混合を行う。 （２）得られた混合物を乾燥粉砕後、７００〜８００℃
にて１時間仮焼する。 （３）上記仮焼体をボールミルにて１５時間湿式粉砕
後、乾燥、粉砕する。 （４）得られた材料粉末に対してバインダー１０〜１５
重量％、トルエン２０重量％、エタノール２０重量％お
よびブタノール４０重量％を添加し、ボールミルにて１
５時間混合する。 （５）得られたスラリーをドクターブレード法を用い
て、膜厚２５〜４０μｍの長尺なフェライトグリーンシ
ートとする。 （６）ついで適当な大きさの矩形に切断したフェライト
からなるグリーンシート片１の周縁近くの必要な場所に
スルーホール２を設けた後、Ａｇペーストをスクリーン
印刷法によってシート片１の周縁回り近くに塗布し、内
部導体コイル用のほぼＣ形、Ｕ形、Ｇ形になるパターン
３を形成する。なお此のとき主経路の内部導体に接続す
るためのスルーホール２を分散して設け且つ主経路と同
一パターンの副経路内部導体を印刷したシートも作製し
ておく。なお上記主副経路は説明のために付けた名称で
あり、どの経路を主にどの経路を副に選んでもよいこと
は勿論である。また、その個々の断面積は等しくても異
なっていてもよい。さらに両経路を印刷したシートの厚
さの和が一定であれば、各経路のシート厚が異なってい
てもよく、もちろん同じでもよく、さらに３つ以上の経
路を設けてもよいことは勿論である。 （７）上述のようにして得られた導体パターンの印刷済
みのシートを図１のように所定枚数に積層する。なお図
１に示した例ではコイルのみのパターン３が５ターンで
あって合計１４枚のシート片１が積層されておりスルー
ホール２を介在した接続部はパターン同士が相互に直交
する位置、すなわちシート片の四隅の四カ所である。ま
た此のとき主経路と副経路が接続されるように交互に積
み重ねられている。さらにパターンが印刷されていない
複数枚のシートを印刷済みシートの上下に重ね０.５ｔ
／ｃｍ2 の圧力で圧着し積層インダクタ素子の集合体を
得る。 （８）得られた集合体を裁断して個々の積層インダクタ
素子とし此等を５００℃にて１時間脱バインダー処理を
行った後、８５０〜９００℃で１時間焼成する。 （９）焼成体にＡｇペーストを浸漬法により塗布して外
部電極とし１５０℃にて１５分間乾燥後６００℃にて１
０分間焼き付けを行って積層チップインダクタを得る。
プインダクタの積層順序を示す分解斜視図である。これ
を参照しつつ以下に説明する。なお説明上、図１におい
てはチップ素子１個分のパターンを示している。 （１）Ｆｅ2 Ｏ3 ４８モル％、ＺｎＯ ２４モル％、
ＮｉＯ １８モル％、ＣｕＯ １０モル％の比率で計量
したフェライト磁性体用原材料をボールミルにて１５時
間湿式混合を行う。 （２）得られた混合物を乾燥粉砕後、７００〜８００℃
にて１時間仮焼する。 （３）上記仮焼体をボールミルにて１５時間湿式粉砕
後、乾燥、粉砕する。 （４）得られた材料粉末に対してバインダー１０〜１５
重量％、トルエン２０重量％、エタノール２０重量％お
よびブタノール４０重量％を添加し、ボールミルにて１
５時間混合する。 （５）得られたスラリーをドクターブレード法を用い
て、膜厚２５〜４０μｍの長尺なフェライトグリーンシ
ートとする。 （６）ついで適当な大きさの矩形に切断したフェライト
からなるグリーンシート片１の周縁近くの必要な場所に
スルーホール２を設けた後、Ａｇペーストをスクリーン
印刷法によってシート片１の周縁回り近くに塗布し、内
部導体コイル用のほぼＣ形、Ｕ形、Ｇ形になるパターン
３を形成する。なお此のとき主経路の内部導体に接続す
るためのスルーホール２を分散して設け且つ主経路と同
一パターンの副経路内部導体を印刷したシートも作製し
ておく。なお上記主副経路は説明のために付けた名称で
あり、どの経路を主にどの経路を副に選んでもよいこと
は勿論である。また、その個々の断面積は等しくても異
なっていてもよい。さらに両経路を印刷したシートの厚
さの和が一定であれば、各経路のシート厚が異なってい
てもよく、もちろん同じでもよく、さらに３つ以上の経
路を設けてもよいことは勿論である。 （７）上述のようにして得られた導体パターンの印刷済
みのシートを図１のように所定枚数に積層する。なお図
１に示した例ではコイルのみのパターン３が５ターンで
あって合計１４枚のシート片１が積層されておりスルー
ホール２を介在した接続部はパターン同士が相互に直交
する位置、すなわちシート片の四隅の四カ所である。ま
た此のとき主経路と副経路が接続されるように交互に積
み重ねられている。さらにパターンが印刷されていない
複数枚のシートを印刷済みシートの上下に重ね０.５ｔ
／ｃｍ2 の圧力で圧着し積層インダクタ素子の集合体を
得る。 （８）得られた集合体を裁断して個々の積層インダクタ
素子とし此等を５００℃にて１時間脱バインダー処理を
行った後、８５０〜９００℃で１時間焼成する。 （９）焼成体にＡｇペーストを浸漬法により塗布して外
部電極とし１５０℃にて１５分間乾燥後６００℃にて１
０分間焼き付けを行って積層チップインダクタを得る。
【００１５】
【実施例２】図２は本発明による別の実施態様における
積層順序を示す分解斜視図である。なお図２のパターン
はチップ素子１個分のパターンを示しており、また図２
においては裏面の印刷は説明のため少しずらした点線で
示されている。以下に此の図を参照しつつ説明する。 （１）〜（５）：実施例１と同じ要領で長尺なフェライ
トシートを作成する。 （６）ついで適当な大きさの矩形に切断したフェライト
からなるシート片１の周縁近くの必要な場所にスルーホ
ール２を設けた後、その両面にＡｇペーストをスクリー
ン印刷法によってシート片１の周縁回り近くに塗布して
内部導体コイル用のほぼＣ形、Ｕ形、Ｇ形になるパター
ン３を形成する。なお此の場合、所定の位置にスルーホ
ールである窓４をあけた印刷していないシートも作成し
ておく。 （７）次に得られたパターン印刷済みのシートを所定枚
数に積層する。図２に示した例ではコイルのみのパター
ン３が５ターンであって合計７枚のシート片１が積層さ
れておりスルーホール２を介在した接続部はパターン同
士が相互に直交する位置、すなわちシート片の四隅の四
カ所である。なお上下の内部導体が接続される位置に印
刷されていないシートのスルーホールである窓４がくる
ように間に挟み込み交互に積み重ねるためシートの総計
は１３枚になる。さらに印刷されていない複数枚のシー
トを印刷済みシートの上下に重ねて０．５ｔ／ｃｍ２
の圧力で圧着し積層インダクタ素子の集合体を得る。 （８）、（９）：実施例１と同じ要領で積層チップイン
ダクタを得る。
積層順序を示す分解斜視図である。なお図２のパターン
はチップ素子１個分のパターンを示しており、また図２
においては裏面の印刷は説明のため少しずらした点線で
示されている。以下に此の図を参照しつつ説明する。 （１）〜（５）：実施例１と同じ要領で長尺なフェライ
トシートを作成する。 （６）ついで適当な大きさの矩形に切断したフェライト
からなるシート片１の周縁近くの必要な場所にスルーホ
ール２を設けた後、その両面にＡｇペーストをスクリー
ン印刷法によってシート片１の周縁回り近くに塗布して
内部導体コイル用のほぼＣ形、Ｕ形、Ｇ形になるパター
ン３を形成する。なお此の場合、所定の位置にスルーホ
ールである窓４をあけた印刷していないシートも作成し
ておく。 （７）次に得られたパターン印刷済みのシートを所定枚
数に積層する。図２に示した例ではコイルのみのパター
ン３が５ターンであって合計７枚のシート片１が積層さ
れておりスルーホール２を介在した接続部はパターン同
士が相互に直交する位置、すなわちシート片の四隅の四
カ所である。なお上下の内部導体が接続される位置に印
刷されていないシートのスルーホールである窓４がくる
ように間に挟み込み交互に積み重ねるためシートの総計
は１３枚になる。さらに印刷されていない複数枚のシー
トを印刷済みシートの上下に重ねて０．５ｔ／ｃｍ２
の圧力で圧着し積層インダクタ素子の集合体を得る。 （８）、（９）：実施例１と同じ要領で積層チップイン
ダクタを得る。
【００１６】
【発明の効果】以上に説明したように本発明によるとイ
ンダクタの巻き数を増加することなく内部導体コイルの
直流抵抗値を低くでき電流を多く流すことができる。加
えて本発明によると品質係数のＱが向上し、コイル導体
が形成する磁界に対しスルーホールによって形成される
垂直方向の磁界による影響が小さい高性能な積層チップ
インダクタを安価に提供できることになる。
ンダクタの巻き数を増加することなく内部導体コイルの
直流抵抗値を低くでき電流を多く流すことができる。加
えて本発明によると品質係数のＱが向上し、コイル導体
が形成する磁界に対しスルーホールによって形成される
垂直方向の磁界による影響が小さい高性能な積層チップ
インダクタを安価に提供できることになる。
【図１】本発明の一実施例における積層順序を示す分解
斜視図である。
斜視図である。
【図２】本発明の別の実施態様における積層順序を示す
分解斜視図である。
分解斜視図である。
１・・・フェライトグリーンシート片 ２・・・スルーホール ３・・・コイル用パターン ４・・・スルーホールまたは窓
Claims (5)
- 【請求項１】 積層されたフェライトシートからなる積
層体に内設されたコイル導体がスルーホールを介してら
せん状に周回し、その始端と終端とが該積層体の側面に
形成されたそれぞれ別の外部端子に接続されてなる積層
チップインダクタにおいて、それぞれ主経路導体と副経
路導体とをなし両端部が相互に接続されて２重導体パタ
ーンを形成する同形状の導体パターンを有し積み重ねら
れた２枚のフェライトシートの組がさらに複数組積み重
ねられ、隣接する該組の該導体パターン同士が相互に直
交する位置において柱状のスルーホールによって接続さ
れてらせん状に周回する２重コイル導体が形成されてい
ることを特徴とする積層チップインダクタ。 - 【請求項２】 積層されたフェライトシートからなる積
層体に内設されたコイル導体がスルーホールを介してら
せん状に周回し、その始端と終端とが該積層体の側面に
形成されたそれぞれ別の外部端子に接続されてなる積層
チップインダクタにおいて、それぞれ主経路導体と副経
路導体とをなし両端部が相互に接続されて２重導体パタ
ーンを形成する同形状の導体パターンを表裏両面に有す
るフェライトシートが、スルーホールを有し導体パター
ンを有しない間挟フェライトシートを介して複数枚積み
重ねられ、該間挟フェライトシートを介して対向する該
導体パターン同士が相互に直交する位置において柱状の
スルーホールによって接続されてらせん状に周回する２
重コイル導体が形成されていることを特徴とする積層チ
ップインダクタ。 - 【請求項３】 前記フェライトシートの平面形状が矩形
であり、前記導体パターンが３／４ターン以下であり、
前記柱状のスルーホールが該フェライトシート平面の四
隅部に穿設されてなる、請求項１または２記載の積層チ
ップインダクタ。 - 【請求項４】 前記柱状のスルーホールは、少なくとも
３つのスルーホールが厚み方向に重なって形成されてい
ることを特徴とする請求項１または２記載の積層チップ
インダクタ。 - 【請求項５】 前記柱状のスルーホールは、前記コイル
導体よりも低い直流抵抗値を有することを特徴とする請
求項１または２記載の積層チップインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001135437A JP2001358016A (ja) | 2001-05-02 | 2001-05-02 | 積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001135437A JP2001358016A (ja) | 2001-05-02 | 2001-05-02 | 積層チップインダクタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26696098A Division JP3209514B2 (ja) | 1991-12-28 | 1998-09-21 | 積層チップインダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358016A true JP2001358016A (ja) | 2001-12-26 |
Family
ID=18982904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001135437A Withdrawn JP2001358016A (ja) | 2001-05-02 | 2001-05-02 | 積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358016A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7161089B2 (en) | 2002-12-04 | 2007-01-09 | Tdk Corporation | Electronic component |
| JP2008306007A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | インダクタ、配線基板、および半導体装置 |
| US8427270B2 (en) | 2007-07-30 | 2013-04-23 | Murata Manufacturing Co., Ltd. | Chip-type coil component |
| US8669839B2 (en) | 2012-02-08 | 2014-03-11 | Taiyo Yuden Co., Ltd. | Laminated inductor |
| US9058927B2 (en) | 2013-03-07 | 2015-06-16 | Murata Manufacturing Co., Ltd. | Electronic component |
| CN104979070A (zh) * | 2014-04-11 | 2015-10-14 | 三星电机株式会社 | 层叠型电子元器件 |
| KR20150145450A (ko) | 2014-06-19 | 2015-12-30 | 삼성전기주식회사 | 칩형 코일 부품 |
| US9455082B2 (en) | 2013-05-08 | 2016-09-27 | Murata Manufacturing Co., Ltd. | Electronic component |
| WO2017188063A1 (ja) * | 2016-04-27 | 2017-11-02 | 株式会社村田製作所 | コイルアレイおよびｄｃ－ｄｃコンバータモジュール |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038311A (ja) * | 1989-06-06 | 1991-01-16 | Nec Corp | 積層型トランス |
| JPH0354808A (ja) * | 1989-07-21 | 1991-03-08 | Murata Mfg Co Ltd | 積層型インダクタンス部品 |
| JPH03211810A (ja) * | 1990-01-17 | 1991-09-17 | Takeshi Ikeda | 積層型ｌｃノイズフィルタ及びその製造方法 |
| JPH03283598A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | セラミックス多層配線基板の製造方法 |
| JPH0557817U (ja) * | 1991-12-28 | 1993-07-30 | 太陽誘電株式会社 | 積層チップインダクタ |
-
2001
- 2001-05-02 JP JP2001135437A patent/JP2001358016A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038311A (ja) * | 1989-06-06 | 1991-01-16 | Nec Corp | 積層型トランス |
| JPH0354808A (ja) * | 1989-07-21 | 1991-03-08 | Murata Mfg Co Ltd | 積層型インダクタンス部品 |
| JPH03211810A (ja) * | 1990-01-17 | 1991-09-17 | Takeshi Ikeda | 積層型ｌｃノイズフィルタ及びその製造方法 |
| JPH03283598A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | セラミックス多層配線基板の製造方法 |
| JPH0557817U (ja) * | 1991-12-28 | 1993-07-30 | 太陽誘電株式会社 | 積層チップインダクタ |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7161089B2 (en) | 2002-12-04 | 2007-01-09 | Tdk Corporation | Electronic component |
| JP2008306007A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | インダクタ、配線基板、および半導体装置 |
| US8427270B2 (en) | 2007-07-30 | 2013-04-23 | Murata Manufacturing Co., Ltd. | Chip-type coil component |
| TWI425620B (zh) * | 2007-07-30 | 2014-02-01 | Murata Manufacturing Co | 晶片型線圈零件 |
| US9019058B2 (en) | 2007-07-30 | 2015-04-28 | Murata Manufacturing Co., Ltd. | Chip-type coil component |
| US8669839B2 (en) | 2012-02-08 | 2014-03-11 | Taiyo Yuden Co., Ltd. | Laminated inductor |
| US9058927B2 (en) | 2013-03-07 | 2015-06-16 | Murata Manufacturing Co., Ltd. | Electronic component |
| US9455082B2 (en) | 2013-05-08 | 2016-09-27 | Murata Manufacturing Co., Ltd. | Electronic component |
| KR20150117888A (ko) | 2014-04-11 | 2015-10-21 | 삼성전기주식회사 | 적층형 전자부품 |
| CN104979070A (zh) * | 2014-04-11 | 2015-10-14 | 三星电机株式会社 | 层叠型电子元器件 |
| US9583254B2 (en) | 2014-04-11 | 2017-02-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
| KR20150145450A (ko) | 2014-06-19 | 2015-12-30 | 삼성전기주식회사 | 칩형 코일 부품 |
| US9543070B2 (en) | 2014-06-19 | 2017-01-10 | Samsung Electro-Mechanics Co., Ltd. | Chip coil component |
| US9875840B2 (en) | 2014-06-19 | 2018-01-23 | Samsung Electro-Mechanics Co., Ltd. | Chip coil component |
| WO2017188063A1 (ja) * | 2016-04-27 | 2017-11-02 | 株式会社村田製作所 | コイルアレイおよびｄｃ－ｄｃコンバータモジュール |
| JPWO2017188063A1 (ja) * | 2016-04-27 | 2018-10-04 | 株式会社村田製作所 | コイルアレイおよびｄｃ−ｄｃコンバータモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019058B2 (en) | Chip-type coil component | |
| JP3621300B2 (ja) | 電源回路用積層インダクタ | |
| JP6500992B2 (ja) | コイル内蔵部品 | |
| US7295092B2 (en) | Gapped core structure for magnetic components | |
| US20110291784A1 (en) | Electronic component | |
| JP2001044037A (ja) | 積層インダクタ | |
| WO2009125656A1 (ja) | 電子部品 | |
| JPH0135483B2 (ja) | ||
| JP2001358016A (ja) | 積層チップインダクタ | |
| JPH05217772A (ja) | 複合積層トランス及びその製造方法 | |
| JP2001217126A (ja) | 積層インダクタ | |
| JP3209514B2 (ja) | 積層チップインダクタの製造方法 | |
| JPH01151211A (ja) | 積層応用部品の構造 | |
| JPH0557817U (ja) | 積層チップインダクタ | |
| JP2004079973A (ja) | Ｌｃ複合部品 | |
| WO2010010799A1 (ja) | 電子部品及びその製造方法 | |
| JP2005259774A (ja) | 開磁路型積層コイル部品 | |
| JPH06310333A (ja) | 積層型インダクタ | |
| JP3201756B2 (ja) | 複合巻積層インダクタとその製造方法 | |
| JP2002170740A (ja) | Ｌｃ複合部品 | |
| JP2831391B2 (ja) | 中間タップ付き積層トランス | |
| JP2938631B2 (ja) | 積層セラミックインダクタの製造方法 | |
| KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
| JP2831392B2 (ja) | 積層型バイファイラ巻きトランス | |
| JPH0447950Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031104 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040227 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050405 |